JPH0615347U - データスライサ - Google Patents

データスライサ

Info

Publication number
JPH0615347U
JPH0615347U JP052611U JP5261192U JPH0615347U JP H0615347 U JPH0615347 U JP H0615347U JP 052611 U JP052611 U JP 052611U JP 5261192 U JP5261192 U JP 5261192U JP H0615347 U JPH0615347 U JP H0615347U
Authority
JP
Japan
Prior art keywords
voltage
voltage shift
unit
maximum value
minimum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP052611U
Other languages
English (en)
Other versions
JP2598913Y2 (ja
Inventor
哲郎 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP1992052611U priority Critical patent/JP2598913Y2/ja
Priority to US08/097,299 priority patent/US5412692A/en
Publication of JPH0615347U publication Critical patent/JPH0615347U/ja
Application granted granted Critical
Publication of JP2598913Y2 publication Critical patent/JP2598913Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 電圧シフトダウン部、電圧シフトアップ部に
おける入力信号のＤＣバイアス変動の影響を無くすこと
のできるデータスライサを提供する。 【構成】 電圧シフトダウン部５、電圧シフトアップ部
６としてそれぞれ、最大値検出部及び最小値検出部の出
力を一方の入力とするオペアンプＯＰ１、ＯＰ２を含む
ものを用い、これらのオペアンプの他方の入力には電源
電圧と接続したカレントミラー回路５５、６５を接続す
るようにした。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、データ伝送システムにおける検波信号をデジタル信号に変換するデ ータスライサに関するものである。
【０００２】
【従来の技術】
この種のデータスライサとして、本考案者は検波信号の周波数変動の影響を軽 減することのできるデータスライサを提案（実願平３−８６７３０号）しており 、図２、３を参照して説明する。
【０００３】 検波器１はデータ伝送信号を受けて検波信号Ｓａを出力する。ローパスフィル タ２は検波信号Ｓａを受けて低域のみを通過させてフィルタ信号Ｓｂを出力する 。最大値検出部３は、フィルタ信号Ｓｂの最大値を検出するための最大値検出器 ３１とコンデンサ３２とを含む。最小値検出部４は、フィルタ信号Ｓｂの最小値 を検出するための最小値検出器４１とコンデンサ４２とを含む。
【０００４】 電圧シフトダウン部５は、最大値検出部３と接続した電圧シフトダウン回路５ １とこの出力を最小値検出部４に接続するための抵抗器５２及びダイオード５３ とを含む。電圧シフトダウン部５は、最大値検出部３の出力（ｃ点）にもとづい て最小値検出部４のとるべき最小値をｅ点に設定するためのものである。電圧シ フトアップ部６は、最小値検出部４と接続した電圧シフトアップ回路６１と最大 値検出部３の出力と電圧シフトアップ回路６１の出力とを結ぶ抵抗器６２及びダ イオード６３とを含む。電圧シフトアップ部６は、最小値検出部４の出力（ｄ点 ）にもとづいて最大値検出部３のとるべき最大値をｆ点に設定するためのもので ある。ダイオード５３のカソードとダイオード６３のアノードとの間には抵抗器 ７が接続されている。
【０００５】 電圧シフトダウン部５、電圧シフトアップ部６の出力にはそれぞれ抵抗器８， ９が接続され、これらの抵抗器８，９の共通接続部が２値化回路１０に接続され ている。２値化回路１０は、ローパスフィルタ２からのフィルタ信号を、上記共 通接続部からの信号にもとづいてスライスしてスライスされたシリアルデータＳ ｈを出力するためのものである。
【０００６】 次に、動作について説明する。本回路においては、電圧シフトダウン部５は最 大値検出部３の出力を１Ｖ低下させて疑似最小値をつくり、電圧シフトアップ部 ６は最小値検出部４の出力を１Ｖ上昇させて疑似最大値をつくる。
【０００７】 ここで、検波信号Ｓａに図３のＴ１で示すような急激な立下がりがあった場合 には、最大値検出部３の出力電圧よりも電圧シフトアップ回路６１の出力電圧の 方が低いので、コンデンサ３１の電荷がダイオード６３、抵抗器６２を通して電 圧シフトアップ回路６１のグランドに供給される。その結果、電圧シフトアップ 部６の出力電圧は検波信号Ｓａの急激な立下がりに追随して変化する。図３はこ の時の図２の各点における信号の変化を示している。
【０００８】 上述のように、検波信号Ｓａのレベルが急激に立下がるようなことがあっても 、電圧シフトアップ部６の出力電圧がこれに追随して変化し、この変化は抵抗器 ９を介して２値化回路１０へそのスライス用の設定電圧として供給される。２値 化回路１０はこの設定電圧にもとづいてフィルタ信号Ｓｂに対するスライス及び ２値化動作を行い、図３にｈで示す如きシリアルデータを出力する。
【０００９】 次に、検波信号Ｓａのレベルが急激に立上がった場合には、電圧シフトダウン 回路５１の出力電圧（ｅ点）よりも最小値検出部４の出力電圧（ｄ点）の方が低 いので、抵抗器５２、ダイオード５３を通して電圧シフトダウン回路５１の出力 によりコンデンサ４２の充電を行う。このことにより、コンデンサ４２は急速に 充電されるので、検波信号Ｓａのレベルの急激な上昇にも十分追随できる。
【００１０】 実際には、電圧シフトダウン回路５１は最大値検出部３の出力電圧を（１＋α ）（αは１未満）Ｖだけ低下させており、電圧シフトアップ回路６１は最小値検 出部４の出力電圧を（１＋α）Ｖだけ上昇させている。これは、シフトアップあ るいはシフトダウンの値を１Ｖにすると、通常の受信時にも電圧シフトダウン回 路５１、電圧シフトアップ回路６１がコンデンサ３２、４２に作用してしまうの で、これを防止するためである。このようにすると、検波信号レベルの急激な変 化の時には、＋α（Ｖ）分だけ最大値、最小値（コンデンサ３２，４２の電荷） がずれてしまうが、抵抗器７はコンデンサ３２，４２の電荷をゆるやかに放電さ せてα（Ｖ）分を消費するように作用するので、信号Ｓｇとしてフィルタ信号Ｓ ｂのセンター値を出すことができる。図４は図２に示された構成の具体的な回路 を示した図である。
【００１１】
【考案が解決しようとする課題】
ところで、このようなデータスライサにおける電圧シフトダウン回路５１、電 圧シフトアップ回路６１はＤＣオフセット回路として作用するが、最大値検出部 ３、最小値検出部４からの入力信号のＤＣバイアスによりそのオフセット値が変 化してしまうため、スライスレベルが波形のセンターからずれてしまうという欠 点があった。
【００１２】 以下に、このことを説明する。図４に示された電圧シフトダウン回路５１、電 圧シフトアップ回路６１における入力電圧、出力電圧及び各抵抗器の値を図示の ように仮定すると、電圧シフトダウン回路５１においては以下の数式１、電圧シ フトアップ回路６１においては以下の数式２がそれぞれ成立する。
【００１３】
【数１】
【００１４】
【数２】
【００１５】 ここで、ｖ1 −ｖ2 ＝ΔＶD 、ｖ4 −ｖ3 ＝ΔＶU とすると、ΔＶD 、ΔＶU は それぞれ、下記の数式３、数式４で表される。
【００１６】
【数３】
【００１７】
【数４】
【００１８】 また、ｖ1 、ｖ3 として印加される電圧が、電圧Ｖｃｃ／２を中心とした信号 である場合、ｖ1 ＝（Ｖｃｃ＋Ｖｓ）／２、ｖ3 ＝（Ｖｃｃ−Ｖｓ）／２とする と、ΔＶD 、ΔＶU はそれぞれ、下記の数式５、数式６で表される。
【００１９】
【数５】
【００２０】
【数６】
【００２１】 それゆえ、Ｒ１＝Ｒ３、Ｒ２＝Ｒ４と仮定すると、ΔＶD 、ΔＶU は共に等し く数式５で表されるから、ｖ1 、ｖ3 として印加される電圧が、電圧Ｖｃｃ／２ を中心とした信号であれば、シフト電圧は等しくなる。
【００２２】 しかし、中心電圧がＶｅだけずれた場合、ｖ1 を下記の数式７、ｖ3 を下記の 数式８のようにおくと、ΔＶD 、ΔＶU はそれぞれ、下記の数式９、数式１０で 表される。
【００２３】
【数７】
【００２４】
【数８】
【００２５】
【数９】
【００２６】
【数１０】
【００２７】 よって、Ｒ１＝Ｒ３、Ｒ２＝Ｒ４の時、ΔＶD とΔＶU との差として、次の数 式１１で表されるような誤差電圧が生じ、信号電圧のセンターがずれるとシフト 電圧に誤差が生じる。
【００２８】
【数１１】
【００２９】 このような問題点に鑑み、本考案の課題は電圧シフトダウン部、電圧シフトア ップ部における入力信号のＤＣバイアス変動の影響を無くすことのできるデータ スライサを提供することにある。
【００３０】
【課題を解決するための手段】
本考案によるデータスライサは、検波信号の最大値を検出するための最大値検 出部と、前記検波信号の最小値を検出するための最小値検出部と、前記最大値検 出部の出力電圧にもとづいて前記最小値検出部のとるべき最小値を設定するため の電圧シフトダウン部と、前記最小値検出部の出力電圧にもとづいて前記最大値 検出部のとるべき最大値を設定するための電圧シフトアップ部と、前記電圧シフ トダウン部及び前記電圧シフトアップ部の出力にもとづいて前記検波信号をスラ イスしてスライスされたシリアルデータを出力するための回路とを具備し、前記 電圧シフトダウン部及び前記電圧シフトアップ部はそれぞれ前記最大値検出部及 び前記最小値検出部の出力を一方の入力とするオペアンプを含み、これらのオペ アンプの他方の入力には電源電圧と接続したカレントミラー回路を接続したこと を特徴とする。
【００３１】
【作用】
本考案による電圧シフトダウン部及び前記電圧シフトアップ部はそれぞれ、カ レントミラー効果により入力信号のＤＣバイアスの影響を受けずに常に一定のオ フセット電圧を出力する。
【００３２】
【実施例】
図１を参照して本考案の実施例について説明する。図１は図２における電圧シ フトダウン部５及び電圧シフトアップ部６について示しており、図２と同じ部分 には同一番号を付している。本考案では電圧シフトダウン回路５１については、 電源電圧＋１２Ｖに接続したトランジスタＱ１、Ｑ２によるカレントミラー回路 ５５と抵抗器５６及び最大値検出部３からの出力を一方の入力とし、カレントミ ラー回路５５からの出力を他方の入力とするオペアンプＯＰ１とで構成し、電圧 シフトアップ回路６１については、カレントミラー回路５５に接続したトランジ スタＱ３、Ｑ４によるカレントミラー回路６５と抵抗器６６及び最小値検出部４ からの出力を一方の入力とし、カレントミラー回路６５からの出力を他方の入力 とするオペアンプＯＰ２とで構成している。
【００３３】 このような構成としたことにより、電源電圧Ｖｃｃ＋１２Ｖから抵抗器５８− トランジスタＱ２−抵抗器５７−トランジスタＱ３−抵抗器６８−アースの経路 で流れる電流に対するトランジスタＱ１、Ｑ４のカレントミラー効果により、最 大値検出部３、最小値検出部４からの入力にＤＣバイアスの変動があっても、１ ．５〜１０Ｖの入力電圧に対して常に一定のオフセット電圧（１．５Ｖ）をスラ イス用電圧として得ることができる。なお、オフセット電圧値は、抵抗器５７の 抵抗値により任意に設定することができる。
【００３４】 以下に詳しく説明する。図１において、電圧シフトダウン回路、電圧シフトア ップ回路の入力電圧、出力電圧をそれぞれ、ｖ1 、ｖ2 、ｖ3 、ｖ4 、各抵抗器 ５６、５８、５９、６６、６８、６９の抵抗値をそれぞれ、Ｒ５６、Ｒ５８、Ｒ ５９、Ｒ６６、Ｒ６８、Ｒ６９、抵抗器５７に流れる電流をＩ５７、各トランジ スタＱ１〜Ｑ４のベース−エミッタ間電圧をそれぞれ、ＶBE1 、ＶBE2 、ＶBE3 、ＶBE4 とすると、電源電圧Ｖｃｃ、抵抗器５７に流れる電流Ｉ５７は次の数式 １２、数式１３で表され一定である。
【００３５】
【数１２】
【００３６】
【数１３】
【００３７】 次に、抵抗器Ｒ５９に流れる電流をＩ５９、抵抗器Ｒ６９に流れる電流をＩ６ ９とすると、下記の数式１４、数式１５、数式１６で表される関係式が得られる 。
【００３８】
【数１４】
【００３９】
【数１５】
【００４０】
【数１６】
【００４１】 ここで、ＶBE1 がＶBE2 とほぼ等しく、ＶBE3 とＶBE4 とがほぼ等しいと考え ると、電流Ｉ５９、電流Ｉ６９は以下の数式１７、数式１８で表される。
【００４２】
【数１７】
【００４３】
【数１８】
【００４４】 電圧ｖ1 、ｖ2 が各トランジスタのベース電圧の範囲内であれば、ΔＶD とΔ ＶU とはそれぞれ、下記の数式１９、数式２０で表される。
【００４５】
【数１９】
【００４６】
【数２０】
【００４７】 よって、Ｒ５９＝Ｒ５８＝Ｒ６８＝Ｒ６９、Ｒ５６＝Ｒ６６とすると、ΔＶD とΔＶU との関係は次の数式２１のようになり、入力電圧に無関係に定電圧シフ トすることがわかる。
【００４８】
【数２１】
【００４９】
【考案の効果】
以上説明したように、本考案では電圧シフトダウン部、電圧シフトアップ部に カレントミラー回路を備えたことで、電圧シフトダウン部、電圧シフトアップ部 における入力信号のＤＣバイアス変動の影響を無くすことができ、常に波形のセ ンターのスライス用電圧を得ることができる。
【図面の簡単な説明】
【図１】本考案の一実施例の要部の回路図。
【図２】本考案が適用されるデータスライサを示したブ
ロック構成図。
【図３】図２の各部における信号波形を示した図。
【図４】図２に示された実施例の具体的な回路図。
【符号の説明】
３ 最大値検出部 ４ 最小値検出部 ５ 電圧シフトダウン部 ６ 電圧シフトアップ部 ５５、５６ カレントミラー回路

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 データ伝送システムにおける検波信号を
    デジタル信号に変換するデータスライサにおいて、前記
    検波信号の最大値を検出するための最大値検出部と、前
    記検波信号の最小値を検出するための最小値検出部と、
    前記最大値検出部の出力電圧にもとづいて前記最小値検
    出部のとるべき最小値を設定するための電圧シフトダウ
    ン部と、前記最小値検出部の出力電圧にもとづいて前記
    最大値検出部のとるべき最大値を設定するための電圧シ
    フトアップ部と、前記電圧シフトダウン部及び前記電圧
    シフトアップ部の出力にもとづいて前記検波信号をスラ
    イスしてスライスされたシリアルデータを出力するため
    の回路とを具備し、前記電圧シフトダウン部及び前記電
    圧シフトアップ部はそれぞれ前記最大値検出部及び前記
    最小値検出部の出力を一方の入力とするオペアンプを含
    み、これらのオペアンプの他方の入力には電源電圧と接
    続したカレントミラー回路を接続したことを特徴とする
    データスライサ。
JP1992052611U 1992-07-27 1992-07-27 データスライサ Expired - Fee Related JP2598913Y2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1992052611U JP2598913Y2 (ja) 1992-07-27 1992-07-27 データスライサ
US08/097,299 US5412692A (en) 1992-07-27 1993-07-26 Data slicer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992052611U JP2598913Y2 (ja) 1992-07-27 1992-07-27 データスライサ

Publications (2)

Publication Number Publication Date
JPH0615347U true JPH0615347U (ja) 1994-02-25
JP2598913Y2 JP2598913Y2 (ja) 1999-08-23

Family

ID=12919599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992052611U Expired - Fee Related JP2598913Y2 (ja) 1992-07-27 1992-07-27 データスライサ

Country Status (2)

Country Link
US (1) US5412692A (ja)
JP (1) JP2598913Y2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2625347B2 (ja) * 1993-04-20 1997-07-02 日本電気株式会社 ディジタル受信器の自動オフセット制御回路
GB2283626B (en) * 1993-11-05 1998-02-18 Motorola Inc Driver circuits
US5491434A (en) * 1994-12-05 1996-02-13 Motorola, Inc. Circuit and method of differential amplitude detection
JP3453006B2 (ja) * 1995-07-07 2003-10-06 パイオニア株式会社 位相同期回路及びディジタル信号再生装置
US5631584A (en) * 1995-09-29 1997-05-20 Dallas Semiconductor Corporation Differential cross coupled peak detector
JP2720851B2 (ja) * 1995-10-25 1998-03-04 日本電気株式会社 増幅器のバイアス電流制御回路
JPH11512276A (ja) * 1996-07-04 1999-10-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 送信システム及び検出性能を改善した受信機、ならびに検出性能の改善方法
US5838735A (en) * 1996-07-08 1998-11-17 Telefonaktiebolaget Lm Ericsson Method and apparatus for compensating for a varying d.c. offset in a sampled signal
US5900749A (en) * 1997-05-14 1999-05-04 Advanced Micro Devices, Inc. Threshold voltage level generator for time division duplex communications
GB2333214A (en) * 1998-01-09 1999-07-14 Mitel Semiconductor Ltd Data slicer
CA2334921A1 (en) * 1999-04-14 2000-10-26 Koninklijke Philips Electronics N.V. Track crossing discriminating circuit
JP4321959B2 (ja) * 2000-10-17 2009-08-26 Ｏｋｉセミコンダクタ株式会社 信号補償回路及び復調回路
KR100689033B1 (ko) * 2001-02-02 2007-03-08 삼성전자주식회사 데이터 슬라이서 및 이를 적용한 알에프 수신기
JP4460182B2 (ja) 2001-03-14 2010-05-12 Ｏｋｉセミコンダクタ株式会社 信号補償回路及び復調回路
JP3652995B2 (ja) * 2001-03-16 2005-05-25 日本電気株式会社 クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム
JP2002300542A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp データスライサ回路
US7061995B2 (en) * 2001-10-31 2006-06-13 Intel Corporation Apparatus and method to generate an adaptive slicer threshold for binary data
JP3519075B2 (ja) 2002-06-13 2004-04-12 沖電気工業株式会社 再生データ信号生成装置
JP2004064196A (ja) 2002-07-25 2004-02-26 Renesas Technology Corp スライス回路
JP4307906B2 (ja) * 2003-05-22 2009-08-05 Ｏｋｉセミコンダクタ株式会社 復調回路および光受信回路
US7292637B2 (en) * 2003-12-17 2007-11-06 Rambus Inc. Noise-tolerant signaling schemes supporting simplified timing and data recovery
US7161392B2 (en) * 2004-06-23 2007-01-09 Teradyne, Inc. Comparator feedback peak detector
WO2006052450A1 (en) * 2004-11-03 2006-05-18 Thomson Licensing Data receiving circuit with current mirror and data slicer
JP2006254143A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd ディジタル信号受信回路
TWI393453B (zh) * 2008-10-06 2013-04-11 Sonix Technology Co Ltd 適用於自動控制裝置的音調偵測方法及音調偵測裝置
US9151783B2 (en) * 2012-04-26 2015-10-06 Synopsys, Inc. Ground offset monitor and compensator
US11942951B2 (en) * 2022-01-31 2024-03-26 Dwellwell Analytics, Inc. Conditional track and hold amplifier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE388100B (sv) * 1975-10-03 1976-09-20 Ericsson Telefon Ab L M Anordning for detektering av en tonsignal med bestemd frekvens
US4554542A (en) * 1982-12-10 1985-11-19 Motorola, Inc. Guard tone capture method
JP2530904B2 (ja) * 1988-02-22 1996-09-04 富士通株式会社 最適識別レベル制御方式
JPH0786513B2 (ja) * 1988-12-14 1995-09-20 三菱電機株式会社 データ受信装置
US5052021A (en) * 1989-05-19 1991-09-24 Kabushiki Kaisha Toshiba Digital signal decoding circuit and decoding method
JPH0377532A (ja) * 1989-08-21 1991-04-03 Topcon Corp 視野計の顎受け及び額当て機構
US5179577A (en) * 1991-06-06 1993-01-12 Digital Equipment Corporation Dynamic threshold data receiver for local area networks

Also Published As

Publication number Publication date
JP2598913Y2 (ja) 1999-08-23
US5412692A (en) 1995-05-02

Similar Documents

Publication Publication Date Title
JPH0615347U (ja) データスライサ
AU599296B2 (en) Temperature stabilized rf detector
WO1996041415A1 (en) Detection circuit with hysteresis proportional to the peak input voltage
US20200271699A1 (en) Power detector for radiofrequency power amplifier circuits
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
JPH0432617Y2 (ja)
JPS58154957A (ja) デジタルデ−タ検知回路
JP3135283B2 (ja) 絶対値検出用信号処理回路装置
US4795971A (en) Device for detecting voltage fluctuation
EP0457582B1 (en) Level detecting circuit
US6597224B2 (en) Hysteresis comparing device with constant hysteresis width
US6414776B1 (en) Infrared signal receiver with attenuating circuit
US6906568B2 (en) Hysteresis comparing device with constant hysteresis width and the method thereof
US5625305A (en) Load detection apparatus
US5831567A (en) Method and signal processing apparatus for generating digital signal from analog signal
US6188226B1 (en) Electric potential sensor
JP2932545B2 (ja) 基準電圧発生回路
GB2217540A (en) Automatic biassing of amplifiers
US7235985B2 (en) Method and device for signal amplitude detection
JPS5830321Y2 (ja) 検波回路
JPS5853414B2 (ja) 信号検出回路
JPH0534028Y2 (ja)
JP2000186970A (ja) 圧力センサ回路
JPS58200119A (ja) 圧力センサ装置
JPH09186526A (ja) 検波回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990526

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees