JPH06151843A - 電解効果型トランジスタ - Google Patents
電解効果型トランジスタInfo
- Publication number
- JPH06151843A JPH06151843A JP29440692A JP29440692A JPH06151843A JP H06151843 A JPH06151843 A JP H06151843A JP 29440692 A JP29440692 A JP 29440692A JP 29440692 A JP29440692 A JP 29440692A JP H06151843 A JPH06151843 A JP H06151843A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- effect transistor
- field effect
- input terminal
- gate electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明は複数のゲート電極（あるいはドレイ
ン電極）の各インピーダンスを整合させることにより、
位相のばらつきを抑制して利得の向上を図った電界効果
型トランジスタを提供することを目的とする。 【構成】 複数のゲート電極（ドレイン電極）と、各ゲ
ート電極の一端を夫々連結する共通の伝送線路と、該伝
送線路に電気信号を入力（出力）する入力端子（出力端
子）を備えた電界効果型トランジスタに於て、前記入力
端子（出力端子）から前記複数のゲート電極（ドレイン
電極）までのインピーダンスを整合させるために、上記
ゲート電極（ドレイン電極）と伝送線路の連結部の導通
断面を調整したことを特徴とする電界効果型トランジス
タ。
ン電極）の各インピーダンスを整合させることにより、
位相のばらつきを抑制して利得の向上を図った電界効果
型トランジスタを提供することを目的とする。 【構成】 複数のゲート電極（ドレイン電極）と、各ゲ
ート電極の一端を夫々連結する共通の伝送線路と、該伝
送線路に電気信号を入力（出力）する入力端子（出力端
子）を備えた電界効果型トランジスタに於て、前記入力
端子（出力端子）から前記複数のゲート電極（ドレイン
電極）までのインピーダンスを整合させるために、上記
ゲート電極（ドレイン電極）と伝送線路の連結部の導通
断面を調整したことを特徴とする電界効果型トランジス
タ。
Description
【０００１】
【産業上の利用分野】本発明は、複数のゲート電極、複
数のドレイン電極を備えた電解効果型トランジスタに関
する。
数のドレイン電極を備えた電解効果型トランジスタに関
する。
【０００２】
【従来の技術】従来から電解効果型トランジスタの全体
としてのサイズ増大を抑制しながら、その耐電圧、耐電
流の向上を図る目的で、多数のゲート電極（多数のドレ
イン電極）を並列結合した、いわゆる櫛型構造の電解効
果型トランジスタが開発されている。
としてのサイズ増大を抑制しながら、その耐電圧、耐電
流の向上を図る目的で、多数のゲート電極（多数のドレ
イン電極）を並列結合した、いわゆる櫛型構造の電解効
果型トランジスタが開発されている。
【０００３】以下に、従来の電解効果型トランジスタを
その平面図を表す図３を用いて説明する。また、その説
明は、同図に示す電解効果型トランジスタが左右対称な
構造をなしているため、破線１５で囲まれた領域につい
て進めていく。
その平面図を表す図３を用いて説明する。また、その説
明は、同図に示す電解効果型トランジスタが左右対称な
構造をなしているため、破線１５で囲まれた領域につい
て進めていく。
【０００４】同図中Ｇ１１、Ｇ１２、Ｇ１３及びＧ１４
は夫々ゲート電極、Ｄ１１及びＤ１２は夫々ドレイン電
極、Ｓはソース電極、１１は入力端子、１２及び１３は
夫々伝送線路、１４は出力端子を表している。
は夫々ゲート電極、Ｄ１１及びＤ１２は夫々ドレイン電
極、Ｓはソース電極、１１は入力端子、１２及び１３は
夫々伝送線路、１４は出力端子を表している。
【０００５】前記ゲート電極Ｇ１１乃至Ｇ１４は入力端
子１に近いほうから順次配置され、夫々伝送線路２に連
結部Ｇｒ１１乃至Ｇｒ１４で連結しており、また、前記
ドレイン電極Ｄ１１及びＤ１２は出力端子１４に近いほ
うから順次配置され、夫々伝送線路３に連結部Ｄｒ１１
及びＤｒ１２で連結している。
子１に近いほうから順次配置され、夫々伝送線路２に連
結部Ｇｒ１１乃至Ｇｒ１４で連結しており、また、前記
ドレイン電極Ｄ１１及びＤ１２は出力端子１４に近いほ
うから順次配置され、夫々伝送線路３に連結部Ｄｒ１１
及びＤｒ１２で連結している。
【０００６】前記ゲート電極Ｇ１１乃至Ｇ１４は夫々同
一の形状を成しており、ゲート長１５０μｍ、ゲート幅
１０μｍであり、そのインピーダンスは１００Ωとなっ
ている。
一の形状を成しており、ゲート長１５０μｍ、ゲート幅
１０μｍであり、そのインピーダンスは１００Ωとなっ
ている。
【０００７】このような電解効果型トランジスタの各ゲ
ート電極Ｇ１１乃至Ｇ１４の一端と伝送線路２との連結
部Ｇｒ１１乃至Ｇｒ１４に於ける位相−周波数特性を表
すグラフを図４に示す。
ート電極Ｇ１１乃至Ｇ１４の一端と伝送線路２との連結
部Ｇｒ１１乃至Ｇｒ１４に於ける位相−周波数特性を表
すグラフを図４に示す。
【０００８】同図中横軸は周波数を表しており、単位は
ＧＨｚである。縦軸は入力端子１１に於ける位相を基準
（０．０００）とした位相を表しており、単位は角度で
ある。また、直線Ｇｇ１１乃至Ｇｇ１４は、夫々ゲート
電極Ｇ１１乃至Ｇ１４に対応したデータである。
ＧＨｚである。縦軸は入力端子１１に於ける位相を基準
（０．０００）とした位相を表しており、単位は角度で
ある。また、直線Ｇｇ１１乃至Ｇｇ１４は、夫々ゲート
電極Ｇ１１乃至Ｇ１４に対応したデータである。
【０００９】図４からも明らかなように、このような多
数ゲートの電解効果型トランジスタは、電気信号を入力
する入力端子と各ゲート電極の一端に接続する伝送線路
の長さが夫々異なるため、それら異なる長さの伝送線路
を伝達する各電気信号の位相に差が生じ、位相のばらつ
きが生じていた。
数ゲートの電解効果型トランジスタは、電気信号を入力
する入力端子と各ゲート電極の一端に接続する伝送線路
の長さが夫々異なるため、それら異なる長さの伝送線路
を伝達する各電気信号の位相に差が生じ、位相のばらつ
きが生じていた。
【００１０】以上ゲート電極について説明してきたが、
ドレインＤ１１及びＤ１２についても同様の理由から、
出力端子１４に於て電気信号の位相のばらつきが生じて
いた。
ドレインＤ１１及びＤ１２についても同様の理由から、
出力端子１４に於て電気信号の位相のばらつきが生じて
いた。
【００１１】
【発明が解決しようとする課題】本発明は、上記課題に
鑑みてなされたものであり、複数のゲート電極（あるい
はドレイン電極）の各インピーダンスを整合させること
により、位相のばらつきを抑制して利得の向上を図った
電解効果型トランジスタを提供するものである。
鑑みてなされたものであり、複数のゲート電極（あるい
はドレイン電極）の各インピーダンスを整合させること
により、位相のばらつきを抑制して利得の向上を図った
電解効果型トランジスタを提供するものである。
【００１２】
【課題を解決するための手段】第１の本発明の電解効果
型トランジスタは、複数のゲート電極と、各ゲート電極
の一端を夫々連結する共通の伝送線路と、該伝送線路に
電気信号を入力する入力端子を備え、前記入力端子から
前記複数のゲート電極までのインピーダンスを整合させ
るために、上記ゲート電極と伝送線路の連結部の導通断
面を調整したものである。
型トランジスタは、複数のゲート電極と、各ゲート電極
の一端を夫々連結する共通の伝送線路と、該伝送線路に
電気信号を入力する入力端子を備え、前記入力端子から
前記複数のゲート電極までのインピーダンスを整合させ
るために、上記ゲート電極と伝送線路の連結部の導通断
面を調整したものである。
【００１３】第２の本発明の電解効果型トランジスタ
は、複数のドレイン電極と、各ドレイン電極の一端を夫
々連結する共通の伝送線路と、該伝送線路に電気信号を
出力する出力端子を備え、前記出力端子から前記複数の
ドレイン電極までのインピーダンスを整合させるため
に、上記ドレイン電極と伝送線路の連結部の導通断面を
調整したものである。
は、複数のドレイン電極と、各ドレイン電極の一端を夫
々連結する共通の伝送線路と、該伝送線路に電気信号を
出力する出力端子を備え、前記出力端子から前記複数の
ドレイン電極までのインピーダンスを整合させるため
に、上記ドレイン電極と伝送線路の連結部の導通断面を
調整したものである。
【００１４】第３の本発明の電解効果型トランジスタ
は、複数のゲート電極と、各ゲート電極の一端を夫々連
結する共通の入力端子を備え、前記入力端子から前記複
数の各ゲート電極までの導体形状を等しくしたものであ
る。
は、複数のゲート電極と、各ゲート電極の一端を夫々連
結する共通の入力端子を備え、前記入力端子から前記複
数の各ゲート電極までの導体形状を等しくしたものであ
る。
【００１５】
【作用】本発明の電解効果型トランジスタによれば、複
数のゲート電極（あるいはドレイン電極）の各インピー
ダンスを整合できるので、位相のばらつきが抑制でき
る。
数のゲート電極（あるいはドレイン電極）の各インピー
ダンスを整合できるので、位相のばらつきが抑制でき
る。
【００１６】
【実施例】以下に、本発明の電解効果型トランジスタを
その平面図を表す図１を用いて説明する。また、その説
明は、同図に示す電解効果型トランジスタが左右対称な
構造をなしているため、破線５で囲まれた領域について
進めていく。
その平面図を表す図１を用いて説明する。また、その説
明は、同図に示す電解効果型トランジスタが左右対称な
構造をなしているため、破線５で囲まれた領域について
進めていく。
【００１７】同図中Ｇ１、Ｇ２、Ｇ３及びＧ４は夫々ゲ
ート電極、Ｄ１及びＤ２は夫々ドレイン電極、Ｓはソー
ス電極、１は入力端子、２及び３は夫々伝送線路、４は
出力端子を表している。
ート電極、Ｄ１及びＤ２は夫々ドレイン電極、Ｓはソー
ス電極、１は入力端子、２及び３は夫々伝送線路、４は
出力端子を表している。
【００１８】前記ゲート電極Ｇ１乃至Ｇ４は入力端子１
に近いほうから順次配置され、夫々伝送線路２に連結部
Ｇｒ１乃至Ｇｒ４で連結しており、また、前記ドレイン
電極Ｄ１及びＤ２は出力端子４に近いほうから順次配置
され、夫々伝送線路３に連結部Ｄｒ１及びＤｒ２で連結
している。
に近いほうから順次配置され、夫々伝送線路２に連結部
Ｇｒ１乃至Ｇｒ４で連結しており、また、前記ドレイン
電極Ｄ１及びＤ２は出力端子４に近いほうから順次配置
され、夫々伝送線路３に連結部Ｄｒ１及びＤｒ２で連結
している。
【００１９】前記ゲート電極Ｇ１１乃至Ｇ１４は夫々同
一の形状を成しており、ゲート長１５０μｍ、ゲート幅
１０μｍであるが、前記入力端子１から前記各ゲート電
極Ｇ１乃至Ｇ４までのインピーダンスを整合させるため
に、前記連結部Ｇｒ１乃至Ｇｒ４に於ける伝送線路幅の
調整で達成される導通断面積の調整を行う。
一の形状を成しており、ゲート長１５０μｍ、ゲート幅
１０μｍであるが、前記入力端子１から前記各ゲート電
極Ｇ１乃至Ｇ４までのインピーダンスを整合させるため
に、前記連結部Ｇｒ１乃至Ｇｒ４に於ける伝送線路幅の
調整で達成される導通断面積の調整を行う。
【００２０】即ち、入力端子１から連結部Ｇｒ１乃至Ｇ
ｒ４までの距離が遠いもの程、その連結部Ｇｒ１乃至Ｇ
ｒ４の線路幅を広くする。
ｒ４までの距離が遠いもの程、その連結部Ｇｒ１乃至Ｇ
ｒ４の線路幅を広くする。
【００２１】本実施例では、Ｇｒ１の線路幅を１μｍに
形成することによりインピーダンスを１４０Ωに調整
し、Ｇｒ２の線路幅を７μｍに形成することによりイン
ピーダンスを１１０Ωに調整し、Ｇｒ３の線路幅を２０
μｍに形成することによりインピーダンスを９０Ωに調
整し、Ｇｒ４の線路幅を３０μｍに形成することにより
インピーダンスを１４０Ωに調整する。
形成することによりインピーダンスを１４０Ωに調整
し、Ｇｒ２の線路幅を７μｍに形成することによりイン
ピーダンスを１１０Ωに調整し、Ｇｒ３の線路幅を２０
μｍに形成することによりインピーダンスを９０Ωに調
整し、Ｇｒ４の線路幅を３０μｍに形成することにより
インピーダンスを１４０Ωに調整する。
【００２２】このような電解効果型トランジスタの各ゲ
ート電極Ｇ１乃至Ｇ４の一端と伝送線路２との連結部Ｇ
ｒ１乃至Ｇｒ４に於ける位相−周波数特性を表すグラフ
を図２に示す。
ート電極Ｇ１乃至Ｇ４の一端と伝送線路２との連結部Ｇ
ｒ１乃至Ｇｒ４に於ける位相−周波数特性を表すグラフ
を図２に示す。
【００２３】同図中横軸は周波数を表しており、単位は
ＧＨｚである。縦軸は入力端子１に於ける位相を基準
（０．０００）とした位相を表しており、単位は角度で
ある。また、直線Ｇｇ１乃至Ｇｇ４は、夫々ゲート電極
Ｇ１乃至Ｇ４に対応したデータである。
ＧＨｚである。縦軸は入力端子１に於ける位相を基準
（０．０００）とした位相を表しており、単位は角度で
ある。また、直線Ｇｇ１乃至Ｇｇ４は、夫々ゲート電極
Ｇ１乃至Ｇ４に対応したデータである。
【００２４】従って、図２から明らかなように、直線Ｇ
ｇ１乃至Ｇｇ４が全て重なり、位相のばらつきがなくな
る。
ｇ１乃至Ｇｇ４が全て重なり、位相のばらつきがなくな
る。
【００２５】以上ゲート電極について説明してきたが、
ドレインＤ１１及びＤ１２についても、Ｄｒ１の線路幅
を１０μｍに形成することによりインピーダンスを１０
０Ωに調整し、Ｇｒ２の線路幅を３５μｍに形成するこ
とによりインピーダンスを７０Ωに調整する。これによ
り、ゲート電極同様、出力端子４での位相のばらつきを
無くすことができる。
ドレインＤ１１及びＤ１２についても、Ｄｒ１の線路幅
を１０μｍに形成することによりインピーダンスを１０
０Ωに調整し、Ｇｒ２の線路幅を３５μｍに形成するこ
とによりインピーダンスを７０Ωに調整する。これによ
り、ゲート電極同様、出力端子４での位相のばらつきを
無くすことができる。
【００２６】また、図５に示す如く、入力端子５１を中
心として放射状に同形状のゲート電極５２、ドレイン電
極５３、及びソース電極５４を夫々形成し、前記ドレイ
ン電極５３に裏側からコンタクト穴５５を通じて、出力
端子（図示しない）に連結させることにより、位相のば
らつきがなくなる。更に出力端子を裏側の中心に形成す
れば出力端子に於ても、位相のばらつきがなくなる。
心として放射状に同形状のゲート電極５２、ドレイン電
極５３、及びソース電極５４を夫々形成し、前記ドレイ
ン電極５３に裏側からコンタクト穴５５を通じて、出力
端子（図示しない）に連結させることにより、位相のば
らつきがなくなる。更に出力端子を裏側の中心に形成す
れば出力端子に於ても、位相のばらつきがなくなる。
【００２７】
【発明の効果】以上述べました如く、本発明の電解効果
型トランジスタによれば、複数のゲート電極（あるいは
ドレイン電極）の各インピーダンスを整合できるので、
位相のばらつきが抑制でき、これによってトランジスタ
の利得の向上が図れる。
型トランジスタによれば、複数のゲート電極（あるいは
ドレイン電極）の各インピーダンスを整合できるので、
位相のばらつきが抑制でき、これによってトランジスタ
の利得の向上が図れる。
【図１】本発明の実施例に係る電解効果型トランジスタ
の平面図。
の平面図。
【図２】本発明の実施例に係る電解効果型トランジスタ
の位相−周波数特性を表すグラフ。
の位相−周波数特性を表すグラフ。
【図３】本発明の従来例に係る電解効果型トランジスタ
の平面図。
の平面図。
【図４】本発明の従来例に係る電解効果型トランジスタ
の位相−周波数特性を表すグラフ。
の位相−周波数特性を表すグラフ。
【図５】本発明の実施例に係る電解効果型トランジスタ
の平面図。
の平面図。
Ｇ１〜Ｇ４：ゲート電極 ５１：入力電極 Ｇｒ１〜Ｇｒ４：連結部 ５２：ゲート電極 Ｄ１、Ｄ２：ドレイン電極 ５３：ドレイン電
極 Ｄｒ１、Ｄｒ２：連結部 ５４：ソース電極 Ｓ：ソース電極 ５５：コンタクト
穴 １：入力端子 ２：伝送線路 ３：伝送線路 ４：出力端子
極 Ｄｒ１、Ｄｒ２：連結部 ５４：ソース電極 Ｓ：ソース電極 ５５：コンタクト
穴 １：入力端子 ２：伝送線路 ３：伝送線路 ４：出力端子
Claims (3)
- 【請求項１】 複数のゲート電極と、各ゲート電極の一
端を夫々連結する共通の伝送線路と、該伝送線路に電気
信号を入力する入力端子を備えた電解効果型トランジス
タに於て、 前記入力端子から前記複数のゲート電極までのインピー
ダンスを整合させるために、上記ゲート電極と伝送線路
の連結部の導通断面を調整したことを特徴とする電解効
果型トランジスタ。 - 【請求項２】 複数のドレイン電極と、各ドレイン電極
の一端を夫々連結する共通の伝送線路と、該伝送線路に
電気信号を出力する出力端子を備えた電解効果型トラン
ジスタに於て、 前記出力端子から前記複数のドレイン電極までのインピ
ーダンスを整合させるために、上記ドレイン電極と伝送
線路の連結部の導通断面を調整したことを特徴とする電
解効果型トランジスタ。 - 【請求項３】 複数のゲート電極と、各ゲート電極の一
端を夫々連結する共通の伝送線路と、該伝送線路に電気
信号を入力する入力端子を備えた電解効果型トランジス
タに於て、 前記入力端子から前記複数の各ゲート電極までの導体形
状を等しくしたことを特徴とする電解効果型トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29440692A JPH06151843A (ja) | 1992-11-02 | 1992-11-02 | 電解効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29440692A JPH06151843A (ja) | 1992-11-02 | 1992-11-02 | 電解効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151843A true JPH06151843A (ja) | 1994-05-31 |
Family
ID=17807335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29440692A Pending JPH06151843A (ja) | 1992-11-02 | 1992-11-02 | 電解効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652452A (en) * | 1995-02-06 | 1997-07-29 | Nec Corporation | Semiconductor device with pluralities of gate electrodes |
-
1992
- 1992-11-02 JP JP29440692A patent/JPH06151843A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652452A (en) * | 1995-02-06 | 1997-07-29 | Nec Corporation | Semiconductor device with pluralities of gate electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5658874B2 (ja) | 高周波半導体装置 | |
| AU681050B2 (en) | Coplanar waveguide-mounted flip chip | |
| JP2000512771A (ja) | セグメント化電極および傾斜導波路を備えた集積型光変調器 | |
| JPH088264B2 (ja) | 半導体集積回路 | |
| JP4245726B2 (ja) | ミリ波帯半導体スイッチ回路 | |
| JP2702245B2 (ja) | 長手方向および幅方向の不整列を許容する共面伝送線間の重なりインターフェース | |
| JPH10200311A (ja) | 裏面接地導体付きコプレーナウエーブガイド線路 | |
| US6952147B2 (en) | Microstrip coupler | |
| US5185534A (en) | Monolithic parallel connected transistor structure | |
| US6242796B1 (en) | Wiring structure of semiconductor memory device and formation method thereof | |
| JPH06151843A (ja) | 電解効果型トランジスタ | |
| JPH0767042B2 (ja) | 分岐回路 | |
| JP2000507717A (ja) | 静電容量の小さな電極形状を有する集積型光変調器 | |
| JPH06105864B2 (ja) | 電磁遅延線 | |
| JPH02226756A (ja) | 半導体装置 | |
| JPH0770889B2 (ja) | 方向性結合器 | |
| JP2794971B2 (ja) | 高周波用半導体装置 | |
| JPH1117411A (ja) | マイクロ波回路 | |
| WO2024209812A1 (ja) | 電界効果トランジスタ | |
| JP2001274415A (ja) | マイクロ波半導体増幅器 | |
| US5719530A (en) | High power bipolar transistor device | |
| JP2591229B2 (ja) | 分布増幅器 | |
| JPS61260680A (ja) | 半導体装置 | |
| JP3285010B2 (ja) | スタブ回路、スタブ回路の調整方法及び発振器 | |
| SU855798A1 (ru) | Симметрирующее устройство |