JPH06139154A - メモリカード装置 - Google Patents
メモリカード装置Info
- Publication number
- JPH06139154A JPH06139154A JP29256992A JP29256992A JPH06139154A JP H06139154 A JPH06139154 A JP H06139154A JP 29256992 A JP29256992 A JP 29256992A JP 29256992 A JP29256992 A JP 29256992A JP H06139154 A JPH06139154 A JP H06139154A
- Authority
- JP
- Japan
- Prior art keywords
- data
- defect
- memory card
- written
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】この発明は、不良救済機能を備えていても半導
体メモリチップに対する半田付け不良等の実装上の不良
検査を容易に行なうことができるメモリカード装置を提
供することを目的としている。 【構成】内蔵された半導体メモリ１３〜１６の全記憶領
域を一定容量の複数の基準領域に分割し、書き込み不良
が発生した基準領域に書き込むべきデータを他の正常な
基準領域に書き込んで救済するように、半導体メモリ１
３〜１６に供給するアドレスを置換する救済手段１７を
備えたメモリカード装置において、実装する前の半導体
メモリ１３〜１６に対するデータ書き込み及び読み出し
検査時に、半導体メモリ１３〜１６の各基準領域に検査
用データを書き込んでおくようにしたものである。
体メモリチップに対する半田付け不良等の実装上の不良
検査を容易に行なうことができるメモリカード装置を提
供することを目的としている。 【構成】内蔵された半導体メモリ１３〜１６の全記憶領
域を一定容量の複数の基準領域に分割し、書き込み不良
が発生した基準領域に書き込むべきデータを他の正常な
基準領域に書き込んで救済するように、半導体メモリ１
３〜１６に供給するアドレスを置換する救済手段１７を
備えたメモリカード装置において、実装する前の半導体
メモリ１３〜１６に対するデータ書き込み及び読み出し
検査時に、半導体メモリ１３〜１６の各基準領域に検査
用データを書き込んでおくようにしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体メモリとして
ＥＥＰＲＯＭ（エレクトリカリィ・イレーサブル・アン
ド・プログラマブル・リード・オンリー・メモリ）を使
用したメモリカード装置に係り、特にそのＥＥＰＲＯＭ
に対する実装上の不良検査を容易に行なえるようにした
ものに関する。
ＥＥＰＲＯＭ（エレクトリカリィ・イレーサブル・アン
ド・プログラマブル・リード・オンリー・メモリ）を使
用したメモリカード装置に係り、特にそのＥＥＰＲＯＭ
に対する実装上の不良検査を容易に行なえるようにした
ものに関する。
【０００２】
【従来の技術】周知のように、ＥＥＰＲＯＭは、現在、
磁気ディスクに代わるデータ記録媒体として注目を浴び
ているもので、データ保持のためのバックアップ電池が
不要であるとともに、チップ自体のコストを安くするこ
とができる等、ＳＲＡＭ（スタティック・ランダム・ア
クセス・メモリ）やＤ（ダイナミック）ＲＡＭの持たな
い特有な利点を有することから、特にメモリカード用と
して使用するための開発が盛んに行なわれている。
磁気ディスクに代わるデータ記録媒体として注目を浴び
ているもので、データ保持のためのバックアップ電池が
不要であるとともに、チップ自体のコストを安くするこ
とができる等、ＳＲＡＭ（スタティック・ランダム・ア
クセス・メモリ）やＤ（ダイナミック）ＲＡＭの持たな
い特有な利点を有することから、特にメモリカード用と
して使用するための開発が盛んに行なわれている。
【０００３】そして、このメモリカードは、例えば撮影
した被写体の光学像を固体撮像素子を用いて電気的な画
像信号に変換し、この画像信号をデジタル画像データに
変換して半導体メモリに記録する電子スチルカメラ等に
使用して好適するもので、ＥＥＰＲＯＭをカード状のケ
ースに内蔵してなるメモリカードを、カメラ本体に着脱
自在となるように構成することによって、通常のカメラ
におけるフィルムと等価な取り扱いができるようにして
いる。
した被写体の光学像を固体撮像素子を用いて電気的な画
像信号に変換し、この画像信号をデジタル画像データに
変換して半導体メモリに記録する電子スチルカメラ等に
使用して好適するもので、ＥＥＰＲＯＭをカード状のケ
ースに内蔵してなるメモリカードを、カメラ本体に着脱
自在となるように構成することによって、通常のカメラ
におけるフィルムと等価な取り扱いができるようにして
いる。
【０００４】ところで、ＥＥＰＲＯＭは、データの書き
込み，読み出し及び消去等が行なわれた回数に応じてメ
モリセルが劣化し、ＳＲＡＭ等に比して短い使用回数
（数万回〜数百万回）で、データの書き込み不良が発生
し易くなるという不都合を有している。そこで、ＥＥＰ
ＲＯＭを用いたメモリカードでは、書き込み不良の発生
したメモリセルに書き込むべきデータを、他の正常なメ
モリセルに書き込んで救済する救済対策が考えられてい
る（例えば特願平３−３１７１６９号参照）。
込み，読み出し及び消去等が行なわれた回数に応じてメ
モリセルが劣化し、ＳＲＡＭ等に比して短い使用回数
（数万回〜数百万回）で、データの書き込み不良が発生
し易くなるという不都合を有している。そこで、ＥＥＰ
ＲＯＭを用いたメモリカードでは、書き込み不良の発生
したメモリセルに書き込むべきデータを、他の正常なメ
モリセルに書き込んで救済する救済対策が考えられてい
る（例えば特願平３−３１７１６９号参照）。
【０００５】この救済対策は、具体的に言えば、図５に
示すように、例えば電子スチルカメラ等のホスト機器
が、メモリカードのＥＥＰＲＯＭに対してアドレスＢを
指定してデータｂの書き込みを要求したところ、そのア
ドレスＢが書き込み不良であった場合、メモリカード
は、その内部で他の正常なメモリセルを有する空きアド
レスＣを検索し、アドレスＢに書き込むべきデータｂを
アドレスＣに書き込んで救済するようにしたものであ
る。
示すように、例えば電子スチルカメラ等のホスト機器
が、メモリカードのＥＥＰＲＯＭに対してアドレスＢを
指定してデータｂの書き込みを要求したところ、そのア
ドレスＢが書き込み不良であった場合、メモリカード
は、その内部で他の正常なメモリセルを有する空きアド
レスＣを検索し、アドレスＢに書き込むべきデータｂを
アドレスＣに書き込んで救済するようにしたものであ
る。
【０００６】この場合、ホスト機器がデータｂの書き込
みを指定したアドレス（以下論理アドレスという）Ｂ
と、実際にデータｂが書き込まれたＥＥＰＲＯＭのアド
レス（以下物理アドレスという）Ｃとは異なることにな
るので、メモリカード内に論理アドレスと物理アドレス
とを対応させる管理テーブルを設け、例えばホスト機器
からアドレスＢに対してデータ読み出しが要求された場
合、メモリカードは、管理テーブルを参照してＥＥＰＲ
ＯＭのアドレスＣに書き込まれたデータｂを読み出して
ホスト機器に出力するようにしている。
みを指定したアドレス（以下論理アドレスという）Ｂ
と、実際にデータｂが書き込まれたＥＥＰＲＯＭのアド
レス（以下物理アドレスという）Ｃとは異なることにな
るので、メモリカード内に論理アドレスと物理アドレス
とを対応させる管理テーブルを設け、例えばホスト機器
からアドレスＢに対してデータ読み出しが要求された場
合、メモリカードは、管理テーブルを参照してＥＥＰＲ
ＯＭのアドレスＣに書き込まれたデータｂを読み出して
ホスト機器に出力するようにしている。
【０００７】しかしながら、このような不良救済機能を
備えたメモリカードでは、その製造時にＥＥＰＲＯＭチ
ップに対して半田付け不良等の実装上の不良が発生して
いる場合でも、ＥＥＰＲＯＭに対するデータ書き込み及
び読み出し検査時に不良救済機能が動作してしまうこと
から、例えば書き込み不良の発生しているメモリセルが
見掛け上正常であると判定されたり、書き込み不良が発
生していることがわかっても、その原因がメモリセルに
起因するものか実装不良に起因するものか、また実装不
良であればその位置はどこであるか等の特定が困難にな
るという問題が生じている。
備えたメモリカードでは、その製造時にＥＥＰＲＯＭチ
ップに対して半田付け不良等の実装上の不良が発生して
いる場合でも、ＥＥＰＲＯＭに対するデータ書き込み及
び読み出し検査時に不良救済機能が動作してしまうこと
から、例えば書き込み不良の発生しているメモリセルが
見掛け上正常であると判定されたり、書き込み不良が発
生していることがわかっても、その原因がメモリセルに
起因するものか実装不良に起因するものか、また実装不
良であればその位置はどこであるか等の特定が困難にな
るという問題が生じている。
【０００８】
【発明が解決しようとする課題】以上のように、アドレ
ス置換による不良救済機能を備えた従来のメモリカード
では、メモリセルの不良だけでなくＥＥＰＲＯＭチップ
に対する半田付け不良等の実装上の不良に対しても不良
救済機能が動作してしまうため、実装上の不良検査が非
常に困難になるという問題を有している。
ス置換による不良救済機能を備えた従来のメモリカード
では、メモリセルの不良だけでなくＥＥＰＲＯＭチップ
に対する半田付け不良等の実装上の不良に対しても不良
救済機能が動作してしまうため、実装上の不良検査が非
常に困難になるという問題を有している。
【０００９】そこで、この発明は上記事情を考慮してな
されたもので、不良救済機能を備えていても半導体メモ
リチップに対する半田付け不良等の実装上の不良検査を
容易に行なうことができる極めて良好なメモリカード装
置を提供することを目的とする。
されたもので、不良救済機能を備えていても半導体メモ
リチップに対する半田付け不良等の実装上の不良検査を
容易に行なうことができる極めて良好なメモリカード装
置を提供することを目的とする。
【００１０】
【課題を解決するための手段】この発明に係るメモリカ
ード装置は、内蔵された半導体メモリの全記憶領域を一
定容量の複数の基準領域に分割し、書き込み不良が発生
した基準領域に書き込むべきデータを他の正常な基準領
域に書き込んで救済するように、半導体メモリに供給す
るアドレスを置換する救済手段を備えたものを対象とし
ている。そして、実装する前の半導体メモリに対するデ
ータ書き込み及び読み出し検査時に、半導体メモリの各
基準領域に検査用データを書き込んでおくようにしたも
のである。また、この発明に係るメモリカード装置は、
上記の対象において、救済手段を介することなく外部か
ら半導体メモリのアドレスを直接指定するアドレス指定
手段を備えるようにしたものである。
ード装置は、内蔵された半導体メモリの全記憶領域を一
定容量の複数の基準領域に分割し、書き込み不良が発生
した基準領域に書き込むべきデータを他の正常な基準領
域に書き込んで救済するように、半導体メモリに供給す
るアドレスを置換する救済手段を備えたものを対象とし
ている。そして、実装する前の半導体メモリに対するデ
ータ書き込み及び読み出し検査時に、半導体メモリの各
基準領域に検査用データを書き込んでおくようにしたも
のである。また、この発明に係るメモリカード装置は、
上記の対象において、救済手段を介することなく外部か
ら半導体メモリのアドレスを直接指定するアドレス指定
手段を備えるようにしたものである。
【００１１】
【作用】上記のような構成によれば、まず、実装する前
の半導体メモリに対するデータ書き込み及び読み出し検
査時に、半導体メモリの各基準領域に検査用データを書
き込んでおくようにしたので、この検査用データを読み
出すときには救済手段の影響を全く受けることがないた
め、容易に実装不良の発生を検知しかつその位置を特定
することができる。また、救済手段を介することなく外
部から半導体メモリのアドレスを直接指定するアドレス
指定手段を備えるようにしたので、救済手段の影響を受
けることなく実装上の不良検査を容易に行なうことがで
きる。
の半導体メモリに対するデータ書き込み及び読み出し検
査時に、半導体メモリの各基準領域に検査用データを書
き込んでおくようにしたので、この検査用データを読み
出すときには救済手段の影響を全く受けることがないた
め、容易に実装不良の発生を検知しかつその位置を特定
することができる。また、救済手段を介することなく外
部から半導体メモリのアドレスを直接指定するアドレス
指定手段を備えるようにしたので、救済手段の影響を受
けることなく実装上の不良検査を容易に行なうことがで
きる。
【００１２】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、メモリカード本
体１１は、図示しないホスト機器に接続するためのコネ
クタ１２と、４つのＥＥＰＲＯＭチップ１３，１４，１
５，１６と、これらＥＥＰＲＯＭチップ１３，１４，１
５，１６に対するデータの書き込みや読み出し処理及び
上述した不良救済処理を行なうためのコントローラ１７
と、これらコネクタ１２，ＥＥＰＲＯＭチップ１３，１
４，１５，１６及びコントローラ１７を接続するための
バスライン１８とから構成されている。そして、各ＥＥ
ＰＲＯＭチップ１３，１４，１５，１６は、それぞれ４
つのブロック１３ａ〜１３ｄ，１４ａ〜１４ｄ，１５ａ
〜１５ｄ，１６ａ〜１６ｄに分割されており、各ブロッ
ク１３ａ〜１３ｄ，１４ａ〜１４ｄ，１５ａ〜１５ｄ，
１６ａ〜１６ｄには、連続したブロック番号１〜１６が
付されている。
照して詳細に説明する。図１において、メモリカード本
体１１は、図示しないホスト機器に接続するためのコネ
クタ１２と、４つのＥＥＰＲＯＭチップ１３，１４，１
５，１６と、これらＥＥＰＲＯＭチップ１３，１４，１
５，１６に対するデータの書き込みや読み出し処理及び
上述した不良救済処理を行なうためのコントローラ１７
と、これらコネクタ１２，ＥＥＰＲＯＭチップ１３，１
４，１５，１６及びコントローラ１７を接続するための
バスライン１８とから構成されている。そして、各ＥＥ
ＰＲＯＭチップ１３，１４，１５，１６は、それぞれ４
つのブロック１３ａ〜１３ｄ，１４ａ〜１４ｄ，１５ａ
〜１５ｄ，１６ａ〜１６ｄに分割されており、各ブロッ
ク１３ａ〜１３ｄ，１４ａ〜１４ｄ，１５ａ〜１５ｄ，
１６ａ〜１６ｄには、連続したブロック番号１〜１６が
付されている。
【００１３】ここで、各ＥＥＰＲＯＭチップ１３，１
４，１５，１６の各ブロック１３ａ〜１３ｄ，１４ａ〜
１４ｄ，１５ａ〜１５ｄ，１６ａ〜１６ｄには、それぞ
れのＥＥＰＲＯＭチップ１３，１４，１５，１６単独で
のデータ書き込み及び読み出し検査の最後に、各々固有
の検査用データが書き込まれている。この実施例では、
ブロック番号１のブロック１３ａには「ブロック１」な
る検査用データが繰り返し書き込まれ、ブロック番号２
のブロック１３ｂには「ブロック２」なる検査用データ
が繰り返し書き込まれ、以下同様にして、ブロック番号
１６のブロック１６ｄには「ブロック１６」なる検査用
データが繰り返し書き込まれている。
４，１５，１６の各ブロック１３ａ〜１３ｄ，１４ａ〜
１４ｄ，１５ａ〜１５ｄ，１６ａ〜１６ｄには、それぞ
れのＥＥＰＲＯＭチップ１３，１４，１５，１６単独で
のデータ書き込み及び読み出し検査の最後に、各々固有
の検査用データが書き込まれている。この実施例では、
ブロック番号１のブロック１３ａには「ブロック１」な
る検査用データが繰り返し書き込まれ、ブロック番号２
のブロック１３ｂには「ブロック２」なる検査用データ
が繰り返し書き込まれ、以下同様にして、ブロック番号
１６のブロック１６ｄには「ブロック１６」なる検査用
データが繰り返し書き込まれている。
【００１４】そして、この実施例では、ＥＥＰＲＯＭチ
ップ１５にそのバスライン１８との接続部分に実装不良
部Ｚがあり、アドレスの上位半分であるブロック番号１
１，１２のブロック１５ｃ，１５ｄに対して、データが
正常に入出力できないものとする。このようなメモリカ
ード本体１１に対して、例えばメモリテスタ等の検査装
置を用いて、ブロック番号１のブロック１３ａのアドレ
スを指定してそのブロック１３ａのデータつまり「ブロ
ック１」を読み出し、次に、ブロック番号２のブロック
１３ｂのアドレスを指定してそのブロック１３ｂのデー
タつまり「ブロック２」を読み出すというように、順次
データの読み出し試験を行なうと、ブロック番号１１，
１２のブロック１５ｃ，１５ｄからは正常なデータつま
り「ブロック１１」，「ブロック１２」が得られず、こ
れにより容易に実装不良の発生を検知するとともにその
位置を特定することができる。
ップ１５にそのバスライン１８との接続部分に実装不良
部Ｚがあり、アドレスの上位半分であるブロック番号１
１，１２のブロック１５ｃ，１５ｄに対して、データが
正常に入出力できないものとする。このようなメモリカ
ード本体１１に対して、例えばメモリテスタ等の検査装
置を用いて、ブロック番号１のブロック１３ａのアドレ
スを指定してそのブロック１３ａのデータつまり「ブロ
ック１」を読み出し、次に、ブロック番号２のブロック
１３ｂのアドレスを指定してそのブロック１３ｂのデー
タつまり「ブロック２」を読み出すというように、順次
データの読み出し試験を行なうと、ブロック番号１１，
１２のブロック１５ｃ，１５ｄからは正常なデータつま
り「ブロック１１」，「ブロック１２」が得られず、こ
れにより容易に実装不良の発生を検知するとともにその
位置を特定することができる。
【００１５】このような実装上の不良検査手段は、ＥＥ
ＰＲＯＭチップ１３，１４，１５，１６にコントローラ
１７を介さずに書き込まれたデータを読み出し場合に
は、コントローラ１７によるアドレス置換が行なわれな
いことを利用したものである。すなわち、不良救済のた
めのアドレス置換動作は、データをコネクタ１２からコ
ントローラ１７を介してＥＥＰＲＯＭチップ１３，１
４，１５，１６に書き込んだときに始めて生じるもので
あって、上記のようにＥＥＰＲＯＭチップ１３，１４，
１５，１６単独でのデータ書き込み及び読み出し検査時
に書き込まれた検査用データ、つまりＥＥＰＲＯＭチッ
プ１３，１４，１５，１６に対してコントローラ１７に
よる不良救済処置が施されずに書き込まれたデータの読
み出し時にはアドレス置換が行なわれないので、検査装
置でデータ読み出しを指定した論理アドレスと、この論
理アドレスで実際にデータが読み出されるＥＥＰＲＯＭ
チップ１３，１４，１５，１６の物理アドレスとを一致
させることができるため、容易に実装不良の発生を検知
しかつその位置を特定することができる。
ＰＲＯＭチップ１３，１４，１５，１６にコントローラ
１７を介さずに書き込まれたデータを読み出し場合に
は、コントローラ１７によるアドレス置換が行なわれな
いことを利用したものである。すなわち、不良救済のた
めのアドレス置換動作は、データをコネクタ１２からコ
ントローラ１７を介してＥＥＰＲＯＭチップ１３，１
４，１５，１６に書き込んだときに始めて生じるもので
あって、上記のようにＥＥＰＲＯＭチップ１３，１４，
１５，１６単独でのデータ書き込み及び読み出し検査時
に書き込まれた検査用データ、つまりＥＥＰＲＯＭチッ
プ１３，１４，１５，１６に対してコントローラ１７に
よる不良救済処置が施されずに書き込まれたデータの読
み出し時にはアドレス置換が行なわれないので、検査装
置でデータ読み出しを指定した論理アドレスと、この論
理アドレスで実際にデータが読み出されるＥＥＰＲＯＭ
チップ１３，１４，１５，１６の物理アドレスとを一致
させることができるため、容易に実装不良の発生を検知
しかつその位置を特定することができる。
【００１６】図２は、この発明の第２の実施例を示して
いる。すなわち、メモリカード本体１９のコネクタ２０
に供給されたアドレスデータは、バスライン２１を通り
コントローラ２２による不良救済処置が施された後、バ
スライン２３を介してＥＥＰＲＯＭ２４に供給される。
また、ＥＥＰＲＯＭ２４とコネクタ２０とは、バスライ
ン２５を介して接続されており、ＥＥＰＲＯＭ２４に対
して書き込み及び読み出しされるデータが転送されるよ
うになされている。
いる。すなわち、メモリカード本体１９のコネクタ２０
に供給されたアドレスデータは、バスライン２１を通り
コントローラ２２による不良救済処置が施された後、バ
スライン２３を介してＥＥＰＲＯＭ２４に供給される。
また、ＥＥＰＲＯＭ２４とコネクタ２０とは、バスライ
ン２５を介して接続されており、ＥＥＰＲＯＭ２４に対
して書き込み及び読み出しされるデータが転送されるよ
うになされている。
【００１７】ここで、コントローラ２２とＥＥＰＲＯＭ
２４との間のバスライン２３には、物理アドレス入力用
の接点２６が設けられている。この接点２６は、通常、
印刷配線板上の接点パッドとして設けられ、メモリカー
ド本体１９の外部からはコンタクトピン等で接続され
る。実装上の不良検査は、接点２６を介してＥＥＰＲＯ
Ｍ２４に物理アドレスを直接供給し、コネクタ２０及び
バスライン２５を介してテストデータをＥＥＰＲＯＭ２
４に対して書き込み及び読み出しすることで行なわれ
る。これにより、コントローラ２２による不良救済機能
の影響を受けることなく実装上の不良検査を容易に行な
うことができる。
２４との間のバスライン２３には、物理アドレス入力用
の接点２６が設けられている。この接点２６は、通常、
印刷配線板上の接点パッドとして設けられ、メモリカー
ド本体１９の外部からはコンタクトピン等で接続され
る。実装上の不良検査は、接点２６を介してＥＥＰＲＯ
Ｍ２４に物理アドレスを直接供給し、コネクタ２０及び
バスライン２５を介してテストデータをＥＥＰＲＯＭ２
４に対して書き込み及び読み出しすることで行なわれ
る。これにより、コントローラ２２による不良救済機能
の影響を受けることなく実装上の不良検査を容易に行な
うことができる。
【００１８】次に、図３は、この発明の第３の実施例を
示している。すなわち、バスライン２１，２３同志を接
続しコントローラ２２を迂回するバスライン２７を備
え、バスライン２１上に設けられた切換スイッチ２８に
よって、コネクタ２０に供給されたアドレスデータを、
コントローラ２２及びバスライン２３を介してＥＥＰＲ
ＯＭ２４に導くルートと、バスライン２７，２３を介し
て直接ＥＥＰＲＯＭ２４に導くルートとを選択できるよ
うにしている。
示している。すなわち、バスライン２１，２３同志を接
続しコントローラ２２を迂回するバスライン２７を備
え、バスライン２１上に設けられた切換スイッチ２８に
よって、コネクタ２０に供給されたアドレスデータを、
コントローラ２２及びバスライン２３を介してＥＥＰＲ
ＯＭ２４に導くルートと、バスライン２７，２３を介し
て直接ＥＥＰＲＯＭ２４に導くルートとを選択できるよ
うにしている。
【００１９】実装上の不良検査は、コネクタ２０に供給
されたアドレスデータがバスライン２７，２３を介して
直接ＥＥＰＲＯＭ２４に導かれるように切換スイッチ２
８を切り換えることにより、コネクタ２０から供給する
アドレスデータでＥＥＰＲＯＭ２４の物理アドレスを直
接指定し、コネクタ２０及びバスライン２５を介してテ
ストデータをＥＥＰＲＯＭ２４に対して書き込み及び読
み出しすることで行なうことができる。これにより、コ
ントローラ２２による不良救済機能の影響を受けること
なく実装上の不良検査を容易に行なうことができる。
されたアドレスデータがバスライン２７，２３を介して
直接ＥＥＰＲＯＭ２４に導かれるように切換スイッチ２
８を切り換えることにより、コネクタ２０から供給する
アドレスデータでＥＥＰＲＯＭ２４の物理アドレスを直
接指定し、コネクタ２０及びバスライン２５を介してテ
ストデータをＥＥＰＲＯＭ２４に対して書き込み及び読
み出しすることで行なうことができる。これにより、コ
ントローラ２２による不良救済機能の影響を受けること
なく実装上の不良検査を容易に行なうことができる。
【００２０】なお、切換スイッチ２８は、アドレス線の
本数が多数あることから機械的な切り換えは困難である
ことと、不良救済機能のためにコントローラ２２内にマ
イクロコンピュータやゲートアレイ等による論理回路の
搭載が必要なこと等を考慮して、メモリカード本体１９
の外部からコマンド入力による回路的な切換方式を採用
することが有利となる。このコマンド入力による切り換
えとは、通常コネクタ２０に入力されるデータとは異な
るデータをコマンドに割り当て、コントローラ２２がコ
マンドデータが入力されたことを検知して切り換えるも
のであり、コマンドデータとしては最大アドレス以降の
特定のアドレス値等が考えられる。
本数が多数あることから機械的な切り換えは困難である
ことと、不良救済機能のためにコントローラ２２内にマ
イクロコンピュータやゲートアレイ等による論理回路の
搭載が必要なこと等を考慮して、メモリカード本体１９
の外部からコマンド入力による回路的な切換方式を採用
することが有利となる。このコマンド入力による切り換
えとは、通常コネクタ２０に入力されるデータとは異な
るデータをコマンドに割り当て、コントローラ２２がコ
マンドデータが入力されたことを検知して切り換えるも
のであり、コマンドデータとしては最大アドレス以降の
特定のアドレス値等が考えられる。
【００２１】また、図４は、この発明の第４の実施例を
示している。すなわち、コネクタ２０の中で通常使用さ
れていない空きピン（未接続ピン）部分２０ａを、バス
ライン２９を介してバスライン２３に接続している。実
装上の不良検査は、空きピン部分２０ａからバスライン
２９，２３を介してＥＥＰＲＯＭ２４に物理アドレスを
直接供給し、コネクタ２０及びバスライン２５を介して
テストデータをＥＥＰＲＯＭ２４に対して書き込み及び
読み出しすることで行なわれる。これにより、コントロ
ーラ２２による不良救済機能の影響を受けることなく実
装上の不良検査を容易に行なうことができる。なお、こ
の発明は上記各実施例に限定されるものではなく、この
外その要旨を逸脱しない範囲で種々変形して実施するこ
とができる。
示している。すなわち、コネクタ２０の中で通常使用さ
れていない空きピン（未接続ピン）部分２０ａを、バス
ライン２９を介してバスライン２３に接続している。実
装上の不良検査は、空きピン部分２０ａからバスライン
２９，２３を介してＥＥＰＲＯＭ２４に物理アドレスを
直接供給し、コネクタ２０及びバスライン２５を介して
テストデータをＥＥＰＲＯＭ２４に対して書き込み及び
読み出しすることで行なわれる。これにより、コントロ
ーラ２２による不良救済機能の影響を受けることなく実
装上の不良検査を容易に行なうことができる。なお、こ
の発明は上記各実施例に限定されるものではなく、この
外その要旨を逸脱しない範囲で種々変形して実施するこ
とができる。
【００２２】
【発明の効果】以上詳述したようにこの発明によれば、
不良救済機能を備えていても半導体メモリチップに対す
る半田付け不良等の実装上の不良検査を容易に行なうこ
とができる極めて良好なメモリカード装置を提供するこ
とができる。
不良救済機能を備えていても半導体メモリチップに対す
る半田付け不良等の実装上の不良検査を容易に行なうこ
とができる極めて良好なメモリカード装置を提供するこ
とができる。
【図１】この発明に係るメモリカード装置の一実施例を
示すブロック構成図。
示すブロック構成図。
【図２】この発明の第２の実施例を示すブロック構成
図。
図。
【図３】この発明の第３の実施例を示すブロック構成
図。
図。
【図４】この発明の第４の実施例を示すブロック構成
図。
図。
【図５】ＥＥＰＲＯＭの不良救済対策を説明するために
示す図。
示す図。
１１…メモリカード本体、１２…コネクタ、１３〜１６
…ＥＥＰＲＯＭチップ、１７…コントローラ、１８…バ
スライン、１９…メモリカード本体、２０…コネクタ、
２１…バスライン、２２…コントローラ、２３…バスラ
イン、２４…ＥＥＰＲＯＭ、２５…バスライン、２６…
接点、２７…バスライン、２８…切換スイッチ、２９…
バスライン。
…ＥＥＰＲＯＭチップ、１７…コントローラ、１８…バ
スライン、１９…メモリカード本体、２０…コネクタ、
２１…バスライン、２２…コントローラ、２３…バスラ
イン、２４…ＥＥＰＲＯＭ、２５…バスライン、２６…
接点、２７…バスライン、２８…切換スイッチ、２９…
バスライン。
Claims (2)
- 【請求項１】 内蔵された半導体メモリの全記憶領域を
一定容量の複数の基準領域に分割し、書き込み不良が発
生した基準領域に書き込むべきデータを他の正常な基準
領域に書き込んで救済するように、前記半導体メモリに
供給するアドレスを置換する救済手段を備えたメモリカ
ード装置において、実装する前の前記半導体メモリに対
するデータ書き込み及び読み出し検査時に、前記半導体
メモリの各基準領域に検査用データを書き込んでおくこ
とを特徴とするメモリカード装置。 - 【請求項２】 内蔵された半導体メモリの全記憶領域を
一定容量の複数の基準領域に分割し、書き込み不良が発
生した基準領域に書き込むべきデータを他の正常な基準
領域に書き込んで救済するように、前記半導体メモリに
供給するアドレスを置換する救済手段を備えたメモリカ
ード装置において、前記救済手段を介することなく外部
から前記半導体メモリのアドレスを直接指定するアドレ
ス指定手段を具備してなることを特徴とするメモリカー
ド装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29256992A JPH06139154A (ja) | 1992-10-30 | 1992-10-30 | メモリカード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29256992A JPH06139154A (ja) | 1992-10-30 | 1992-10-30 | メモリカード装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06139154A true JPH06139154A (ja) | 1994-05-20 |
Family
ID=17783472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29256992A Pending JPH06139154A (ja) | 1992-10-30 | 1992-10-30 | メモリカード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06139154A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375097B1 (ko) * | 1994-10-07 | 2003-04-21 | 빈코 닉스도르프 인터네셔널 게엠베하 | 영구적인기억장치 |
| KR100533377B1 (ko) * | 1998-12-31 | 2006-01-27 | 주식회사 하이닉스반도체 | 메모리장치의 블록 어드레스 재배치회로 |
-
1992
- 1992-10-30 JP JP29256992A patent/JPH06139154A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375097B1 (ko) * | 1994-10-07 | 2003-04-21 | 빈코 닉스도르프 인터네셔널 게엠베하 | 영구적인기억장치 |
| KR100533377B1 (ko) * | 1998-12-31 | 2006-01-27 | 주식회사 하이닉스반도체 | 메모리장치의 블록 어드레스 재배치회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4431977B2 (ja) | メモリモジュールの自己テストおよび修復するためのシステムおよび方法 | |
| KR970001201B1 (ko) | 메모리 카드 장치 | |
| JP3078530B2 (ja) | 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 | |
| EP0335125A2 (en) | DRAM with redundancy and improved testability | |
| US5598373A (en) | Semiconductor memory system | |
| KR20020026890A (ko) | 메모리를 검사하기 위한 검사 장치 | |
| JP2870523B2 (ja) | メモリモジュール | |
| KR20010013920A (ko) | 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 | |
| JPH06139154A (ja) | メモリカード装置 | |
| KR100429095B1 (ko) | 집적회로의랜덤액세스메모리및이를테스트하는방법 | |
| KR950002944B1 (ko) | 메모리 재맵핑 기능을 갖는 마이크로 컴퓨터 시스템 | |
| JPH0778231A (ja) | メモリカード | |
| JPH10172297A (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| JPH0991991A (ja) | メモリモジュール | |
| JPH11161558A (ja) | メモリ管理装置及び情報処理装置 | |
| US7428671B2 (en) | Memory module with test structure | |
| JP2635065B2 (ja) | 半導体記憶回路 | |
| JPH10125090A (ja) | メモリ試験装置 | |
| KR0171110B1 (ko) | 불량 메모리칩의 모듈화방법 | |
| JPH05282857A (ja) | メモリカード装置 | |
| JPH05217868A (ja) | 図形データ格納メモリ | |
| KR100564361B1 (ko) | 시스템 메모리의 결함 억제회로 | |
| JPH05242695A (ja) | 半導体試験装置 | |
| JPH08125024A (ja) | オンチップｒａｍ試験システム | |
| JPH06139141A (ja) | メモリカード装置 |