JPH0613874A - 光静電誘導サイリスタの光駆動回路 - Google Patents
光静電誘導サイリスタの光駆動回路Info
- Publication number
- JPH0613874A JPH0613874A JP16606492A JP16606492A JPH0613874A JP H0613874 A JPH0613874 A JP H0613874A JP 16606492 A JP16606492 A JP 16606492A JP 16606492 A JP16606492 A JP 16606492A JP H0613874 A JPH0613874 A JP H0613874A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- thyristor
- pulse
- fet
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 光静電誘導サイリスタ装置の実装作業が簡略
化することができ、実装コストを低減できる光静電誘導
サイリスタ装置の光駆動回路を提供するものである。 【構成】 光静電誘導サイリスタ素子８をターン・オン
させるトリガ光を発光する発光ダイオードからなる第１
の発光素子６と、光静電誘導サイリスタ８をターン・オ
フさせるクエンチ光を発光する発光ダイオードからなる
第２の発光素子７と、第１の電圧電源（＋Ｖ）と第２の
電圧電源（−Ｖ）との間に相補接続されたＭＯＳ−ＦＥ
Ｔからなる第１と第２のスイッチング素子１０，１１と
を備え、第１と第２のスイッグ素子１０，１１の共通出
力段と、第１と第２の電圧電源の中間電位間に、第１の
発光素子６が順方向に接続され、第２の発光素子７が第
１の発光素子６に対して逆方向に接続されている。
化することができ、実装コストを低減できる光静電誘導
サイリスタ装置の光駆動回路を提供するものである。 【構成】 光静電誘導サイリスタ素子８をターン・オン
させるトリガ光を発光する発光ダイオードからなる第１
の発光素子６と、光静電誘導サイリスタ８をターン・オ
フさせるクエンチ光を発光する発光ダイオードからなる
第２の発光素子７と、第１の電圧電源（＋Ｖ）と第２の
電圧電源（−Ｖ）との間に相補接続されたＭＯＳ−ＦＥ
Ｔからなる第１と第２のスイッチング素子１０，１１と
を備え、第１と第２のスイッグ素子１０，１１の共通出
力段と、第１と第２の電圧電源の中間電位間に、第１の
発光素子６が順方向に接続され、第２の発光素子７が第
１の発光素子６に対して逆方向に接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、光静電誘導サイリスタ
の光駆動回路に関するものである。
の光駆動回路に関するものである。
【０００２】
【従来の技術】一般に、光静電誘導サイリスタは、光ト
リガ素子と光クエンチ素子から構成され、その光静電誘
導サイリスタの制御用発光素子として発光ダイオードが
用いられている。従来の光静電誘導サイリスタ（以下、
光ＳＩサイリスタと称する。）の光駆動回路について、
図５を参照して説明する。尚、図６にその光ＳＩサイリ
スタ装置のステム底面図が示されている。図５に於い
て、１はフォトカプラ、２，３は単安定マルチバイブレ
ータ、４，５はスイッチング用のｎチャネルパワーＭＯ
Ｓ−ＦＥＴ（以下、ｎＭＯＳ−ＦＥＴと称する。）、
６，７は発光ダイオード（以下、ＬＥＤと称する。）、
８は光ＳＩサイリスタ素子である。ｃ，ｄとｅ，ｆはそ
れぞれＬＥＤ６，７のアノード，カソードが接続される
端子、Ａ，Ｋは光ＳＩサイリスタ素子のアノード，カソ
ード端子、Ｄは負のバイアス電源が接続される端子であ
る。これらの端子は、図６のステム９の端子ピンに対応
している。
リガ素子と光クエンチ素子から構成され、その光静電誘
導サイリスタの制御用発光素子として発光ダイオードが
用いられている。従来の光静電誘導サイリスタ（以下、
光ＳＩサイリスタと称する。）の光駆動回路について、
図５を参照して説明する。尚、図６にその光ＳＩサイリ
スタ装置のステム底面図が示されている。図５に於い
て、１はフォトカプラ、２，３は単安定マルチバイブレ
ータ、４，５はスイッチング用のｎチャネルパワーＭＯ
Ｓ−ＦＥＴ（以下、ｎＭＯＳ−ＦＥＴと称する。）、
６，７は発光ダイオード（以下、ＬＥＤと称する。）、
８は光ＳＩサイリスタ素子である。ｃ，ｄとｅ，ｆはそ
れぞれＬＥＤ６，７のアノード，カソードが接続される
端子、Ａ，Ｋは光ＳＩサイリスタ素子のアノード，カソ
ード端子、Ｄは負のバイアス電源が接続される端子であ
る。これらの端子は、図６のステム９の端子ピンに対応
している。
【０００３】フォトカプラ１の出力端子は、単安定マル
チバイブレータ２，３の入力端子Ａ，Ｂにそれぞれ接続
され、それぞれの出力端子ＱがｎＭＯＳ−ＦＥＴ４，５
のゲートに接続され、それぞれのドレインは接地されて
いる。単安定マルチバイブレータ２，３には、抵抗Ｒ1
とコンデンサＣ1 及び抵抗Ｒ2 とコンデンサＣ2 がそれ
ぞれ接続され、出力のパルス幅を設定している。正電圧
電源（＋Ｖ）と端子ｃ間には、電流制限抵抗Ｒ2 が接続
され、ｎＭＯＳ−ＦＥＴ４のドレインが端子ｄに接続さ
れ、端子ｃ，ｄ間にＬＥＤ６のアノード，カソードがそ
れぞれ接続されている。同様に正電圧電源（＋Ｖ）と端
子ｅ間には、電流制限抵抗Ｒ3 が接続され、ｎＭＯＳ−
ＦＥＴ５のドレインが端子ｆに接続され、端子ｅ，ｆ間
にＬＥＤ７のアノード，カソードがそれぞれ接続されて
いる。
チバイブレータ２，３の入力端子Ａ，Ｂにそれぞれ接続
され、それぞれの出力端子ＱがｎＭＯＳ−ＦＥＴ４，５
のゲートに接続され、それぞれのドレインは接地されて
いる。単安定マルチバイブレータ２，３には、抵抗Ｒ1
とコンデンサＣ1 及び抵抗Ｒ2 とコンデンサＣ2 がそれ
ぞれ接続され、出力のパルス幅を設定している。正電圧
電源（＋Ｖ）と端子ｃ間には、電流制限抵抗Ｒ2 が接続
され、ｎＭＯＳ−ＦＥＴ４のドレインが端子ｄに接続さ
れ、端子ｃ，ｄ間にＬＥＤ６のアノード，カソードがそ
れぞれ接続されている。同様に正電圧電源（＋Ｖ）と端
子ｅ間には、電流制限抵抗Ｒ3 が接続され、ｎＭＯＳ−
ＦＥＴ５のドレインが端子ｆに接続され、端子ｅ，ｆ間
にＬＥＤ７のアノード，カソードがそれぞれ接続されて
いる。
【０００４】次に、図５の光駆動回路の動作について図
７のタイミング・チャートに基づいて説明する。図７
（ａ）は、フォトカプラ１の出力波形を示し、図７
（ｂ），（ｃ）は、それぞれ単安定マルチバイブレータ
２，３の出力波形を示している。フォトカプラ１の出力
信号Ｓ５は、単安定マルチバイブレータ２，３の入力端
子Ａ，Ｂに入力され、それぞれの出力端子Ｑからは、入
力信号Ｓ５の立ち上がり時にパルスＳ６が出力され、入
力信号Ｓ５の立ち下がり時にパルスＳ７がそれぞれ出力
される。Ｓ６のパルス幅は、抵抗Ｒ1 の抵抗値とコンデ
ンサＣ1 の容量値の積で設定され、Ｓ７のパルス幅は抵
抗Ｒ2 の抵抗値とコンデンサＣ2 の容量値の積で設定さ
れる。
７のタイミング・チャートに基づいて説明する。図７
（ａ）は、フォトカプラ１の出力波形を示し、図７
（ｂ），（ｃ）は、それぞれ単安定マルチバイブレータ
２，３の出力波形を示している。フォトカプラ１の出力
信号Ｓ５は、単安定マルチバイブレータ２，３の入力端
子Ａ，Ｂに入力され、それぞれの出力端子Ｑからは、入
力信号Ｓ５の立ち上がり時にパルスＳ６が出力され、入
力信号Ｓ５の立ち下がり時にパルスＳ７がそれぞれ出力
される。Ｓ６のパルス幅は、抵抗Ｒ1 の抵抗値とコンデ
ンサＣ1 の容量値の積で設定され、Ｓ７のパルス幅は抵
抗Ｒ2 の抵抗値とコンデンサＣ2 の容量値の積で設定さ
れる。
【０００５】パルスＳ６がｎＭＯＳ─ＦＥＴ４のゲート
に印加され、ｎＭＯＳ─ＦＥＴ４は導通状態となり、電
流が電流制限抵抗Ｒ2 を介してＬＥＤ６に流れ込む。Ｌ
ＥＤ６はそのパルス幅に対応した時間だけ発光し、光ト
リガ素子に照射され、光ＳＩサイリスタ素子８はターン
・オンする。パルスＳ７がｎＭＯＳ─ＦＥＴ５のゲート
に印加され、ｎＭＯＳ─ＦＥＴ５は導通状態となり、電
流が電流制限抵抗Ｒ3を介してＬＥＤ７に流れ込み、Ｌ
ＥＤ７がそのパルス幅に対応した時間だけ発光し、光ク
エンチ素子に照射され、光ＳＩサイリスタ素子がターン
・オフする。
に印加され、ｎＭＯＳ─ＦＥＴ４は導通状態となり、電
流が電流制限抵抗Ｒ2 を介してＬＥＤ６に流れ込む。Ｌ
ＥＤ６はそのパルス幅に対応した時間だけ発光し、光ト
リガ素子に照射され、光ＳＩサイリスタ素子８はターン
・オンする。パルスＳ７がｎＭＯＳ─ＦＥＴ５のゲート
に印加され、ｎＭＯＳ─ＦＥＴ５は導通状態となり、電
流が電流制限抵抗Ｒ3を介してＬＥＤ７に流れ込み、Ｌ
ＥＤ７がそのパルス幅に対応した時間だけ発光し、光ク
エンチ素子に照射され、光ＳＩサイリスタ素子がターン
・オフする。
【０００６】
【発明が解決しようとする課題】従来の光ＳＩサイリス
タの光駆動回路は、光トリガ用のＬＥＤ６と光クエンチ
用のＬＥＤ７の駆動回路が並列に設けられており、光Ｓ
Ｉサイリスタ装置のステム９に設けられた端子ピンは、
光ＳＩサイリスタ素子のアノード，カソードの接続され
た端子ピン等を含め、７本の端子ピンがある。これらの
端子ピンにそれぞれ配線を施そうとすると、少なくとも
６本の配線を必要とする。仮に、ＭＯＳ−ＦＥＴ４，５
のソース側にＬＥＤ６，７を接続したとしても一本の配
線が減るのみである。
タの光駆動回路は、光トリガ用のＬＥＤ６と光クエンチ
用のＬＥＤ７の駆動回路が並列に設けられており、光Ｓ
Ｉサイリスタ装置のステム９に設けられた端子ピンは、
光ＳＩサイリスタ素子のアノード，カソードの接続され
た端子ピン等を含め、７本の端子ピンがある。これらの
端子ピンにそれぞれ配線を施そうとすると、少なくとも
６本の配線を必要とする。仮に、ＭＯＳ−ＦＥＴ４，５
のソース側にＬＥＤ６，７を接続したとしても一本の配
線が減るのみである。
【０００７】又、このように多くの端子ピンが設けられ
た光ＳＩサイリスタ装置では、これらの端子ピンをソケ
ット、或いは、プリント基板の穴に挿入する際に、ＬＥ
Ｄの端子ピンの曲がりや折れがないかを確認した上で、
多くの端子ピンを一度に装着しなければならない。無
論、端子ピンに曲がり等が生じている場合は、治具で強
制してから実装作業を行わねばならなく、実装工数が多
く掛かり、実装作業が煩雑なものとなる欠点がある。更
に、ＬＥＤの端子ピンを半田付けして実装しようとする
と、その端子ピン間は狭くなっており、半田付け作業に
手間が掛かり、実装コストを上昇させる欠点がある。
た光ＳＩサイリスタ装置では、これらの端子ピンをソケ
ット、或いは、プリント基板の穴に挿入する際に、ＬＥ
Ｄの端子ピンの曲がりや折れがないかを確認した上で、
多くの端子ピンを一度に装着しなければならない。無
論、端子ピンに曲がり等が生じている場合は、治具で強
制してから実装作業を行わねばならなく、実装工数が多
く掛かり、実装作業が煩雑なものとなる欠点がある。更
に、ＬＥＤの端子ピンを半田付けして実装しようとする
と、その端子ピン間は狭くなっており、半田付け作業に
手間が掛かり、実装コストを上昇させる欠点がある。
【０００８】本発明は、上述の如き問題点に鑑みなされ
たもので、光ＳＩサイリスタ装置の実装作業が簡略化す
ることができ、実装コストを低減できる光静電誘導サイ
リスタの光駆動回路を提供するものである。
たもので、光ＳＩサイリスタ装置の実装作業が簡略化す
ることができ、実装コストを低減できる光静電誘導サイ
リスタの光駆動回路を提供するものである。
【０００９】
【課題を解決するための手段】本発明に係る光ＳＩサイ
リスタの光駆動回路は、該光ＳＩサイリスタをターン・
オンさせるトリガ光を発光する第１の発光素子と、該光
ＳＩサイリスタをターン・オフさせるクエンチ光を発光
する第２の発光素子と、第１と第２の電圧電源との間に
相補接続された第１と第２のスイッチング素子とを備
え、第１と第２のスイッチング素子の共通出力段と、第
１と第２の電圧電源との中間電位点との間に、第１と第
２のスイッチング素子の動作に対応して第１と第２の発
光素子が順方向バイアスされるように接続されているも
のである。
リスタの光駆動回路は、該光ＳＩサイリスタをターン・
オンさせるトリガ光を発光する第１の発光素子と、該光
ＳＩサイリスタをターン・オフさせるクエンチ光を発光
する第２の発光素子と、第１と第２の電圧電源との間に
相補接続された第１と第２のスイッチング素子とを備
え、第１と第２のスイッチング素子の共通出力段と、第
１と第２の電圧電源との中間電位点との間に、第１と第
２のスイッチング素子の動作に対応して第１と第２の発
光素子が順方向バイアスされるように接続されているも
のである。
【００１０】
【作用】本発明に係る光ＳＩサイリスタの光駆動回路
は、単安定マルチバイブレータからそれぞれ光ＳＩサイ
リスタをターン・オン、ターン・オフする為のパルスが
スイッチグ素子に印加され、相補接続されたスイチッン
グ素子の共通出力段に、トリガ光、クエンチ光を発生す
るＬＥＤを接続することによって、光ＳＩサイリスタ装
置に設けられた端子ピンと、その配線数を低減して、実
装工数の低減と実装作業の煩雑さを解消するものであ
る。
は、単安定マルチバイブレータからそれぞれ光ＳＩサイ
リスタをターン・オン、ターン・オフする為のパルスが
スイッチグ素子に印加され、相補接続されたスイチッン
グ素子の共通出力段に、トリガ光、クエンチ光を発生す
るＬＥＤを接続することによって、光ＳＩサイリスタ装
置に設けられた端子ピンと、その配線数を低減して、実
装工数の低減と実装作業の煩雑さを解消するものであ
る。
【００１１】
【実施例】以下、本発明の実施例について図１乃至図４
を参照して説明する。図１は、本発明に係る光ＳＩサイ
リスタの光駆動回路の一実施例を示す回路図である。図
に於いて、１はフォトカプラ、２，３は単安定マルチバ
イブレータ、６，７はＬＥＤ、８は光ＳＩサイリスタ素
子、１０はｎＭＯＳ−ＦＥＴ、１１はｐＭＯＳ−ＦＥＴ
である。単安定マルチバイブレータ２の非反転出力端子
Ｑは、ｎＭＯＳ−ＦＥＴのゲートに接続され、単安定マ
ルチバイブレータ２の反転出力端子Ｑ INV は、ｐＭＯＳ
−ＦＥＴ１１のゲートに接続され、ｎＭＯＳ−ＦＥＴ１
０とｐＭＯＳ−ＦＥＴ１１のソースは共通接続されてい
る。ｎＭＯＳ−ＦＥＴ１０のドレインは抵抗Ｒ4 を介し
て正の電圧電源（＋Ｖ）に接続され、ｐＭＯＳ−ＦＥＴ
１１のドレインは抵抗Ｒ5 を介して負の電圧電源（−
Ｖ）に接続されている。ｎＭＯＳ−ＦＥＴ１０とｐＭＯ
Ｓ−ＦＥＴ１１の共通接続されたソースは、抵抗Ｒ 6 を
介して光ＳＩサイリスタ装置の端子ａに接続されてい
る。ＬＥＤ６のアノードとＬＥＤ７のカソードは端子ａ
に接続され、ＬＥＤ６のカソードとＬＥＤ７のアノード
は端子ｂに接続され、端子ｂは接地されている。
を参照して説明する。図１は、本発明に係る光ＳＩサイ
リスタの光駆動回路の一実施例を示す回路図である。図
に於いて、１はフォトカプラ、２，３は単安定マルチバ
イブレータ、６，７はＬＥＤ、８は光ＳＩサイリスタ素
子、１０はｎＭＯＳ−ＦＥＴ、１１はｐＭＯＳ−ＦＥＴ
である。単安定マルチバイブレータ２の非反転出力端子
Ｑは、ｎＭＯＳ−ＦＥＴのゲートに接続され、単安定マ
ルチバイブレータ２の反転出力端子Ｑ INV は、ｐＭＯＳ
−ＦＥＴ１１のゲートに接続され、ｎＭＯＳ−ＦＥＴ１
０とｐＭＯＳ−ＦＥＴ１１のソースは共通接続されてい
る。ｎＭＯＳ−ＦＥＴ１０のドレインは抵抗Ｒ4 を介し
て正の電圧電源（＋Ｖ）に接続され、ｐＭＯＳ−ＦＥＴ
１１のドレインは抵抗Ｒ5 を介して負の電圧電源（−
Ｖ）に接続されている。ｎＭＯＳ−ＦＥＴ１０とｐＭＯ
Ｓ−ＦＥＴ１１の共通接続されたソースは、抵抗Ｒ 6 を
介して光ＳＩサイリスタ装置の端子ａに接続されてい
る。ＬＥＤ６のアノードとＬＥＤ７のカソードは端子ａ
に接続され、ＬＥＤ６のカソードとＬＥＤ７のアノード
は端子ｂに接続され、端子ｂは接地されている。
【００１２】図２は、本発明に係る光ＳＩサイリスタの
光駆動回路に用いられる光ＳＩサイリスタ装置のステム
底面図である。ステム９には、ＬＥＤ６，７のアノー
ド，カソードが接続されている端子ピンａ1 ，ａ2 、ｂ
1 ，ｂ2 と、光ＳＩサイリスタ素子のアノード，カソー
ド等が接続された端子ピンＡ，Ｋ，Ｄが設けられてお
り、端子ピンａ1 ，ｂ1 、ａ2 ，ｂ 2 はジャンパー線等
によって接続されてる。因に、図１では、ジャンパー線
で接続された端子ピンａ1 ，ｂ1 とａ2 ，ｂ2 をそれぞ
れを端子ａ，ｂと表している。
光駆動回路に用いられる光ＳＩサイリスタ装置のステム
底面図である。ステム９には、ＬＥＤ６，７のアノー
ド，カソードが接続されている端子ピンａ1 ，ａ2 、ｂ
1 ，ｂ2 と、光ＳＩサイリスタ素子のアノード，カソー
ド等が接続された端子ピンＡ，Ｋ，Ｄが設けられてお
り、端子ピンａ1 ，ｂ1 、ａ2 ，ｂ 2 はジャンパー線等
によって接続されてる。因に、図１では、ジャンパー線
で接続された端子ピンａ1 ，ｂ1 とａ2 ，ｂ2 をそれぞ
れを端子ａ，ｂと表している。
【００１３】次に、図１の動作を図３のタイミング・チ
ャートに基づいて説明する。図３（ａ）は、フォトカプ
ラ１の出力パルスＳ１の波形を示しており、この出力パ
ルスＳ１は、単安定マルチバイブレータ２，３の入力端
子Ａ，Ｂにそれぞれ入力される。図３（ｂ）に示すよう
に、単安定マルチバイブレータ２の非反転出力端子Ｑか
らは、パルスＳ１の立ち上がり時に同期してパルスＳ２
が出力される。そのパルス幅は、抵抗Ｒ1 とコンデンサ
Ｃ1 の抵抗値と容量値の積によって設定される。又、図
３（ｃ）に示すように、単安定マルチバイブレータ３の
反転出力端子ＱINV からは、パルスＳ１の立ち下がり時
に同期してパルスＳ３が出力される。そのパルス幅は、
抵抗Ｒ2 とコンデンサＣ2 の抵抗値と容量値の積によっ
て設定される。
ャートに基づいて説明する。図３（ａ）は、フォトカプ
ラ１の出力パルスＳ１の波形を示しており、この出力パ
ルスＳ１は、単安定マルチバイブレータ２，３の入力端
子Ａ，Ｂにそれぞれ入力される。図３（ｂ）に示すよう
に、単安定マルチバイブレータ２の非反転出力端子Ｑか
らは、パルスＳ１の立ち上がり時に同期してパルスＳ２
が出力される。そのパルス幅は、抵抗Ｒ1 とコンデンサ
Ｃ1 の抵抗値と容量値の積によって設定される。又、図
３（ｃ）に示すように、単安定マルチバイブレータ３の
反転出力端子ＱINV からは、パルスＳ１の立ち下がり時
に同期してパルスＳ３が出力される。そのパルス幅は、
抵抗Ｒ2 とコンデンサＣ2 の抵抗値と容量値の積によっ
て設定される。
【００１４】パルスＳ２がｎＭＯＳ−ＦＥＴ１０のゲー
トに印加されると、ｎＭＯＳ−ＦＥＴ１０はオン状態と
なり、電流ｉ1 が抵抗Ｒ6 を介してＬＥＤ６に流れ込
み、ＬＥＤ６はトリガー光を発生して、光ＳＩサイリス
タ素子に照射され、光ＳＩサイリスタ素子がターン・オ
ンする。又、パルスＳ３がｐＭＯＳ−ＦＥＴ１１のゲー
トに印加されると、ｐＭＯＳ−ＦＥＴ１１はオン状態と
なり、ＬＥＤ７、抵抗Ｒ 6 を介してｐＭＯＳ−ＦＥＴ１
１に電流ｉ2 が流れ込む。ＬＥＤ７は、クエンチ光を発
生させ、光ＳＩサイリスタに照射され、光ＳＩサイリス
タ素子はターン・オフする。
トに印加されると、ｎＭＯＳ−ＦＥＴ１０はオン状態と
なり、電流ｉ1 が抵抗Ｒ6 を介してＬＥＤ６に流れ込
み、ＬＥＤ６はトリガー光を発生して、光ＳＩサイリス
タ素子に照射され、光ＳＩサイリスタ素子がターン・オ
ンする。又、パルスＳ３がｐＭＯＳ−ＦＥＴ１１のゲー
トに印加されると、ｐＭＯＳ−ＦＥＴ１１はオン状態と
なり、ＬＥＤ７、抵抗Ｒ 6 を介してｐＭＯＳ−ＦＥＴ１
１に電流ｉ2 が流れ込む。ＬＥＤ７は、クエンチ光を発
生させ、光ＳＩサイリスタに照射され、光ＳＩサイリス
タ素子はターン・オフする。
【００１５】図４は、本発明に係る光ＳＩサイリスタの
光駆動回路の他の実施例を示す回路図である。図４に於
いては、単安定マルチバイブレータ２の反転出力端子Ｑ
INV は、コンデンサＣ3 を介してｐＭＯＳ−ＦＥＴ１２
のゲートに接続され、単安定マルチバイブレータ３の非
反転出力端子Ｑは、コンデンサＣ4 を介してｎＭＯＳ−
ＦＥＴ１３のゲートに接続されている。ｐＭＯＳ−ＦＥ
Ｔ１２とｎＭＯＳ−ＦＥＴ１３のそれぞれのドレインに
は、電流制限抵抗Ｒ8 ，Ｒ10が接続され、それぞれの他
端が共通接続されて光ＳＩサイリスタ装置の端子ピンａ
に接続されている。ｐＭＯＳ−ＦＥＴ１２のソース・ゲ
ート間には抵抗Ｒ7 が接続され、ｎＭＯＳ−ＦＥＴ１３
ゲート・ソース間には抵抗Ｒ9 が接続されている。光Ｓ
Ｉサイリスタ装置の端子ピンｂは接地されている。ｐＭ
ＯＳ−ＦＥＴ１２のドレインは、正の電圧電源（＋Ｖ）
に接続され、ｎＭＯＳ−ＦＥＴ１３のドレインは、負の
電圧電源（−Ｖ）に接続される。
光駆動回路の他の実施例を示す回路図である。図４に於
いては、単安定マルチバイブレータ２の反転出力端子Ｑ
INV は、コンデンサＣ3 を介してｐＭＯＳ−ＦＥＴ１２
のゲートに接続され、単安定マルチバイブレータ３の非
反転出力端子Ｑは、コンデンサＣ4 を介してｎＭＯＳ−
ＦＥＴ１３のゲートに接続されている。ｐＭＯＳ−ＦＥ
Ｔ１２とｎＭＯＳ−ＦＥＴ１３のそれぞれのドレインに
は、電流制限抵抗Ｒ8 ，Ｒ10が接続され、それぞれの他
端が共通接続されて光ＳＩサイリスタ装置の端子ピンａ
に接続されている。ｐＭＯＳ−ＦＥＴ１２のソース・ゲ
ート間には抵抗Ｒ7 が接続され、ｎＭＯＳ−ＦＥＴ１３
ゲート・ソース間には抵抗Ｒ9 が接続されている。光Ｓ
Ｉサイリスタ装置の端子ピンｂは接地されている。ｐＭ
ＯＳ−ＦＥＴ１２のドレインは、正の電圧電源（＋Ｖ）
に接続され、ｎＭＯＳ−ＦＥＴ１３のドレインは、負の
電圧電源（−Ｖ）に接続される。
【００１６】光ＳＩサイリスタ装置のステム９には、Ｌ
ＥＤ６，７の端子ピンａ1 ，ａ2 、ｂ1 ，ｂ2 が設けら
れており、ＬＥＤ６，７の端子ピンａ1 ，ｂ1 がプリン
ト配線等による内部配線によって接続されて端子ピンａ
に接続されており、且つ、ＬＥＤ６，７の端子ピン
ａ2 ，ｂ2 が同様に内部配線によって接続されて端子ピ
ンｂに接続されている。他に光ＳＩサイリスタ素子のア
ノード端子Ａ、カソード端子Ｋ、負のバイアス電圧源が
接続される端子Ｄが設けられている。この場合は、端子
ピンａ，ｂがプリント基板、或いは、ソケットに接続さ
れる。
ＥＤ６，７の端子ピンａ1 ，ａ2 、ｂ1 ，ｂ2 が設けら
れており、ＬＥＤ６，７の端子ピンａ1 ，ｂ1 がプリン
ト配線等による内部配線によって接続されて端子ピンａ
に接続されており、且つ、ＬＥＤ６，７の端子ピン
ａ2 ，ｂ2 が同様に内部配線によって接続されて端子ピ
ンｂに接続されている。他に光ＳＩサイリスタ素子のア
ノード端子Ａ、カソード端子Ｋ、負のバイアス電圧源が
接続される端子Ｄが設けられている。この場合は、端子
ピンａ，ｂがプリント基板、或いは、ソケットに接続さ
れる。
【００１７】図４の実施例では、ｐＭＯＳ−ＦＥＴ１２
に負のパルスが印加されて、ｐＭＯＳ−ＦＥＴ１２は導
通状態となり、抵抗Ｒ8 と端子ａを介して電流ｉ1 がＬ
ＥＤ６に供給され、トリガ光を発生して、光ＳＩサイリ
スタに照射され、光ＳＩサイリスタがターン・オンす
る。又、ｎＭＯＳ−ＦＥＴ１３の正のパルスが印加され
て、ｎＭＯＳ−ＦＥＴ１３は導通状態となり、ＬＥＤ７
から抵抗Ｒ10を介して電流ｉ2 が引き込み、トリガ光を
発生して、光ＳＩサイリスタ素子に照射され、光ＳＩサ
イリスタ素子がターン・オンする。
に負のパルスが印加されて、ｐＭＯＳ−ＦＥＴ１２は導
通状態となり、抵抗Ｒ8 と端子ａを介して電流ｉ1 がＬ
ＥＤ６に供給され、トリガ光を発生して、光ＳＩサイリ
スタに照射され、光ＳＩサイリスタがターン・オンす
る。又、ｎＭＯＳ−ＦＥＴ１３の正のパルスが印加され
て、ｎＭＯＳ−ＦＥＴ１３は導通状態となり、ＬＥＤ７
から抵抗Ｒ10を介して電流ｉ2 が引き込み、トリガ光を
発生して、光ＳＩサイリスタ素子に照射され、光ＳＩサ
イリスタ素子がターン・オンする。
【００１８】図１及び図４の光ＳＩサイリスタの光駆動
回路は、正と負の電圧電源間にＭＯＳ−ＦＥＴによるス
イッチング素子が相補接続されているが、相補接続され
たスイッチング素子を正の電圧電源（＋Ｖ）と接地間に
設け、スイッチング素子の共通出力段と中点電位（＋Ｖ
／２）を有する電圧電源間に光トリガ用と光クエンチ用
のＬＥＤを設けてもよいことは明らかである。
回路は、正と負の電圧電源間にＭＯＳ−ＦＥＴによるス
イッチング素子が相補接続されているが、相補接続され
たスイッチング素子を正の電圧電源（＋Ｖ）と接地間に
設け、スイッチング素子の共通出力段と中点電位（＋Ｖ
／２）を有する電圧電源間に光トリガ用と光クエンチ用
のＬＥＤを設けてもよいことは明らかである。
【００１９】
【発明の効果】本発明に係る光ＳＩサイリスタの光駆動
回路は、第１と第２の電源電圧間に相補接続されたＭＯ
Ｓ−ＦＥＴ等のスイッチング素子が接続され、その共通
出力段と、第１と第２の電圧電源の中間電位点との間
に、スイッチング素子の動作に対応して光トリガ用のＬ
ＥＤと光クエンチ用のＬＥＤが動作するように接続され
ており、相補接続されたスイッチング素子の共通出力段
とＬＥＤとを一本の配線で接続することにより、光ＳＩ
サイリスタをターン・オンさせるトリガ光と、ターン・
オフさせるクエンチ光を発光させることができるので、
端子ピン数を低減できると共に、配線数も低減できる利
点がある。又、ＬＥＤの端子ピンを内部配線によって接
続すれば、端子ピンの折れや曲げを確認する実装工数を
低減することができる利点がある。更に、光ＳＩサイリ
スタ装置の端子ピン数が低減させるので、実装工数が低
減できると共に、実装作業の煩雑さが解消され、実装コ
ストをも低減することができる効果を奏するものであ
る。
回路は、第１と第２の電源電圧間に相補接続されたＭＯ
Ｓ−ＦＥＴ等のスイッチング素子が接続され、その共通
出力段と、第１と第２の電圧電源の中間電位点との間
に、スイッチング素子の動作に対応して光トリガ用のＬ
ＥＤと光クエンチ用のＬＥＤが動作するように接続され
ており、相補接続されたスイッチング素子の共通出力段
とＬＥＤとを一本の配線で接続することにより、光ＳＩ
サイリスタをターン・オンさせるトリガ光と、ターン・
オフさせるクエンチ光を発光させることができるので、
端子ピン数を低減できると共に、配線数も低減できる利
点がある。又、ＬＥＤの端子ピンを内部配線によって接
続すれば、端子ピンの折れや曲げを確認する実装工数を
低減することができる利点がある。更に、光ＳＩサイリ
スタ装置の端子ピン数が低減させるので、実装工数が低
減できると共に、実装作業の煩雑さが解消され、実装コ
ストをも低減することができる効果を奏するものであ
る。
【図１】本発明に係る光ＳＩサイリスタの光駆動回路で
あり、その一実施例を示す回路図である。
あり、その一実施例を示す回路図である。
【図２】図１の光ＳＩサイリスタ装置のステムを示す底
面図である。
面図である。
【図３】図１の実施例の動作を説明する為のタイミング
チャートである。
チャートである。
【図４】本発明に係る光ＳＩサイリスタの光駆動回路で
あり、その他の実施例を示す回路図である。
あり、その他の実施例を示す回路図である。
【図５】従来の光ＳＩサイリスタの光駆動回路を示す回
路図である。
路図である。
【図６】光ＳＩサイリスタ装置のステムを示す底面図で
ある。
ある。
【図７】図５の動作を説明する為のタイミングチャート
である。
である。
１ フォトカプラ ２，３ 単安定マルチバイブレータ ６，７ 発光ダイオード ８ 光静電誘導サイリスタ素子 ９ ステム １０，１３ ｎチャネルパワーＭＯＳ−ＦＥＴ １１，１２ ｐチャネルパワーＭＯＳ−ＦＥＴ
Claims (1)
- 【請求項１】 光静電誘導サイリスタの光駆動回路に於
いて、該光静電誘導サイリスタをターン・オンさせるト
リガ光を発光する第１の発光素子と、該光静電誘導サイ
リスタをターン・オフさせるクエンチ光を発光する第２
の発光素子と、第１の電圧電源と第２の電圧電源との間
に相補接続された第１と第２のスイッチング素子とを備
え、第１と第２のスイッチング素子の共通出力段と、第
１と第２の電圧電源の中間電位点との間に、第１と第２
のスイッチング素子の作動に対応する第１と第２の発光
素子が順方向バイアスされるように接続されていること
を特徴とする光静電誘導サイリスタの光駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16606492A JPH0613874A (ja) | 1992-06-24 | 1992-06-24 | 光静電誘導サイリスタの光駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16606492A JPH0613874A (ja) | 1992-06-24 | 1992-06-24 | 光静電誘導サイリスタの光駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613874A true JPH0613874A (ja) | 1994-01-21 |
Family
ID=15824310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16606492A Withdrawn JPH0613874A (ja) | 1992-06-24 | 1992-06-24 | 光静電誘導サイリスタの光駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613874A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102766434A (zh) * | 2012-06-21 | 2012-11-07 | 陈兴举 | 用于车载尾气气体传感器的低渗透性可压缩密封材料 |
-
1992
- 1992-06-24 JP JP16606492A patent/JPH0613874A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102766434A (zh) * | 2012-06-21 | 2012-11-07 | 陈兴举 | 用于车载尾气气体传感器的低渗透性可压缩密封材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459478A (en) | Aircraft cockpit switch circuitry | |
| US6380793B1 (en) | Very high voltage switch | |
| KR101415621B1 (ko) | Ｌｅｄ 제어 회로 및 ｌｅｄ 제어 회로를 위한 방법 | |
| US7915870B2 (en) | Method of forming a current sense circuit and structure therefor | |
| US7071905B1 (en) | Active matrix display with light emitting diodes | |
| US11456737B2 (en) | Self-driven gate-driving circuit | |
| US10461809B2 (en) | Controlling power to a load with signals along a power line | |
| US6232724B1 (en) | Light emitting diode array | |
| KR101190213B1 (ko) | 인버터 회로 | |
| KR970016890A (ko) | 초퍼형 스위칭 전원 회로 및 전원 장치 | |
| JP4933773B2 (ja) | 高速発光ｌｅｄの点灯回路およびそれを用いる距離画像センサ | |
| JPH0613874A (ja) | 光静電誘導サイリスタの光駆動回路 | |
| US5134323A (en) | Three terminal noninverting transistor switch | |
| US5243456A (en) | Semiconductor device | |
| KR20010080322A (ko) | 자기 주사형 발광 장치 | |
| JPH0356023A (ja) | 直流電圧監視回路を備えた電流供給装置 | |
| US5442260A (en) | Light-emitting element drive circuit | |
| JP6798218B2 (ja) | 出力段バッファ回路 | |
| JPH0954565A (ja) | 負荷駆動装置 | |
| JP3656911B2 (ja) | 電源回路 | |
| JPH09127912A (ja) | 容量性負荷を駆動する直流ブーストコンバータ | |
| US20090073625A1 (en) | Power integrated circuit with high insensitivity to parasitic inductances of wires for connection to a package and package for said integrated circuit | |
| JP2516236B2 (ja) | 駆動回路 | |
| JP2611470B2 (ja) | 電流供給回路 | |
| CN216905398U (zh) | 一种led灯检测电路及led灯驱动系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |