JPH0613823A - 自動利得制御時間ドメイン等化回路を備えた高周波受信機 - Google Patents
自動利得制御時間ドメイン等化回路を備えた高周波受信機Info
- Publication number
- JPH0613823A JPH0613823A JP5044158A JP4415893A JPH0613823A JP H0613823 A JPH0613823 A JP H0613823A JP 5044158 A JP5044158 A JP 5044158A JP 4415893 A JP4415893 A JP 4415893A JP H0613823 A JPH0613823 A JP H0613823A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- time domain
- automatic gain
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/08—Amplitude regulation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3809—Amplitude regulation arrangements
Abstract
(57)【要約】
【目的】 本発明は、回路が簡単にされ、エラ−の可能
性を減少した高周波受信機の自動利得制御方法および回
路を得ることを目的とする。 【構成】 可変利得増幅器52と、この可変利得増幅器52
の出力に接続され、自動利得制御信号出力部68と、等化
した信号の出力部66を備えている時間ドメイン等化手段
62と、自動利得制御信号出力部68と可変利得増幅器52の
制御信号入力部との間に接続されたフィ−ドバック手段
とを具備することを特徴とする。時間ドメイン等化手段
62ではアナログデジタル変換された信号を論理的に結合
して積分し、高周波受信機の時間ドメイン等化器部分の
利得を制御するため時間ドメイン等化器の入力で合計器
に帰還して時間ドメイン等化し、増幅段階を利得制御す
るために使用する信号をさらにフィルタし、しきい値検
出してフィードバックする。
性を減少した高周波受信機の自動利得制御方法および回
路を得ることを目的とする。 【構成】 可変利得増幅器52と、この可変利得増幅器52
の出力に接続され、自動利得制御信号出力部68と、等化
した信号の出力部66を備えている時間ドメイン等化手段
62と、自動利得制御信号出力部68と可変利得増幅器52の
制御信号入力部との間に接続されたフィ−ドバック手段
とを具備することを特徴とする。時間ドメイン等化手段
62ではアナログデジタル変換された信号を論理的に結合
して積分し、高周波受信機の時間ドメイン等化器部分の
利得を制御するため時間ドメイン等化器の入力で合計器
に帰還して時間ドメイン等化し、増幅段階を利得制御す
るために使用する信号をさらにフィルタし、しきい値検
出してフィードバックする。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に電子装置、特
に自動利得制御回路に関する。より厳密には本発明は時
間ドメイン等化手段を備えた直交振幅変調高周波受信機
において使用される自動利得制御回路に関する。
に自動利得制御回路に関する。より厳密には本発明は時
間ドメイン等化手段を備えた直交振幅変調高周波受信機
において使用される自動利得制御回路に関する。
【０００２】
【従来の技術】時間ドメイン等化器は直交振幅変調（Ｑ
ＡＭ）無線のような高周波受信機内で使用され、この種
の自動利得制御回路は典型的に時間ドメイン等化装置内
に備えられる。一方、従来技術の全体的な回路の自動利
得制御方法は信号を検出し、信号をダウンコンバ−タに
供給して最終的には時間ドメイン等化器に供給しこの信
号を帯域通過フィルタに通し、検出し、線形化し、低域
フィルタに通し、しきい値検出し、線形化し、結果的な
信号を制御電圧として可変利得増幅器に供給する。帯域
通過フィルタ、検出器、検出線形化器は時間ドメイン等
化信号振幅の安定と典型的に使用される可変利得増幅器
の全体的な利得制御の両者のため時間ドメイン等化器に
すでに存在する信号を使用することにより削減されるこ
とができる。この自動利得制御信号は各直交位相信号に
使用される自動利得制御回路の１つからであるか又は同
位相および直交位相信号から得られる結合信号である。
いずれにしても、回路全体はかなり単純化され、さらに
Ａ／Ｄコンバ−タに現れるほぼ一定の振幅信号はエラ−
の可能性を減少し、回路全体はすぐにＲＦ／ベ−スバン
ド帯域幅の変化に適応する。
ＡＭ）無線のような高周波受信機内で使用され、この種
の自動利得制御回路は典型的に時間ドメイン等化装置内
に備えられる。一方、従来技術の全体的な回路の自動利
得制御方法は信号を検出し、信号をダウンコンバ−タに
供給して最終的には時間ドメイン等化器に供給しこの信
号を帯域通過フィルタに通し、検出し、線形化し、低域
フィルタに通し、しきい値検出し、線形化し、結果的な
信号を制御電圧として可変利得増幅器に供給する。帯域
通過フィルタ、検出器、検出線形化器は時間ドメイン等
化信号振幅の安定と典型的に使用される可変利得増幅器
の全体的な利得制御の両者のため時間ドメイン等化器に
すでに存在する信号を使用することにより削減されるこ
とができる。この自動利得制御信号は各直交位相信号に
使用される自動利得制御回路の１つからであるか又は同
位相および直交位相信号から得られる結合信号である。
いずれにしても、回路全体はかなり単純化され、さらに
Ａ／Ｄコンバ−タに現れるほぼ一定の振幅信号はエラ−
の可能性を減少し、回路全体はすぐにＲＦ／ベ−スバン
ド帯域幅の変化に適応する。
【０００３】
【発明が解決しようとする課題】それ故本発明の目的
は、改良された自動利得制御回路を提供することであ
る。
は、改良された自動利得制御回路を提供することであ
る。
【０００４】
【課題を解決するための手段】本発明は、高周波受信機
の自動利得制御方法において、可変振幅の第１の信号を
提供するため入力信号を利得制御可能に増幅し、アナロ
グの第２の信号を提供するため前記第１の信号をフィル
タ処理し、アナログデジタル変換し、自動利得制御の第
３の信号を提供するために論理的に結合して積分し、高
周波受信機の時間ドメイン等化器部分の利得を制御する
ため時間ドメイン等化器の入力で前記第３の信号部分を
合計器に帰還することにより第２の信号を時間ドメイン
等化し、増幅段階を利得制御するために使用する前に第
３の信号をフィルタし、しきい値検出する段階を含むこ
とを特徴とする。
の自動利得制御方法において、可変振幅の第１の信号を
提供するため入力信号を利得制御可能に増幅し、アナロ
グの第２の信号を提供するため前記第１の信号をフィル
タ処理し、アナログデジタル変換し、自動利得制御の第
３の信号を提供するために論理的に結合して積分し、高
周波受信機の時間ドメイン等化器部分の利得を制御する
ため時間ドメイン等化器の入力で前記第３の信号部分を
合計器に帰還することにより第２の信号を時間ドメイン
等化し、増幅段階を利得制御するために使用する前に第
３の信号をフィルタし、しきい値検出する段階を含むこ
とを特徴とする。
【０００５】本発明はまた、高周波受信機に使用される
自動利得制御装置において、供給された入力信号を制御
可能に増幅するため信号入力手段と信号出力手段と制御
信号入力手段を含む制御増幅手段と、この制御増幅手段
の前記信号出力手段に接続され、自動利得制御信号出力
手段と、等化した信号出力手段と、信号入力手段とを備
えている時間ドメイン等化手段と、自動利得制御信号出
力手段と制御増幅手段の前記制御信号入力手段との間に
接続されたフィ−ドバック手段とを具備することを特徴
とする。
自動利得制御装置において、供給された入力信号を制御
可能に増幅するため信号入力手段と信号出力手段と制御
信号入力手段を含む制御増幅手段と、この制御増幅手段
の前記信号出力手段に接続され、自動利得制御信号出力
手段と、等化した信号出力手段と、信号入力手段とを備
えている時間ドメイン等化手段と、自動利得制御信号出
力手段と制御増幅手段の前記制御信号入力手段との間に
接続されたフィ−ドバック手段とを具備することを特徴
とする。
【０００６】
【実施例】本発明のその他の目的と利点は添付図面を参
照にした以下の実施例の説明により明白になるであろ
う。
照にした以下の実施例の説明により明白になるであろ
う。
【０００７】図１では入力信号は導線10上でその可変利
得増幅器12に供給され出力が同位相ミキサ14、直交位相
ミキサ16および導線20上の緩衝増幅器18に供給される。
この入力信号は等化が必要とする与えられた応用に応じ
てＲＦ、ＩＦ又はベ−スバンドである。同位相ミキサ14
の出力はベ−スバンドフィルタ22を通って、デジタル出
力信号26を有する時間ドメイン等化ブロック24に供給さ
れる。直交位相ミキサ16の出力信号はベ−スバンドフィ
ルタ28に出力され、時間ドメイン等化器24の第２の入力
に供給される。緩衝増幅器18からの信号は帯域通過フィ
ルタ30、検出器32、検出線形化器34、低域通過フィルタ
36、しきい値検出器38、増幅線形化器40を通って、可変
利得増幅器12の制御入力へ供給される。
得増幅器12に供給され出力が同位相ミキサ14、直交位相
ミキサ16および導線20上の緩衝増幅器18に供給される。
この入力信号は等化が必要とする与えられた応用に応じ
てＲＦ、ＩＦ又はベ−スバンドである。同位相ミキサ14
の出力はベ−スバンドフィルタ22を通って、デジタル出
力信号26を有する時間ドメイン等化ブロック24に供給さ
れる。直交位相ミキサ16の出力信号はベ−スバンドフィ
ルタ28に出力され、時間ドメイン等化器24の第２の入力
に供給される。緩衝増幅器18からの信号は帯域通過フィ
ルタ30、検出器32、検出線形化器34、低域通過フィルタ
36、しきい値検出器38、増幅線形化器40を通って、可変
利得増幅器12の制御入力へ供給される。
【０００８】このようなＲＦシステムで使用されるこの
ような自動利得制御回路は従来技術の多数の文献（“Mi
crowaves and RF ”, 1989年８月、85〜93頁）に詳細に
記載されている。文献で示されている回路は図１で示さ
れている構造とは全く同一ではないが示されている多く
の部品は標準的に示されている。
ような自動利得制御回路は従来技術の多数の文献（“Mi
crowaves and RF ”, 1989年８月、85〜93頁）に詳細に
記載されている。文献で示されている回路は図１で示さ
れている構造とは全く同一ではないが示されている多く
の部品は標準的に示されている。
【０００９】図２ではＲＦ／ＩＦ入力信号が導線50上で
可変利得増幅器52に供給され、その出力は導線54上でＩ
又は同位相ミキサ56とＱ又は直交位相ミキサ58に供給さ
れる。同位相ミキサ56の出力信号は帯域通過フィルタ60
を通過してアナログデジタル（Ａ／Ｄ）コンバ−タ兼時
間ドメイン等化器62の第１の入力に供給され、一方、直
交位相ミキサ58の出力信号は帯域通過フィルタ64を通過
して時間ドメイン等化器62の第２の入力に供給される。
ブロック62は66として示されているデジタル出力信号と
導線68上で緩衝増幅器70に供給される自動利得制御出力
を有する。緩衝増幅器70の出力は低域通過ル−プフィル
タ72、しきい値検出器74、増幅線形化器76を通過して可
変利得増幅器52の制御入力に供給されている。
可変利得増幅器52に供給され、その出力は導線54上でＩ
又は同位相ミキサ56とＱ又は直交位相ミキサ58に供給さ
れる。同位相ミキサ56の出力信号は帯域通過フィルタ60
を通過してアナログデジタル（Ａ／Ｄ）コンバ−タ兼時
間ドメイン等化器62の第１の入力に供給され、一方、直
交位相ミキサ58の出力信号は帯域通過フィルタ64を通過
して時間ドメイン等化器62の第２の入力に供給される。
ブロック62は66として示されているデジタル出力信号と
導線68上で緩衝増幅器70に供給される自動利得制御出力
を有する。緩衝増幅器70の出力は低域通過ル−プフィル
タ72、しきい値検出器74、増幅線形化器76を通過して可
変利得増幅器52の制御入力に供給されている。
【００１０】図２の時間ドメイン等化器62は同位相信号
を処理する上部と直交位相信号を処理する下部とを備え
ている。図３はフィルタの１つからの信号が導線80上で
合計回路82に供給されるブロック62の２つの部分の一方
のブロック図であり、合計回路82の出力はアナログデジ
タルコンバ−タ84に供給される。ブロック84は複数の導
線で論理回路86と結合されている。デジタル入力は導線
88上の出力をデジタル入力に依存する論理値の積分器90
に供給する。換言すると、入力信号が軸標準値より低く
なるとき論理“０”を提供し、軸標準値より高くなると
き論理“１”を提供する。これらの信号はフィ−ドバッ
ク方法で積分器の出力を調節する。従って、積分器90の
出力は92で示され、自動利得制御電圧である。ブロック
86、90は時間ドメイン等化器のこの部分に対する信号検
出器を構成している。導線92は信号を94で示されている
時間ドメイン等化器（ＴＤＥ）部分に供給する。時間ド
メイン等化94は導線96上の自動利得制御信号を合計器82
の第２の入力に供給する。導線92は図２の導線68と同一
であるが典型的に時間ドメイン等化器の上部および下部
からの自動利得制御信号は効率的に中心タップ又は２つ
の信号の平均によって結合され、この平均値が導線68上
のフィ−ドバック信号として使用される。各部分に対す
る時間ドメイン等化器62内の自動利得制御は導線80の入
力信号の比較的限定された調節範囲のみを提供する。
を処理する上部と直交位相信号を処理する下部とを備え
ている。図３はフィルタの１つからの信号が導線80上で
合計回路82に供給されるブロック62の２つの部分の一方
のブロック図であり、合計回路82の出力はアナログデジ
タルコンバ−タ84に供給される。ブロック84は複数の導
線で論理回路86と結合されている。デジタル入力は導線
88上の出力をデジタル入力に依存する論理値の積分器90
に供給する。換言すると、入力信号が軸標準値より低く
なるとき論理“０”を提供し、軸標準値より高くなると
き論理“１”を提供する。これらの信号はフィ−ドバッ
ク方法で積分器の出力を調節する。従って、積分器90の
出力は92で示され、自動利得制御電圧である。ブロック
86、90は時間ドメイン等化器のこの部分に対する信号検
出器を構成している。導線92は信号を94で示されている
時間ドメイン等化器（ＴＤＥ）部分に供給する。時間ド
メイン等化94は導線96上の自動利得制御信号を合計器82
の第２の入力に供給する。導線92は図２の導線68と同一
であるが典型的に時間ドメイン等化器の上部および下部
からの自動利得制御信号は効率的に中心タップ又は２つ
の信号の平均によって結合され、この平均値が導線68上
のフィ−ドバック信号として使用される。各部分に対す
る時間ドメイン等化器62内の自動利得制御は導線80の入
力信号の比較的限定された調節範囲のみを提供する。
【００１１】図４では16の値の直交振幅変調配置図が示
されており、16のデ−タ位置はそれぞれの同位相と直交
位相信号の２ビットワ−ドとしてコ−ド化されている。
示されているように配置図の左下コ−ナ−は００の指示
が与えれ、組合わせ論理ブロック86に供給される２つの
上位桁ビット（ＭＳＢ）を示している。
されており、16のデ−タ位置はそれぞれの同位相と直交
位相信号の２ビットワ−ドとしてコ−ド化されている。
示されているように配置図の左下コ−ナ−は００の指示
が与えれ、組合わせ論理ブロック86に供給される２つの
上位桁ビット（ＭＳＢ）を示している。
【００１２】図５は図４の16のデ−タ位置のそれぞれが
さらに８つのレベルに分けていることを示している。従
って全ての配置図はそれぞれの同位相（Ｉ）と直交位相
（Ｑ）方向の32レベルの５ビット指示に分けられてい
る。デ−タの公称の位置はプラスゼロとマイナスゼロレ
ベルにある。他の全てのレベルは公称からのエラ−レベ
ルと考えられているがデ−タビットエラ−とは考えられ
ない。時間ドメイン等化はこれらのエラ−レベルを必要
な補正係数およびと自動利得制御情報を決定するために
使用する。図６を参照するとこの図５のデ−タを前述し
たようにしてまとめたものであることがわかる。Ｑ次元
が観察されると、＋０、＋１、＋２、＋３は正のエラ−
レベルと考えられる。−０、−１、−２、−３レベルは
負のエラ−レベルと考えられる。Ｉ軸の上では、正のエ
ラ−レベルは公称の受信レベルより上の信号に対応し、
負のエラ−は公称の受信機レベルより下の信号である。
Ｉ軸の下ではその逆が成立つ。組合わせ論理ブロック86
は信号が公称レベルより高いか或いは低いかを決定する
論理装置を含み、信号が公称より大きければ論理“１”
を配置し、公称より小さければ論理“０”を配置する。
この信号は導線88上で積分器90に供給され、ここでＡ／
Ｄコンバ−タに入る信号の相対的レベルを示すアナログ
電圧になる。この電圧は時間ドメイン等化の制御および
図２で示されるＡＧＣル−プの制御用の検出電圧の供給
のために導線92、時間ドメイン等化器94、導線96により
示されるフィ−ドバックル−プで使用される。
さらに８つのレベルに分けていることを示している。従
って全ての配置図はそれぞれの同位相（Ｉ）と直交位相
（Ｑ）方向の32レベルの５ビット指示に分けられてい
る。デ−タの公称の位置はプラスゼロとマイナスゼロレ
ベルにある。他の全てのレベルは公称からのエラ−レベ
ルと考えられているがデ−タビットエラ−とは考えられ
ない。時間ドメイン等化はこれらのエラ−レベルを必要
な補正係数およびと自動利得制御情報を決定するために
使用する。図６を参照するとこの図５のデ−タを前述し
たようにしてまとめたものであることがわかる。Ｑ次元
が観察されると、＋０、＋１、＋２、＋３は正のエラ−
レベルと考えられる。−０、−１、−２、−３レベルは
負のエラ−レベルと考えられる。Ｉ軸の上では、正のエ
ラ−レベルは公称の受信レベルより上の信号に対応し、
負のエラ−は公称の受信機レベルより下の信号である。
Ｉ軸の下ではその逆が成立つ。組合わせ論理ブロック86
は信号が公称レベルより高いか或いは低いかを決定する
論理装置を含み、信号が公称より大きければ論理“１”
を配置し、公称より小さければ論理“０”を配置する。
この信号は導線88上で積分器90に供給され、ここでＡ／
Ｄコンバ−タに入る信号の相対的レベルを示すアナログ
電圧になる。この電圧は時間ドメイン等化の制御および
図２で示されるＡＧＣル−プの制御用の検出電圧の供給
のために導線92、時間ドメイン等化器94、導線96により
示されるフィ−ドバックル−プで使用される。
【００１３】理解できるようにＩ又は同位相次元で類似
の信号セットはどの列が所定の瞬間に検出されているか
を明瞭にすることが必要とされる。Ｑ位相次元は特定の
行のみを規定できる。これらの２つの信号の組合わせは
従って16のデ−タ位置のうちどれが所定時間に含まれる
かを規定する。動作
の信号セットはどの列が所定の瞬間に検出されているか
を明瞭にすることが必要とされる。Ｑ位相次元は特定の
行のみを規定できる。これらの２つの信号の組合わせは
従って16のデ−タ位置のうちどれが所定時間に含まれる
かを規定する。動作
【００１４】図１の導線10に現れる広く変化する振幅信
号のレベルを安定するよう試みた従来技術では利得制御
回路が使用された。これは可変利得装置又は可変減衰器
のいずれかであるが図１のようなある部品が必要であ
る。この方法では導線20の信号レベルは導線10の信号レ
ベルと比べて比較的安定している。しかし、フィルタ2
2,28 ならびにミキサ14,16 内で変化が存在する。いず
れにせよ、従来技術の回路は増幅器12からの出力信号の
負荷を阻止するための緩衝増幅器18と、重要な部分に帰
還されるように周波数を限定するための帯域フィルタ30
と、検出器32と、検出器32の非線形を補償するための線
形化器を典型的に必要とした。低周波数又はＤＣ制御信
号のみが検出器32の出力で重要であり、従って低域通過
フィルタ36はしきい値検出器38と増幅線形化器40と共に
必要とされた。増幅線形化器40は可変利得増幅器12の応
答特性中の非線形を補償する。本発明は時間ドメイン等
化器24の２つの部分内のＡ／Ｄコンバ−タへ改良された
信号の安定性を提供すると共に図１で示されている装置
からいくつかの回路を削減する。
号のレベルを安定するよう試みた従来技術では利得制御
回路が使用された。これは可変利得装置又は可変減衰器
のいずれかであるが図１のようなある部品が必要であ
る。この方法では導線20の信号レベルは導線10の信号レ
ベルと比べて比較的安定している。しかし、フィルタ2
2,28 ならびにミキサ14,16 内で変化が存在する。いず
れにせよ、従来技術の回路は増幅器12からの出力信号の
負荷を阻止するための緩衝増幅器18と、重要な部分に帰
還されるように周波数を限定するための帯域フィルタ30
と、検出器32と、検出器32の非線形を補償するための線
形化器を典型的に必要とした。低周波数又はＤＣ制御信
号のみが検出器32の出力で重要であり、従って低域通過
フィルタ36はしきい値検出器38と増幅線形化器40と共に
必要とされた。増幅線形化器40は可変利得増幅器12の応
答特性中の非線形を補償する。本発明は時間ドメイン等
化器24の２つの部分内のＡ／Ｄコンバ−タへ改良された
信号の安定性を提供すると共に図１で示されている装置
からいくつかの回路を削減する。
【００１５】図２は本発明の概念を示しており、ここで
は時間ドメイン等化器に対して内部の信号を安定するた
めに使用される時間ドメイン等化器内にすでに検出器が
存在しているため検出器と検出線形化器はフィ−ドバッ
クル−プに必要とされないことに注意すべきである。図
３では検出器は根本的にブロック86、90を構成する。緩
衝増幅器70は時間ドメイン等化器内の回路の負荷の防止
のために必要とされ、低域通過フィルタは制御信号とし
て基本的に検出信号の直流分を提供するために使用され
る。しきい値検出器74は与えられた利得の制御電圧を設
定するのに基準電圧を使用する。これは可変利得増幅器
52の必要条件をオフセットするのに必要である。本発明
の１実施例は増幅器特性が線形であるため増幅線形化器
を必要としない。
は時間ドメイン等化器に対して内部の信号を安定するた
めに使用される時間ドメイン等化器内にすでに検出器が
存在しているため検出器と検出線形化器はフィ−ドバッ
クル−プに必要とされないことに注意すべきである。図
３では検出器は根本的にブロック86、90を構成する。緩
衝増幅器70は時間ドメイン等化器内の回路の負荷の防止
のために必要とされ、低域通過フィルタは制御信号とし
て基本的に検出信号の直流分を提供するために使用され
る。しきい値検出器74は与えられた利得の制御電圧を設
定するのに基準電圧を使用する。これは可変利得増幅器
52の必要条件をオフセットするのに必要である。本発明
の１実施例は増幅器特性が線形であるため増幅線形化器
を必要としない。
【００１６】時間ドメイン等化器の内容はＱＡＭ受信機
の技術において当業者によく知られているが、図３の回
路は時間ドメイン等化器の内容に関するより詳細に示し
ている。図１と図２の導線26,66 のデジタル信号出力は
基本的に図３のコンバ−タ84のような２つのＡ／Ｄコン
バ−タによる出力である。直交成分と同位相成分の５ビ
ットは16のデ−タ位置のうちどれが入来信号により示さ
れるかを規定するだけでなく、示されたデ−タ位置の成
分の位相も規定するために後の回路により論理的に結合
される。これらの信号が結合される方法は単に自動利得
制御に関する本発明の技術的範囲内を越えている。
の技術において当業者によく知られているが、図３の回
路は時間ドメイン等化器の内容に関するより詳細に示し
ている。図１と図２の導線26,66 のデジタル信号出力は
基本的に図３のコンバ−タ84のような２つのＡ／Ｄコン
バ−タによる出力である。直交成分と同位相成分の５ビ
ットは16のデ−タ位置のうちどれが入来信号により示さ
れるかを規定するだけでなく、示されたデ−タ位置の成
分の位相も規定するために後の回路により論理的に結合
される。これらの信号が結合される方法は単に自動利得
制御に関する本発明の技術的範囲内を越えている。
【００１７】前述したように組合わせ論理装置86で結合
されているとき５つのビットは信号がＩ軸より低い振幅
であるならば論理ゼロを提供し、Ｉ軸より高い振幅であ
るならば論理１を提供する。信号が公称レベル内である
ならばフィ−ドバックはシステムに非常に小さい領域を
求めさせる。プラスまたはマイナスエラ−領域のいずれ
かにおいて公称レベルより大きい場合には公称レベル内
に低下するように信号を移動する。図４、５、６の図よ
り最上位桁ビットまたはｄ４はＱ位相信号に対するＩ軸
のような軸より上であるか下であるかを規定し、一方ビ
ットｄ３はＩ軸側面の上であるか下であるかを規定する
ことが明白である。積分器90は論理ゼロと論理１を観察
するだけであるが、ビットｄ０、ｄ１、ｄ２はエラ−信
号の増幅レベルを規定する。このようなシステムは確実
に設計され、本発明の概念内であるがこの方式の回路は
より簡単である。
されているとき５つのビットは信号がＩ軸より低い振幅
であるならば論理ゼロを提供し、Ｉ軸より高い振幅であ
るならば論理１を提供する。信号が公称レベル内である
ならばフィ−ドバックはシステムに非常に小さい領域を
求めさせる。プラスまたはマイナスエラ−領域のいずれ
かにおいて公称レベルより大きい場合には公称レベル内
に低下するように信号を移動する。図４、５、６の図よ
り最上位桁ビットまたはｄ４はＱ位相信号に対するＩ軸
のような軸より上であるか下であるかを規定し、一方ビ
ットｄ３はＩ軸側面の上であるか下であるかを規定する
ことが明白である。積分器90は論理ゼロと論理１を観察
するだけであるが、ビットｄ０、ｄ１、ｄ２はエラ−信
号の増幅レベルを規定する。このようなシステムは確実
に設計され、本発明の概念内であるがこの方式の回路は
より簡単である。
【００１８】前述のように図１の従来技術のフィ−ドバ
ックル−プはＡ／Ｄコンバ−タ84の信号レベルに関連し
て動作特性の制限を有する。このレベルは可変利得増幅
器52とＡ／Ｄコンバ−タの間の利得変化で変化すること
ができる。さらにル−プのバンド外電力は帯域通過フィ
ルタ30の特性により制限される。本発明はＡ／Ｄコンバ
−タ84の入力でレベルを一定に維持する利点を有する。
ブロック86,90 からなる本発明の検出器はデジタル入力
を有するので検出器は線形であり、従来技術のブロック
34の線形化を必要としない。従来技術は異なったベ−ス
バンド周波数を有する帯域通過フィルタ30の設計の変化
を必要とするが、本発明のル−プはＲＦ／ベ−スバンド
帯域幅の変化に適応する。さらに本発明の検出器は重要
な信号のみを受信し、従来技術の検出器32で必要とされ
ていた外部信号を区別又は無視する必要はない。
ックル−プはＡ／Ｄコンバ−タ84の信号レベルに関連し
て動作特性の制限を有する。このレベルは可変利得増幅
器52とＡ／Ｄコンバ−タの間の利得変化で変化すること
ができる。さらにル−プのバンド外電力は帯域通過フィ
ルタ30の特性により制限される。本発明はＡ／Ｄコンバ
−タ84の入力でレベルを一定に維持する利点を有する。
ブロック86,90 からなる本発明の検出器はデジタル入力
を有するので検出器は線形であり、従来技術のブロック
34の線形化を必要としない。従来技術は異なったベ−ス
バンド周波数を有する帯域通過フィルタ30の設計の変化
を必要とするが、本発明のル−プはＲＦ／ベ−スバンド
帯域幅の変化に適応する。さらに本発明の検出器は重要
な信号のみを受信し、従来技術の検出器32で必要とされ
ていた外部信号を区別又は無視する必要はない。
【００１９】当業者に明白なように時間ドメイン等化器
62の機能はシンボル間干渉効果を限定する。ＱＡＭシス
テムでは時間ドメイン等化器はまたデ−タの受信配置図
の直交の角度と同様に受信機から送信機への相対的な周
波数についての情報を含んでいる。典型的な時間ドメイ
ン等化器の中心タップはＡ／Ｄコンバ−タの信号の強度
レベルを感知する回路も含むことができる。時間ドメイ
ン等化は前述のエラ−を補正するために受信したパルス
を適応できるように成形する乗算器を制御するためのこ
の全ての情報を使用する。従って、時間ドメイン等化器
は自動利得制御能力を通常３〜６ｄｂの範囲より多くな
いように制限することができる。この前述した回路は時
間ドメイン等化設計では標準的であり、可変利得増幅器
を含む全てのＡＧＣル−プの信号を提供し、従来技術で
使用されている典型的な回路を削減するために時間ドメ
イン等化器内に存在するＡＧＣ検出器を使用する本発明
の概念を実施するのに必要とされない。
62の機能はシンボル間干渉効果を限定する。ＱＡＭシス
テムでは時間ドメイン等化器はまたデ−タの受信配置図
の直交の角度と同様に受信機から送信機への相対的な周
波数についての情報を含んでいる。典型的な時間ドメイ
ン等化器の中心タップはＡ／Ｄコンバ−タの信号の強度
レベルを感知する回路も含むことができる。時間ドメイ
ン等化は前述のエラ−を補正するために受信したパルス
を適応できるように成形する乗算器を制御するためのこ
の全ての情報を使用する。従って、時間ドメイン等化器
は自動利得制御能力を通常３〜６ｄｂの範囲より多くな
いように制限することができる。この前述した回路は時
間ドメイン等化設計では標準的であり、可変利得増幅器
を含む全てのＡＧＣル−プの信号を提供し、従来技術で
使用されている典型的な回路を削減するために時間ドメ
イン等化器内に存在するＡＧＣ検出器を使用する本発明
の概念を実施するのに必要とされない。
【００２０】ＡＧＣ信号のソ−スのような時間ドメイン
等化器を使用する受信回路自動利得制御も本発明の技術
的範囲に含まれる。所定の通常の高周波受信機に関して
本発明を説明したが、本発明の概念はデジタルＡＭ（振
幅変調）無線装置のような等化器を備えた他の多くの応
用にも使用されることができる。従って、本発明は図示
された特定の装置ではなく添付の特許請求の範囲の記載
によってのみ限定される。
等化器を使用する受信回路自動利得制御も本発明の技術
的範囲に含まれる。所定の通常の高周波受信機に関して
本発明を説明したが、本発明の概念はデジタルＡＭ（振
幅変調）無線装置のような等化器を備えた他の多くの応
用にも使用されることができる。従って、本発明は図示
された特定の装置ではなく添付の特許請求の範囲の記載
によってのみ限定される。
【図面の簡単な説明】
【図１】時間ドメイン等化器を伴う自動利得制御を備え
た従来技術の回路のブロック図。
た従来技術の回路のブロック図。
【図２】図１と同一の最終結果を達成し、マ−ジン状況
下で改良された信頼性と正確性のある本発明の１実施例
のブロック図。
下で改良された信頼性と正確性のある本発明の１実施例
のブロック図。
【図３】図２の時間ドメイン等化器の一部分をより詳細
に示した図。
に示した図。
【図４】図２および図３の時間ドメイン等化器の動作の
説明図。
説明図。
【図５】図２および図３の時間ドメイン等化器の動作の
説明図。
説明図。
【図６】図２および図３の時間ドメイン等化器の動作の
説明図。
説明図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/01
Claims (5)
- 【請求項１】 高周波受信機の自動利得制御方法におい
て、 ａ）可変振幅の第１の信号を提供するため入力信号を利
得制御可能に増幅し、 ｂ）アナログの第２の信号を提供するため前記第１の信
号をフィルタ処理し、 ｃ）アナログデジタル変換し、自動利得制御の第３の信
号を提供するために論理的に結合して積分し、高周波受
信機の時間ドメイン等化器部分の利得を制御するため時
間ドメイン等化器の入力で前記第３の信号部分を合計器
に帰還することにより前記第２の信号を時間ドメイン等
化し、 ｄ）前記（ａ）の増幅段階を利得制御するために使用す
る前に前記第３の信号をフィルタし、しきい値検出する
段階を含むことを特徴とする高周波受信機の自動利得制
御方法。 - 【請求項２】 高周波受信機に使用される自動利得制御
装置において、 供給された入力信号を制御可能に増幅するため信号入力
手段と信号出力手段と制御信号入力手段を含む制御増幅
手段と、 前記制御増幅手段の前記信号出力手段に接続され、自動
利得制御信号出力手段と、等化した信号出力手段と、信
号入力手段とを備えている時間ドメイン等化手段と、 前記自動利得制御信号出力手段と前記制御増幅手段の前
記制御信号入力手段との間に接続されたフィ−ドバック
手段とを具備することを特徴とする自動利得制御装置。 - 【請求項３】 前記フィ−ドバック手段が信号変調ル−
プフィルタ手段と、しきい値検出手段とを含む請求項２
記載の装置。 - 【請求項４】 前記制御増幅手段と前記時間ドメイン等
化手段の前記入力手段との間の接続が結果を等化する前
に前記制御増幅手段からの信号を同位相と直交要素へ分
離するために混合手段およびベ−スバンドフィルタ手段
を備えている請求項２記載の装置。 - 【請求項５】 内部で使用する自動利得制御信号と、混
合しフィルタ処理した後の制御可変利得増幅器から受信
した信号を有する時間ドメイン等化器のアナログデジタ
ルコンバ−タ部分への入力信号レベルの安定化方法にお
いて、 前記自動利得制御信号をル−プフィルタし、 フィルタ処理した信号を利得を制御するフィ−ドバック
のために可変利得増幅器に供給する段階を含むことを特
徴とする時間ドメイン等化器のアナログデジタルコンバ
−タ部分への入力信号レベルの安定化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US846496 | 1992-03-04 | ||
| US07/846,496 US5509030A (en) | 1992-03-04 | 1992-03-04 | RF receiver AGC incorporating time domain equalizer circuity |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613823A true JPH0613823A (ja) | 1994-01-21 |
Family
ID=25298108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5044158A Pending JPH0613823A (ja) | 1992-03-04 | 1993-03-04 | 自動利得制御時間ドメイン等化回路を備えた高周波受信機 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5509030A (ja) |
| JP (1) | JPH0613823A (ja) |
| CA (1) | CA2082998C (ja) |
| DE (1) | DE4306551A1 (ja) |
| ES (1) | ES2056743B1 (ja) |
| GB (1) | GB2264829A (ja) |
| IT (1) | IT1264347B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104442A (en) * | 1994-06-28 | 2000-08-15 | Samsung Electronics Co., Ltd. | Radio receiver for receiving both VSB and QAM digital HDTV signals |
| US20040213358A1 (en) * | 1994-05-23 | 2004-10-28 | Samsung Electronics Co., Ltd. | Radio receiver for receiving both VSB and QAM digital HDTV signals |
| US5565932A (en) * | 1994-11-08 | 1996-10-15 | Zenith Electronics Corp. | AGC system with pilot using digital data reference |
| US5722063A (en) * | 1994-12-16 | 1998-02-24 | Qualcomm Incorporated | Method and apparatus for increasing receiver immunity to interference |
| JP3130794B2 (ja) * | 1996-05-27 | 2001-01-31 | 日本電気株式会社 | 復調器 |
| KR100193848B1 (ko) * | 1996-10-05 | 1999-06-15 | 윤종용 | 대역확산통신기에 있어서 수신신호 이득 자동제어장치 및 방법 |
| JP3024755B2 (ja) * | 1998-06-24 | 2000-03-21 | 日本電気株式会社 | Ａｇｃ回路及びその制御方法 |
| JP3214463B2 (ja) * | 1998-10-21 | 2001-10-02 | 日本電気株式会社 | 無線通信装置 |
| US6229998B1 (en) | 1999-04-12 | 2001-05-08 | Qualcomm Inc. | Method and system for detecting in-band jammers in a spread spectrum wireless base station |
| WO2002051044A1 (en) * | 2000-12-20 | 2002-06-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for classifying interference |
| DE10141597B4 (de) * | 2001-08-24 | 2017-11-09 | Lantiq Deutschland Gmbh | Verfahren zum Rekonstruieren von über eine Übertragungsstrecke übertragenen Daten in einem Empfänger und entsprechende Vorrichtung |
| US8027657B2 (en) * | 2001-10-26 | 2011-09-27 | Texas Instruments Incorporated | Sampling mixer with asynchronous clock and signal domains |
| US20040002312A1 (en) * | 2002-06-27 | 2004-01-01 | Liang Li | Baseband receiver and method of using same |
| US7660344B2 (en) * | 2002-06-28 | 2010-02-09 | Bwa Technology, Inc. | AGC fine-tuning by the adaptive time domain equalizer |
| US6768441B2 (en) | 2002-08-20 | 2004-07-27 | Telefonaktiebolaget L.M. Ericsson | Methods of receiving communications signals including a plurality of digital filters having different bandwidths and related receivers |
| JP2007195075A (ja) * | 2006-01-20 | 2007-08-02 | Fujitsu Ltd | 復調回路および復調方法 |
| KR102494784B1 (ko) | 2015-07-28 | 2023-02-01 | 삼성전자주식회사 | 수신기 및 그 동작 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0213224B1 (en) * | 1985-08-28 | 1990-04-11 | International Business Machines Corporation | Method for rapid gain acquisition in a modem receiver |
| US4665519A (en) * | 1985-11-04 | 1987-05-12 | Electronic Systems Technology, Inc. | Wireless computer modem |
| DK163699C (da) * | 1986-02-11 | 1992-08-17 | Poul Richter Joergensen | Fremgangsmaade til automatisk forstaerkningsstyring af et signal samt et kredsloeb til udoevelse af fremgangsmaaden |
| JP2586214B2 (ja) * | 1990-04-27 | 1997-02-26 | モトローラ・インコーポレイテッド | デジタル自動利得制御 |
| CA2066711C (en) * | 1990-08-24 | 1996-09-03 | Randall Wayne Rich | Dual mode automatic gain control |
| US5083304A (en) * | 1990-09-28 | 1992-01-21 | Motorola, Inc. | Automatic gain control apparatus and method |
| US5142695A (en) * | 1991-03-21 | 1992-08-25 | Novatel Communications, Ltd. | Cellular radio-telephone receiver employing improved technique for generating an indication of received signal strength |
| JP2730347B2 (ja) * | 1991-10-09 | 1998-03-25 | 松下電器産業株式会社 | 受信機の自動利得制御方法 |
-
1992
- 1992-03-04 US US07/846,496 patent/US5509030A/en not_active Expired - Lifetime
- 1992-11-16 CA CA002082998A patent/CA2082998C/en not_active Expired - Fee Related
-
1993
- 1993-02-26 IT IT93MI000380A patent/IT1264347B1/it active IP Right Grant
- 1993-03-01 GB GB9304123A patent/GB2264829A/en not_active Withdrawn
- 1993-03-03 DE DE4306551A patent/DE4306551A1/de not_active Withdrawn
- 1993-03-04 ES ES09300446A patent/ES2056743B1/es not_active Expired - Fee Related
- 1993-03-04 JP JP5044158A patent/JPH0613823A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA2082998A1 (en) | 1993-09-05 |
| ES2056743A2 (es) | 1994-10-01 |
| ITMI930380A1 (it) | 1994-08-26 |
| IT1264347B1 (it) | 1996-09-23 |
| US5509030A (en) | 1996-04-16 |
| ES2056743R (ja) | 1996-11-16 |
| GB9304123D0 (en) | 1993-04-14 |
| ITMI930380A0 (it) | 1993-02-26 |
| ES2056743B1 (es) | 1997-07-01 |
| CA2082998C (en) | 2000-05-23 |
| DE4306551A1 (ja) | 1993-09-09 |
| GB2264829A (en) | 1993-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613823A (ja) | 自動利得制御時間ドメイン等化回路を備えた高周波受信機 | |
| US6516185B1 (en) | Automatic gain control and offset correction | |
| US5408197A (en) | Automatic power control circuit for controlling transmitting power of modulated radio frequency signal | |
| JP2881187B2 (ja) | 無線周波数電力増幅器のクリッピング制御方法および無線周波数通信システム用送信機 | |
| EP1719251B1 (en) | Control of a power amplifier for reducing power consumption in a transceiver | |
| US6498927B2 (en) | Automatic gain control method for highly integrated communication receiver | |
| WO2000074241A1 (en) | Dc offset correction and hold capability | |
| US5021753A (en) | Splatter controlled amplifier | |
| US7515890B2 (en) | Radio receiver and radio receiving method | |
| US5696794A (en) | Method and apparatus for conditioning digitally modulated signals using channel symbol adjustment | |
| WO2001037436A2 (en) | Complex filtering/agc radio receiver architecture for low-if or zero-if | |
| EP1696624A1 (en) | A demodulator and phase compensation method thereof | |
| US5090026A (en) | Gmsk narrowband modem | |
| US20080214135A1 (en) | Methods and apparatus to perform noise cancellation in radios | |
| CN100479504C (zh) | 具有低失真性能和低功耗的调谐器电路和数字广播接收器 | |
| EP0413311A2 (en) | A radio receiver and a radio receiver using a direct conversion | |
| CN103684493B (zh) | 接收装置和接收方法 | |
| US20120252389A1 (en) | Efficient scheme for automatic gain control in communication systems | |
| EP1533909B1 (en) | Apparatus and method for enhancing a reception rate of a receiver | |
| WO2002031963A2 (en) | Modulator using a phase-locked loop | |
| US20030038682A1 (en) | System and method for wide dynamic range clock recovery | |
| JPH09321675A (ja) | 復調器 | |
| JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
| US7545865B2 (en) | Apparatus, methods and articles of manufacture for wideband signal processing | |
| JPH04227123A (ja) | 無線通信装置 |