ITMI930380A1

ITMI930380A1 - Apparato di controllo automatico di guadagno per ricevitore a radiofrequenza incorporante circuiteria di equalizzazione nel dominio del tempo

Info

Publication number: ITMI930380A1
Application number: IT000380A
Authority: IT
Inventors: Duane Lynn Mortensen
Original assignee: Alcatel Nv
Priority date: 1992-03-04
Filing date: 1993-02-26
Publication date: 1994-08-26
Also published as: JPH0613823A; GB9304123D0; CA2082998C; US5509030A; DE4306551A1; ES2056743A2; ES2056743R; CA2082998A1; ES2056743B1; IT1264347B1; GB2264829A; ITMI930380A0

Description

L INVENZIONE

La presente invenzione si inserisce generalmente nel settore dell'elettronica ed in particolare riguarda la circuiteria del controllo automatico di guadagno. Ancora piu? specificamente, essa riguarda la circuiteria di controllo automatico di guadagno usata insieme con ricevitori radio a modulazione di ampiezza in quadratura incorporanti equalizzazione nel dominio del tempo.

PRECEDENTI

Qualora un equalizzatore nel dominio del tempo venisse usato nell'ambito di un radioricevitore quale un radioricevitore con modulazione QAM (Quadrature Amplitude Modulation), un cosiddetto circuito di controllo automatico del guadagno e' normalmente gi?' incorporato nell?equalizzatore nel dominio del tempo. Mentre nello stato anteriore della tecnica, l'approccio al controllo automatico di guadagno per il circuito complessivo era quello di demodulare il segnale, nella forma alimentata ai convertitori in discesa ed infine all'equalizzatore nel dominio del tempo, filtrare in passa-banda questo segnale, demodularlo, linealizzarlo, filtrarlo in passa-basso, rivelarlo in soglia, linealizzarlo e fornire il segnale risultante in retroazione come tensione di controllo ad un amplificatore a guadagno variabile. Il filtro passa-banda, il demodulatore ed il demodulatorel?nearizzatore possono essere eliminati usando il segnale gi?* esistente nell'equalizzatore nel dominio del tempo sia per la stabilizzazione dell'ampiezza del segnale con equalizzazione nel dominio del tempo che per il controllo del guadagno complessivo dell'amplificatore a guadagno variabile tradizionalmente usato. Questo segnale di controllo automatico di guadagno pu?' o provenire da uno dei circuiti di controllo automatico del guadagno usato per ciascuno dei segnali in quadratura di fase, oppure pu?? essere un segnale combinato derivato dai segnali in fase e in quadratura di fase. In entrambi i casi, la circu?teria complessiva viene notevolmente semplificata ed inoltre il segnale ad ampiezza piu ' strettamente costante che appare in corrispondenza del convertitore analogico-digitale riduce la possibilit?' di errori e il circuito complessivo si adatta prontamente alle mutevoli larghezze di banda RF/banda base.

Pertanto, uno scopo della presente invenzione e' quello di fornire un circuito di controllo automatico del guadagno perfezionato .

Altri scopi e vantaggi della presente invenzione appariranno dalla lettura della descrizione e rivendicazioni allegate unitamente ai disegni nei quali:

- Fig. 1 e' uno schema a blocchi della circuiteria della tecnica anteriore incorporante controllo automatico di guadagno unitamente ad equalizzazione nel dominio del tempo;

- Fig. 2 e' uno schema a blocchi dell'attuale concetto inventivo realizzante lo stesso risultato finale di quello fornito in Fig. 1, sebbene con migliorate affidabilita* e precisione in condizioni marginali;

- Fig. 3 fornisce maggiori dettagli riguardo la porzione equalizzatore nel dominio del tempo di Fig. 2; e

- Fig. 4, 5 e 6 vengono usate per spiegare il funzionamento delle sezioni di equalizzatore nel dominio del tempo delle Fig. 2 e 3.

DESCRIZIONE DI DETTAGLIO

In Fig. 1 un segnale d'ingresso viene applicato sul terminale 10 ad un amplificatore 12 a guadagno variabile la cui uscita viene fornita a un mixer 14 in fase, un mixer 16 in quadratura di fase ed un amplificatore separatore 18 su un terminale 20. Questo segnale di ingresso pu?1 essere a radio frequenza (RF), a frequenza intermedia (IF) o in banda base in conformit?* ai requisiti di una data applicazione di equalizzazione. L'uscita del mixer 14 in fase viene applicata a un filtro 22 in banda base e quindi ad un blocco 24 equalizzatore nel dominio del tempo avente un insieme 26 di segnali di uscita digitali. I segnali del mixer in quadratura di fase vengono forniti in uscita dal blocco 16 ad un filtro 28 in banda base e quindi ad un secondo ingresso dell'equalizzatore 24 nel dominio del tempo. Segnali provenienti dall?amplificatore (buffer) 18 vengono forniti, tramite un filtro 30 passa-banda, un demodulatore 32, un linearizzatore 34 demodulatore, e quindi tramite un filtro 36 passa basso, un demodulatore 38 a soglia e un linearizzatore 40 amplificatore, in retroazione all?ingresso dell'amplificatore 12 a guadagno variabile .

Un tale circuito di controllo automatico di guadagno per l'uso in sistemi a radio frequenza viene descritto in maggior dettaglio in molti riferimenti della tecnica nota quali "Microwaves and RF? Agosto 1989, pag. 85-93. Mentre il circuito mostrato nell'articolo di riferimento non viene configurato esattamente come mostrato in fig. 1, esso illustra che molti dei componenti mostrati sono di tipo standard.

In fig. 2 un segnale di ingresso RF/IF viene applicato su un terminale 50 ad un amplificatore 52 a guadagno variabile la cui uscita e? fornita su un terminale 54 ad un mixer 56 in fase (I) e ad un mixer 58 in quadratura di fase (Q). Un segnale di uscita del mixer 56 in fase viene fornito tramite un filtro 60 passa banda ad un primo ingresso di un convertitore analogico-digitale (A/D) ed equalizzatore 62 nel dominio del tempo mentre un segnale di uscita del mixer 58 in quadratura di fase viene alimentato, tramite un filtro 64 passa banda, ad un secondo ingresso di equalizzatore 62 nel dominio del tempo. Il blocco 62 ha un insieme di segnali di uscita digitali indicati con 66 ed ha un'uscita di controllo automatico di guadagno (CAG) alimentata su un terminale 68 ad un amplificatore 70 separatore. L'uscita dell'amplificatore 70 separatore viene alimentata, tramite un filtro d'anello 72 passa basso, un demodulatore 74 a soglia ed un linearizzatore 76 amplificatore, ad un ingresso di controllo dell'amplificatore 52 a guadagno variabile.

L *equalizzatore 62 nel dominio del tempo di fig. 2 comprende parti o porzioni superiore ed inferiore, la porzione superiore occupandosi dei segnali in fase e la porzione inferiore occupandosi dei segnali in quadratura di fase. La fig. 3 comprende uno schema a blocchi di una delle due porzioni del blocco 62 ove un segnale proveniente da uno dei filtri viene alimentato su un terminale 80 a un circuito 82 sommatore la cui uscita viene alimentata a un convertitore 84 analogico digitale.

Il blocco 84 fornisce una pluralit?' di terminali ad un circuito 86 logico combinatorio. L'ingresso digitale fornisce un'uscita su un terminale 88 ad un integratore 90 di un valore logico dipendente dall'ingresso digitale. In altre parole, esso fornisce uno "0" logico ogni qualvolta il segnale d'ingresso e? piu' basso di un riferimento assiale ed un "1" logico quando e' piu' alto, Questi segnali regolano l'uscita dell'integratore in maniera retroazionale . Cosi' l?uscita dell'integratore 90 viene indicata con 92 ed e' una tensione di controllo automatico di guadagno. I blocchi 86 e 90 comprendono un demodulatore di segnale per questa sezione dell'equalizzatore nel dominio del tempo. Il terminale 92 alimenta segnali alla sezione dell'equalizzatore nel dominio del tempo (TDE) coinvolto, ove l?equalizzatore nel dominio del tempo e? indicato con 94, Il TDE 94 alimenta segnali di controllo automatico di guadagno su un terminale 96 ad un secondo ingresso di sommatore 82, Il terminale 92 potrebbe essere il. medesimo terminale 68 di fig, 2 ma, tipicamente, i segnali di controllo automatico di guadagno provenienti dalle sezioni superiore ed inferiore dell?equalizzatore nel dominio del tempo verrebbero combinati in un modo che effettivamente comprende una presa centrale o media dei due segnali e questa media verrebbe usata come segnale di retroazione sul terminale 68. Il CAG nell?ambito dell'equalizzatore 62 nel dominio del tempo per ciascuna delle sezioni fornisce solo una gamma di regolazione relativamente limitata del segnale in ingresso sul terminale 80.

In fig. 4 vi e' una rappresentazione di una costellazione di modulazione di ampiezza in quadratura di valore sedici, le sedici locazioni dati sono codificate come parola a due bit per ciascuno dei segnali in fase e in quadratura di fase. Come mostrato, all'angolo inferiore sinistro della costellazione viene assegnata la designazione 00 e rappresenta i due bit piu' significativi (MSB) che vengono alimentati al blocco 86 logica combinatoria.

La fig. 5 illustra che ciascuna delle sedici locazioni dati di fig. 4 e' ulteriormente divisa in altri otto livelli. Cosi', l'intera costellazione viene suddivisa in una rappresentazione a cinque bit di trentadue livelli in ciascuna delle direzioni in fase (I) e in quadratura di fase (Q). La locazione nominale per i dati e' nei livelli piu' zero e meno zero. Tutti gli altri livelli sono considerati livello di errore dal nominale ma non sono considerati errori nei bit dati. Il TDE usa questi livelli di errore per determinare i fattori di correzione richiesti e quindi l'informazione CAG.

Osservando la fig. 6 si nota che questa e? una ricapitolazione dei dati di fig. 5 un po' come descritto sopra per sommi capi. Se proprio la dimensione Q viene esaminata, si dovrebbe notare che 0, 1, 2 e 3 dovrebbero essere considerati livelli di errore positivo. I livelli -0, -1, -2 e -3 sono considerati livelli di errore negativo. Al di sopra dell'asse I, i livelli di errore positivo corrisponderebbero ad un segnale al di sopra del livello di ricezione nominale e gli errori negativi sarebbero un segnale al di sotto del livello di ricezione nominale. Al di sotto dell'asse I e' vero il contrario. Il blocco 86 logica combinatoria include la logica per determinare se un segnale e' piu' alto o piu' basso di un livello nominale e pertanto porta in uscita un "1" logico se esso e' piu' alto del livello nominale e uno "0? logico se e' piu* basso. Questo segnale viene alimentato sul terminale 88 all?integratore 90 ove esso diviene una tensione analogica che rappresenta il livello relativo del segnale in ingresso al convertitore A/D. Questa tensione viene usata nell'anello di retroazione rappresentato dal terminale 92, equalizzatore 94 nel dominio del tempo e terminale 96 sia per controllare il TDE sia per alimentare la tensione del demodulatore onde controllare l?anello di controllo automatico di guadagno mostrato in fig. 2.

Come si realizzer??, un analogo insieme di segnali nella dimensione in fase (I) sarebbe richiesto per specificare quale delle colonne si sta demodulando a un dato istante. La dimensione in fase Q pu?' solo definire la riga specifica. La combinazione di questi due segnali definisce cosi? quale delle sedici locazioni dati e' coinvolta ad un dato istante.

FUNZIONAMENTO

Nel tentativo, facente parte della tecnica anteriore, di stabilizzare il livello di segnali a larga variazione di ampiezza che appaiono sul terminale 10 di fig.l, e' stato usato un circuito di controllo del guadagno. Questo avrebbe potuto essere o un guadagno variabile o un attenuatore variabile ma era necessario che fosse qualcosa come illustrato in fig. 1. In questo modo, il livello del segnale sul terminale 20 e? relativamemte stabile rispetto a quello in corrispondenza del terminale 10. Tuttavia, ci possono essere ancora modifiche nell?ambito dei mixer 14 e 16 cosi? come pure dei filtri 22 e 28.

In ogni caso, la circuiteria della tecnica anteriore tipicamente richiedeva un buffer per prevenire il caricamento del segnale di uscita dall'amplificatore 12, un filtro 30 passa banda per limitare le frequenze da retroazionare a quelle di interesse, un demodulatore 32 e quindi un linearizzatore per compensare le nonlinearita ' nel demodulatore 32. Solamente il segnale a bassa frequenza o in c.c. e* di interesse all'uscita del demodulatore 32 e cosi', il filtro 36 passa basso era richiesto unitamente a un demodulatore 38 a soglia ed un linearizzatore amplificatore 40. Il linearizzatore amplificatore 40 doveva compensare le nonlinearita? nella risposta dell'amplificatore 12 a guadagno variabile. La presente invenzione doveva eliminare parte della circuiteria da quella mostrata in fig. 1 e nel contempo fornirne una migliorata dei segnali ai convertitori A/D nell?ambito delle due posizioni dell'equalizzatore 24 nel dominio del tempo.

La fig. 2 illustra l?attuale concetto ove si noter?? che un demodulatore e linearizzatore-demodulatore non e' richiesto nell'anello di retroazione perche' c'e' gi?* un demodulatore entro l?equalizzatore nel dominio del tempo usato per stabilizzare i segnali internamente all'equalizzatore nel dominio del tempo. In fig. 3 il demodulatore essenzialmente costituisce i blocchi 86 e 90. Un buffer 70 e? tuttora richiesto per prevenire il caricamento della circuiteria nell'ambito dell'equalizzatore nel dominio del tempo ed un filtro passa basso e? tuttora utilizzato per fornire come segnale di controllo essenzialmente solo la componente GC del segnale demodulato. Il demodulatore 74 a soglia utilizza una tensione di riferimento per fissare la tensione di controllo per un dato guadagno. Ci?' e' necessario per controbilanciare i requisiti dell?amplificatore 52 a guadagno variabile. Una forma realizzativa dell'invenzione non ha richiesto un linearizzatore amplificatore perche? le caratteristiche dell?amplificatore erano lineari.

Il circuito di fig. 3 fornisce maggiori dettagli riguardo i contenuti dell?equalizzatore nel dominio del tempo, sebbene i contenuti di un equalizzatore nel dominio del tempo siano ragionevolmente ben noti agli esperti nel settore dei ricevitori QAM. I segnali digitali portati in uscita sui terminali 26 o 66 di fig. 1 e 2 sono essenzialmente quelli portati in uscita dai due convertitori A/D quale il converter 84 di fig. 3. I cinque bit della componente in quadratura e le componenti in fase sono combinati logicamente da piu? avanzata circuiteria per definire non solo quali delle sedici locazioni dati sta rappresentando il segnale in arrivo ma anche la fase del?' componente in quella locazione dati rappresentata. La maniera in cui questi due segnali vengono combinati va oltre lo scopo della presente invenzione che e* semplicemente interessata al controllo automatico di guadagno.

Come menzionato in precedenza , i cinque bit cosi ? come combinati nella logica 86 combinatoria forniscono uno zero logico se il segnale e? piu' basso in ampiezza rispetto all'asse I ed un uno logico se e? piu? alto dell'asse I. Se il segnale si trova entro il livello nominale, la retroazione fa in modo che il sistema ricerchi su una gamma molto piccola. Se e' piu? alto del livello nominale nella gamma degli errori positivi o negativi, essa porta il segnale indietro cosicch?? esso cada entro il livello nominale. Dai diagrammi delle figure 4, 5 e G si vede che il bit piu* significativo o d4 definisce se esso e* sopra o sotto un asse quale l'asse I per i segnali Q mentre il bit d3 definisce se esso e* ne.lla porzione superiore o inferiore di quel lato dell'asse I. I bit do, di e d2 definiscono il livello di ampiezza del segnale di errore sebbene l'integratore 90 veda solamente zeri logici e uno logici. Mentre un tale sistema potrebbe essere certamente progettato e rientra nell'ambito protettivo della presente invenzione, la circuiteria per questo approccio e' piu' semplice .

Da quanto sopra, si vede che l'anello di retroazione della tecnica anteriore di fig. 1 presenta limiti di prestazione relativi al livello di segnale in corrispondenza del convertitore 84 analogico digitale. Questo livello pu?' variare con le variazioni di guadagno tra l'amplificatore 52 a guadagno variabile e il convertitore A/D.

Inoltre, la potenza fuori banda nell'anello e? limitata dalla prestazione del filtro 30 passa banda.

La presente invenzione ha i vantaggi del livello tenuto costante all'ingresso del convertitore 84 analogico digitale. Poich?? il demodulatore della presente invenzione comprendente i blocchi 86 e 90 ha un ingresso digitale, il demodulatore e' lineare e non necessita la linearizzazione richiesta nel blocco 34 della tecnica anteriore. L'anello si adatta alle cangianti larghezze di banda RF/banda base mentre la versione dello stato anteriore della tecnica richiede variazioni di progetto per il filtro 30 passa banda con differenti frequenze in banda base. Inoltre, il demodulatore della presente invenzione riceve solo il segnale che interessa e non deve distinguere o ignorare segnali estranei come era richiesto al demodulatore 32 dello stato anteriore della tecnica.

Come sara ' evidente agli esperti del ramo, la funzione dell'equalizzatore 62 nel dominio del tempo e' di limitare gli effetti della interferenza inter-simbolo. In un sistema QAM, il TDE contiene anche informazioni sulla frequenza relativa del ricevitore al trasmettitore come pure il grado di quadratura della costellazione di dati ricevuti. La presa centrale di un tipico TDE pu?' contenere anche circuiti che determinano il livello di potenza del convertitore A/D. Il TDE usa tutte queste informazioni per controllare i moltiplicatori i quali sagomano in modo adattivo gli impulsi ricevuti per rimediare all?errore di cui sopra. Cosi?, il TDE ha limitate capacita' di CAG di solito non piu' di 3-6 dB di gamma. Questa circuiteria appena menzionata e? di tipo standard nella progettazione di TDE e non si richiede di praticare il concetto inventivo di usare il demodulatore CAG dentro il TDE per fornire il segnale per l'anello CAG complessivo incluso l'amplificatore a guadagno variabile ed eliminare la circuiteria solitamente usata nella tecnica anteriore.

Pertanto rivendico un controllo automatico di guadagno per circuito di ricevitore impiegante un equalizzatore nel dominio del tempo quale sorgente del segnale CAG. Mentre ho discusso l?invenzione con riferimento a determinati ricevitori radio tradizionali, il concetto pu?' essere usato in molte altre applicazioni incorporanti equalizzatori quale un apparecchio radio digitale a modulazione di ampiezza.

Desidero pertanto essere limitato, non dalla portata della specifica attuazione illustrata nei disegni, ma solamente dalla portata delle rivendicazioni allegate in cui io rivendico.

Claims

RIVENDICAZIONI 1. Il metodo di provvedere controllo automatico di guadagno (CAG) in un ricevitore radio comprendente le fasi di: a) amplificazione a guadagno controllabile di un segnale d'ingresso per fornire un primo segnale ad ampiezza variabile; b) filtraggio di detto primo segnale per fornire secondi ,segnali analogici; c) equalizzazione nel dominio del tempo (TDE) di detti secondi segnali mediante conversione analogico-digitale (A/D), combinazione logica ed integrazione degli stessi per fornire un terzo segnale CAG e rimandare una versione di detto terzo segnale ad un sommatore all'ingresso del TDE per controllare il guadagno della porzione TDE del ricevitore radio; e d) filtraggio e demodulazione a soglia di detto terzo segnale prima di usare lo stesso per controllare in guadagno lo stadio amplificatore di cui alla fase a).
2. Apparato di controllo automatico di guadagno (CAG) per l'uso di un ricevitore radio comprendente in combinazione: - mezzi amplificatori controllati, includenti segnale d'ingresso, segnale di uscita e mezzi di ingresso segnale di controllo, per amplificare in modo controllabile un segnale di ingresso ad essi applicato; - mezzi equalizzatori nel dominio del tempo (TDE), includenti uscita segnale CAG, uscita segnale equalizzato e mezzi di ingresso segnale, connessi a detta uscita segnale di detti mezzi amplificatori controllati; e - mezzi di retroazione, collegati tra detta uscita di segnale CAG e detto ingresso di segnale di controllo di detti mezzi amplificatori controllati.
3. Apparato secondo la rivendicazione 2 in cui detti mezzi di retroazione comprendono: - mezzi di filtro di anello modificanti il segnale; e - mezzi demodulatori a soglia.
4. Apparato secondo la rivendicazione 2 in cui il collegamento tra detti mezzi amplificatori controllati e detti mezzi di ingresso di detti mezzi TDE include mezzi miscelatori e mezzi di filtro in banda base per separare il segnale da detti mezzi amplificatori controllati in componenti in fase e in quadratura di fase prima di equalizzare il risultato.
5. Il metodo per stabilizzare il livello di un segnale di ingresso a una porzione convertitore a?n'alogico-digitale (A/D) di un equalizzatore nel dominio del tempo (TDE), avente un segnale di controllo automatico di guadagno (CAG) utilizzato internamente e ricevente segnali da un amplificatore controllato a guadagno variabile dopo il missaggio ed il filtraggio degli stessi, comprendente le fasi di: - filtraggio ad anello di detto segnale CAG; e - applicazione del segnale filtrato all?amplificatore a guadagno variabile per il controllo in retroazione del guadagno dello stesso.
6. Il metodo per fornire controllo automatico di guadagno (CAG) in un ricevitore radio comprendente le fasi di: a) amplificazione a guadagno controllabile di un segnale d'ingresso per fornire un primo segnale ad ampiezza variabile; b) filtraggio di detto primo segnale per fornire secondi segnali analogici; c) equalizzazione del dominio del tempo (TDE) di detti secondi segnali mediante conversione analogico-d?gitale (A/D) , combinazione logica ed integrazione degli stessi per fornire un terzo segnale CAG e rimandare una versione di detto terzo segnale ad un s?mmatore all'ingresso del TDE per controllare il guadagno della porzione TDE del ricevitore radio; e d) filtraggio e demodulazione a soglia di detto terzo segnale prima di usare lo stesso per controllare in guadagno lo stadio amplificatore di cui alla fase a). ? . Apparato di controllo automatico di guadagno (CAG) per l?uso in un ricevitore radio comprendente in combinazione: - mezzi amplificatori controllati, includenti segnale d'ingresso, segnale di uscita e mezzi di ingresso segnale di controllo, per amplificare in modo controllabile un segnale di ingresso ad essi applicato; - mezzi equalizzatori nel dominio del tempo (TDE), includenti uscita segnale CAG, uscita segnale equalizzato e mezzi di ingresso segnale, connessi a detta uscita segnale di detti mezzi amplificatori controllati; e - mezzi di retroazione, collegati tra detta uscita di segnale CAG e detto ingresso di segnale di controllo di detti mezzi amplificatori controllati.