JPH0613454A - 半導体素子保管用トレイおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体素子保管用トレイから半導体素子の移送
に関して、半導体素子保管用トレイの半導体素子載置面
と、半導体素子の密着を防ぎ、移送をスムーズに行うこ
とができる半導体素子保管用トレイを提供する。 【構成】半導体素子保管用トレイの半導体素子載置面
に、点在する凸部、点在する凹部、連続するか交わる溝
を設け、疑似的に表面あらさをあらくし、前記半導体素
子載置面と、半導体素子の密着を防ぎ、前記半導体素子
保管用トレイから前記半導体素子の移送をスムーズにす
る。具体的には半導体素子保管用トレイ１２において、
半導体素子載置面４に、一つあるいは複数の点在する凸
部を設け、前記凸部の隆起した面が、前記半導体素子載
置面の半分の面積以内である等による。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子保管用トレ
イ（以下、トレイと記す。）に関し、とくに半導体素子
載置面（以下、載置面と記す。）の形状、およびその加
工方法に関する。

【０００２】

【従来の技術】図７は、従来より用いられているトレイ
の平面図である。また、図８は、前記トレイの断面図で
ある。

【０００３】トレイ１は、外形部６内に、載置面４が設
けてあり、半導体素子７を整然と保管するために、載置
面４上には、外枠２と仕切り板３が設けてある。半導体
素子７は、仕切り板３、あるいは、仕切り板３と外枠２
に囲まれた載置面４に載置され保存される。

【０００４】

【発明が解決しようとする課題】一般的に、トレイは、
合成樹脂により製作され、その製造方法は、通常に射出
成形がもちいられる。射出成形用の金型には、通常表面
あらさ２０ミクロン以下にコントロールされている。よ
って、前記トレイの各表面は、表面あらさ２０ミクロン
程度以下に保たれている。

【０００５】また、前記トレイに保存される半導体素子
において、前記トレイと接触する面、すなわち、半導体
素子能動面の裏の面の表面のあらさは、未研削のウエハ
を用いた場合は、１ミクロン以下、研削したウエハを用
いた場合は、１０ミクロン以下である。

【０００６】よって、前記トレイと、前記トレイに保管
される前記半導体素子において、両者の接触面、すなわ
ち前記トレイの載置面と前記半導体素子裏面は、表面あ
らさが小さいため密着し、大気圧により密着性を強くす
ることとなる。

【０００７】その結果として、前記トレイに保管された
前記半導体素子を使用する際、コレット等により真空吸
着し、半導体装置用リードフレーム等に移送を試みて
も、しばし、前記トレイの積載面と前記半導体素子の強
い密着性のために、移送ができないことがある。

【０００８】これを解決するために、図９、図１０の貫
通孔付きトレイ１１に示すように、載置面４から裏面５
に貫通孔８を設け、大気圧による密着性の向上を破壊す
る工夫がなされたトレイが考案されてきた。しかし、裏
面５に貫通孔８が存在するために、貫通孔８より、粉塵
が進入し保管されている半導体素子の表面を汚染してし
まい、貫通孔付きトレイ１１は、完全な解決とは言えな
かった。

【０００９】

【課題を解決するための手段】半導体素子載置面、外
枠、仕切り板等からなる半導体素子保管トレイにおい
て、 前記半導体素子載置面に、一つあるいは複数の凸
部を設け、前記凸部の隆起した面が、前記半導体素子載
置面の半分の面積以内であることを特徴とするか、また
は、前記トレイにおいて、前記半導体素子載置面に、一
つあるいは複数の凹部を設け、前記凹部の没落した面
が、前記半導体素子載置面の半分の面積以内であること
を特徴とするか、あるいは、前記トレイにおいて、前記
半導体素子載置面に、溝を設け、前記溝部の面積が前記
半導体素子載置面の半分以下の面積であることを特徴と
するものである。

【００１０】（１） 半導体素子載置面、外形部、外
枠、仕切り板等からなる半導体素子保管トレイにおい
て、前記半導体素子載置面に、一つあるいは複数の点在
する凸部を設け、前記凸部の隆起した面が、前記半導体
素子載置面の半分の面積以内とする。

【００１１】（２） （１）の半導体素子保管用トレイ
において、金型を用いた射出成形により、半導体素子載
置面、外形部、外枠、仕切り板からなる半導体素子保管
用トレイを製作し、その後、一つあるいは複数の細かい
個体を、前記半導体素子載置面に接着して、前記半導体
素子載置面に凸部を設ける製造方法。

【００１２】（３） 半導体素子載置面、外形部、外
枠、仕切り板等からなる半導体素子保管トレイにおい
て、前記半導体素子載置面に、一つあるいは複数の点在
する凹部を設け、前記凹部の陥没した面が、前記半導体
素子載置面の半分の面積以内とする。

【００１３】（４） （１）の半導体素子保管用トレイ
において、金型を用いた射出成形により、半導体素子載
置面、外形部、外枠、仕切り板からなる半導体素子保管
用トレイを製作し、その後、研削加工により、前記半導
体素子載置面に、一つあるいは複数の点在する凹部を設
けるトレイ製造方法。

【００１４】（５） 半導体素子載置面、外形部、外
枠、仕切り板等からなる半導体素子保管トレイにおい
て、前記半導体素子載置面に、連続、あるいは交わる溝
を設け、前記溝部の面積が前記半導体素子載置面の半分
以下の面積である。

【００１５】（６） （５）の半導体素子保管用トレイ
において、金型を用いた射出成形により、半導体素子載
置面、外形部、外枠、仕切り板からなる半導体素子保管
用トレイを製作し、その後、研削加工により、前記半導
体素子載置面に、連続、あるいは交わる溝を設ける製造
方法。

【００１６】等からなる。

【００１７】

【作用】本発明を実施することにより、トレイの載置面
と前記トレイに保管される半導体素子の裏面の密着を防
ぎ、前記トレイから前記半導体素子を移送する際の、吸
着ミス等が低減できる。

【００１８】また、同様な効果をもち、従来より考案さ
れている図９、図１０に示すような貫通孔付きトレイに
比べ、粉塵の進入を防ぐことができる。

【００１９】

【実施例】図１は、本発明の手段（１）を実施した場合
のトレイ（以下、凸部付きトレイと記す。）の平面図で
あり、図２は、断面図である。以下、その詳細を説明し
ていく。

【００２０】図１において、凸部付きトレイ１２は、外
形部６の内部に載置面４が設けてあり、半導体素子を整
然と保管するために、外枠２と仕切り板３により、載置
面４を格子状に分割している。また、載置面４上に、点
在する凸部８１を、凸部８１の隆起部の面積の総和が、
積載面４の面積の半分以下の範囲で、配する。このよう
な構成において、図２に示すように、点在した凸部８１
を設けたことにより、半導体素子７と載置面４が密接し
なくなり、隙間９が生じる。よって、半導体素子７と載
置面４の密着がなくなり、凸部付きトレイ１２から半導
体素子７の移送をスムーズに行うことができる。

【００２１】また、凸部８１の製作方法として、手段
（２）のように、図７、図８に示すような、トレイを射
出成形により製作し、凸部８１となるべく個体を、載置
面４に接着し、凸部８１を形成する方法がある。他に、
射出成形用金型において、載置面を構成する面に、凹部
を設け、射出成形時に凸部８１を成形する方法もある。
図３は、本発明の手段（３）を実施した場合のトレイ
（以下、凹部付きトレイと記す。）の平面図であり、図
４は、断面図である。

【００２２】手段（３）は、手段（１）の凸部８１の代
わりに、点在する凹部８２を設けて、隙間９を生じさせ
たものであり、以下、その詳細を説明していく。図３に
おいて、凹部付きトレイ１３は、外形部６の内部に載置
面４が設けてあり、半導体素子を整然と保管するため
に、外枠２と仕切り板３により、載置面４を格子状に分
割している。また、載置面４に、点在する凹部８２を、
凹部８２の陥没部の面積の総和が、積載面４の面積の半
分以下の範囲で、配する。

【００２３】このような構成において、図４に示すよう
に、点在した凹部８１を設けたことにより、半導体素子
７と載置面４が密接しなくなり、隙間９が生じる。よっ
て、手段（１）と同様に、半導体素子７と載置面４の密
着がなくなり、凹部付きトレイ１３から半導体素子７の
移送をスムーズに行うことができる。

【００２４】また、凹部８２の製作方法として、手段
（４）のように、図７、図８に示すような、トレイを射
出成形により製作し、その後、凹部８１となるべく載置
面４を、研削加工により、凹部８２を形成する方法があ
る。他に、射出成形用金型において、載置面を構成する
面に、凸部を設け、射出成形時に凹部８２を成形する方
法もある。

【００２５】図５は、本発明の手段（５）を実施した場
合のトレイ（以下、溝付きトレイと記す。）の平面図で
あり、図６は、断面図である。手段（５）は、手段
（３）の凹部８２を拡大し、連続する溝状の溝部８３を
設けて、隙間９を生じさせたものであり、以下、その詳
細を説明していく。図５において、溝部付きトレイ１４
は、外形部６の内部に載置面４が設けてあり、半導体素
子を整然と保管するために、外枠２と仕切り板３によ
り、載置面４を格子状に分割している。また、載置面４
に、溝部８３を、溝部８３の陥没部の面積の総和が、積
載面４の面積の半分以下の範囲で、配する。

【００２６】このような構成において、図６に示すよう
に、凹部８２を溝部８３に拡大したことにより、半導体
素子７と載置面４が手段（３）以上に密接しなくなり、
隙間９が大きな形で生じる。よって、手段（１）、およ
び手段（３）と同様に、半導体素子７と載置面４の密着
がなくなり、溝付きトレイ１４から半導体素子７の移送
をスムーズに行うことができる。

【００２７】また、溝部８３は、連続する１本の溝で
も、複数の交わる溝でも構わない。また、溝部８３の製
作方法として、手段（６）のように、図７、図８に示す
ような、トレイを射出成形により製作し、その後、溝部
８３となるべく載置面４を、研削加工により、溝部８３
を形成する方法がある。他に、射出成形用金型におい
て、載置面を構成する面に、連続する凸部を設け、射出
成形時に溝部８３を成形する方法もある。

【００２８】

【発明の効果】以上のように、本発明によれば、トレイ
の載置面に、特殊形状を設け、疑似的に前記載置面のあ
らさをあらくしたことにより、前記トレイと、前記トレ
イに保管される半導体素子の密着がなくなり、前記トレ
イから前記半導体素子を、半導体装置用リードフレーム
等に移送する際の、コレット等の吸着ミスがなくなり、
スムーズに移送が行える。

【図面の簡単な説明】

【図１】本発明の手段（１）の実施例の平面図。

【図２】本発明の手段（１）の他の実施例の断面図。

【図３】本発明の手段（３）の実施例の平面図。

【図４】本発明の手段（３）の他の実施例の断面図。

【図５】本発明の手段（５）の実施例の平面図。

【図６】本発明の手段（５）の他の実施例の断面図。

【図７】従来のトレイの平面図。

【図８】従来のトレイの断面図。

【図９】貫通孔付きトレイの平面図。

【図１０】貫通孔付きトレイの断面図。

【符号の説明】

１ トレイ １１ 貫通孔付きトレイ １２ 凸部付きトレイ １３ 凹部付きトレイ １４ 溝付きトレイ ２ 外枠 ３ 仕切り板 ４ 載置面 ５ 裏面 ６ 外形部 ７ 半導体素子 ８ 貫通孔 ８１ 凸部 ８２ 凹部 ８３ 溝部 ９ 隙間

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体素子載置面、外形部、外枠、仕切
   り板等からなる半導体素子保管トレイにおいて、前記半
   導体素子載置面に、一つあるいは複数の点在する凸部を
   設け、前記凸部の隆起した面が、前記半導体素子載置面
   の半分の面積以内であることを特徴とする半導体素子保
   管用トレイ。
2. 【請求項２】 請求項１記載の半導体素子保管用トレイ
   において、金型を用いた射出成形により、半導体素子載
   置面、外形部、外枠、仕切り板からなる半導体素子保管
   用トレイを製作し、その後、一つあるいは複数の細かい
   個体を、前記半導体素子載置面に接着して、前記半導体
   素子載置面に凸部を設けることを特徴とする半導体素子
   保管用トレイの製造方法。
3. 【請求項３】 半導体素子載置面、外形部、外枠、仕切
   り板等からなる半導体素子保管トレイにおいて、前記半
   導体素子載置面に、一つあるいは複数の点在する凹部を
   設け、前記凹部の陥没した面が、前記半導体素子載置面
   の半分の面積以内であることを特徴とした半導体素子保
   管用トレイ。
4. 【請求項４】 請求項３記載の半導体素子保管用トレイ
   において、金型を用いた射出成形により、半導体素子載
   置面、外形部、外枠、仕切り板からなる半導体素子保管
   用トレイを製作し、その後、研削加工により、前記半導
   体素子載置面に、一つあるいは複数の点在する凹部を設
   けることを特徴とする半導体素子保管用トレイの製造方
   法。
5. 【請求項５】 半導体素子載置面、外形部、外枠、仕切
   り板等からなる半導体素子保管トレイにおいて、前記半
   導体素子載置面に、連続、あるいは交わる溝を設け、前
   記溝部の面積が前記半導体素子載置面の半分以下の面積
   であることを特徴とする半導体素子保管用トレイ。
6. 【請求項６】 請求項５記載の半導体素子保管用トレイ
   において、金型を用いた射出成形により、半導体素子載
   置面、外形部、外枠、仕切り板からなる半導体素子保管
   用トレイを製作し、その後、研削加工により、前記半導
   体素子載置面に、連続、あるいは交わる溝を設けること
   を特徴とする半導体素子保管用トレイの製造方法。