JPH06132728A - 電圧制御型発振回路 - Google Patents
電圧制御型発振回路Info
- Publication number
- JPH06132728A JPH06132728A JP28158592A JP28158592A JPH06132728A JP H06132728 A JPH06132728 A JP H06132728A JP 28158592 A JP28158592 A JP 28158592A JP 28158592 A JP28158592 A JP 28158592A JP H06132728 A JPH06132728 A JP H06132728A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos
- conductivity type
- control voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳ型集積回路にて実現される電圧制御型
発振回路（ＶＣＯ）において、制御電圧Ｖｃが接地電圧
Ｖｓｓから電源電圧Ｖｄｄまで広範囲に変化する場合に
おいても、発振周波数の可変範囲をＶＣＯの用途に応じ
て狭くするこが容易にでき、且つ低ジッタ化を実現す
る。 【構成】 Ｎ型半導体基板（１１）上に形成されたイン
バ−タ回路ＩＮＶと、インバ−タ回路ＩＮＶに対して、
外付けされたコンデンサＣ1及びＣ2とコイルＬとが接続
されて構成される従来からの低ジッタの２端子型ＬＣ発
振回路を用いて、Ｎ型半導体基板（１１）上に形成され
たＭＯＳキャパシタＣM1及びＣM2を具備し、ＭＯＳキャ
パシタＣM1のゲ−ト電極（１５）はインバ−タ回路ＩＮ
Ｖの入力に接続され、ＭＯＳキャパシタＣM2のゲ−ト電
極（１５）はインバ−タ回路ＩＮＶの出力に接続され、
ＭＯＳキャパシタＣM1及びＣM2のウエル電極（１３）は
制御電圧印加端子ＦＣに接続されて、ＭＯＳキャパシタ
ＣM1及びＣM2のウエル層（１２）の電位を制御電圧Ｖｃ
により制御設定したことを特徴とする。
発振回路（ＶＣＯ）において、制御電圧Ｖｃが接地電圧
Ｖｓｓから電源電圧Ｖｄｄまで広範囲に変化する場合に
おいても、発振周波数の可変範囲をＶＣＯの用途に応じ
て狭くするこが容易にでき、且つ低ジッタ化を実現す
る。 【構成】 Ｎ型半導体基板（１１）上に形成されたイン
バ−タ回路ＩＮＶと、インバ−タ回路ＩＮＶに対して、
外付けされたコンデンサＣ1及びＣ2とコイルＬとが接続
されて構成される従来からの低ジッタの２端子型ＬＣ発
振回路を用いて、Ｎ型半導体基板（１１）上に形成され
たＭＯＳキャパシタＣM1及びＣM2を具備し、ＭＯＳキャ
パシタＣM1のゲ−ト電極（１５）はインバ−タ回路ＩＮ
Ｖの入力に接続され、ＭＯＳキャパシタＣM2のゲ−ト電
極（１５）はインバ−タ回路ＩＮＶの出力に接続され、
ＭＯＳキャパシタＣM1及びＣM2のウエル電極（１３）は
制御電圧印加端子ＦＣに接続されて、ＭＯＳキャパシタ
ＣM1及びＣM2のウエル層（１２）の電位を制御電圧Ｖｃ
により制御設定したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は電圧制御型発振回路に関
し、特にＭＯＳ型集積回路にて実現される電圧制御型発
振回路に関する。
し、特にＭＯＳ型集積回路にて実現される電圧制御型発
振回路に関する。
【０００２】
【従来の技術】一般に、電圧制御型発振回路（以下、Ｖ
ＣＯと称する。）は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ
Ｌｏｏｐ）回路やＡＦＣ（Ａｕｔｏ Ｆｒｅｑｅｎｃｙ
Ｃｏｎｔｒｏｌｌｅｒ）回路等に用いられているが、
ＭＯＳ型集積回路にて実現されるＶＣＯには例えば図７
に示すものがある。
ＣＯと称する。）は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ
Ｌｏｏｐ）回路やＡＦＣ（Ａｕｔｏ Ｆｒｅｑｅｎｃｙ
Ｃｏｎｔｒｏｌｌｅｒ）回路等に用いられているが、
ＭＯＳ型集積回路にて実現されるＶＣＯには例えば図７
に示すものがある。
【０００３】図７に示すＶＣＯの構成は、奇数個のＣＭ
ＯＳインバ−タ（１）をリング接続し、各ＣＭＯＳイン
バ−タ（１）を構成するＮチャンネルＭＯＳトランジス
タと接地電圧Ｖｓｓ間に、ＮチャンネルＭＯＳトランジ
スタ（２）が直列接続され、ＮチャンネルＭＯＳトラン
ジスタ（２）の各ゲ−ト（３）は制御電圧印加端子ＦＣ
に接続され、この端子から制御電圧Ｖｃが印加される。
ＯＳインバ−タ（１）をリング接続し、各ＣＭＯＳイン
バ−タ（１）を構成するＮチャンネルＭＯＳトランジス
タと接地電圧Ｖｓｓ間に、ＮチャンネルＭＯＳトランジ
スタ（２）が直列接続され、ＮチャンネルＭＯＳトラン
ジスタ（２）の各ゲ−ト（３）は制御電圧印加端子ＦＣ
に接続され、この端子から制御電圧Ｖｃが印加される。
【０００４】この構成によればＮチャンネルＭＯＳトラ
ンジスタ（２）の各ゲ−ト（３）に印加される制御電圧
Ｖｃを変化させることによりＮチャンネルＭＯＳトラン
ジスタ（２）のオン抵抗が変化し、各ＣＭＯＳインバ−
タ（１）の次段の容量の放電時間が変化する。従って制
御電圧Ｖｃの電圧に応じて発振周波数を可変制御するこ
とが可能なＶＣＯが実現できる。
ンジスタ（２）の各ゲ−ト（３）に印加される制御電圧
Ｖｃを変化させることによりＮチャンネルＭＯＳトラン
ジスタ（２）のオン抵抗が変化し、各ＣＭＯＳインバ−
タ（１）の次段の容量の放電時間が変化する。従って制
御電圧Ｖｃの電圧に応じて発振周波数を可変制御するこ
とが可能なＶＣＯが実現できる。
【０００５】
【発明が解決しようとする課題】ところで、テレビ用等
のＡＦＣ回路においては、制御電圧Ｖｃの変化に基づい
て制御される発振周波数の可変範囲を狭くし、且つ低ジ
ッタ化したＶＣＯを搭載したいという要求がある。しか
しながら上述した構成のＶＣＯでは、制御電圧Ｖｃの変
化に基づくＮチャンネルＭＯＳトランジスタ（２）のオ
ン抵抗の変化が著しく、これにより発振周波数の可変範
囲が大きくなる。さらに、制御電圧Ｖｃに基づいて制御
される発振周波数が低くなるに従い、ＶＣＯの出力波形
の低電圧レベル側が接地電圧Ｖｓｓから上昇してしま
う。このためＶＣＯの出力波形の低電圧レベル側が、該
ＶＣＯの出力を受け取る図示しない入力回路（例えばイ
ンバ−タ回路等）のスレッショルド電圧に近付くと、前
記入力回路から出力される発振波形が非常に不安定にな
りジッタの発生を招くという問題点を有していた。
のＡＦＣ回路においては、制御電圧Ｖｃの変化に基づい
て制御される発振周波数の可変範囲を狭くし、且つ低ジ
ッタ化したＶＣＯを搭載したいという要求がある。しか
しながら上述した構成のＶＣＯでは、制御電圧Ｖｃの変
化に基づくＮチャンネルＭＯＳトランジスタ（２）のオ
ン抵抗の変化が著しく、これにより発振周波数の可変範
囲が大きくなる。さらに、制御電圧Ｖｃに基づいて制御
される発振周波数が低くなるに従い、ＶＣＯの出力波形
の低電圧レベル側が接地電圧Ｖｓｓから上昇してしま
う。このためＶＣＯの出力波形の低電圧レベル側が、該
ＶＣＯの出力を受け取る図示しない入力回路（例えばイ
ンバ−タ回路等）のスレッショルド電圧に近付くと、前
記入力回路から出力される発振波形が非常に不安定にな
りジッタの発生を招くという問題点を有していた。
【０００６】従って上述した構成のＶＣＯでは、制御電
圧印加端子ＦＣに印加される制御電圧Ｖｃが接地電圧Ｖ
ｓｓから電源電圧Ｖｄｄまで変化するような場合におい
て、発振周波数の可変範囲を狭くし、且つ低ジッタのＶ
ＣＯを設計することは困難であった。本発明は上述した
課題に鑑みて為されたものであり、制御電圧Ｖｃが接地
電圧Ｖｓｓから電源電圧Ｖｄｄまで変化する場合におい
ても、ＶＣＯの用途に応じて発振周波数の可変範囲を狭
くすることが容易にでき、しかも低ジッタ化したＶＣＯ
を提供することを目的とするものである。
圧印加端子ＦＣに印加される制御電圧Ｖｃが接地電圧Ｖ
ｓｓから電源電圧Ｖｄｄまで変化するような場合におい
て、発振周波数の可変範囲を狭くし、且つ低ジッタのＶ
ＣＯを設計することは困難であった。本発明は上述した
課題に鑑みて為されたものであり、制御電圧Ｖｃが接地
電圧Ｖｓｓから電源電圧Ｖｄｄまで変化する場合におい
ても、ＶＣＯの用途に応じて発振周波数の可変範囲を狭
くすることが容易にでき、しかも低ジッタ化したＶＣＯ
を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明のＶＣＯは図１及
び図２に示す如く、Ｎ型半導体基板（１１）上に形成さ
れたインバ−タ回路ＩＮＶと、前記インバ−タ回路ＩＮ
Ｖに対して、外付けされたコンデンサＣ1及びＣ2とコイ
ルＬを接続して構成される２端子型ＬＣ発振回路をベ−
スとして構成されるもので、前記Ｎ型半導体基板（１
１）上に形成されたＰ-型のウエル層（１２）と、前記
ウエル層（１２）表面に形成されたＰ+型の拡散層から
なるウエル電極（１３）と、前記ウエル層（１２）上に
形成されたゲ−ト酸化膜（１４）と、前記ゲ−ト酸化膜
（１４）上に形成されたゲ−ト電極（１５）とからなる
ＭＯＳキャパシタＣM1及びＣM2を具備し、前記ＭＯＳキ
ャパシタＣM1のゲ−ト電極（１５）は前記インバ−タ回
路ＩＮＶの入力に接続され、前記ＭＯＳキャパシタＣM2
のゲ−ト電極（１５）は前記インバ−タ回路ＩＮＶの出
力に接続され、前記ＭＯＳキャパシタＣM1及びＣM2のウ
エル電極（１３）は、制御電圧印加端子ＦＣに接続し
て、前記制御電圧印加端子ＦＣに印加される制御電圧Ｖ
ｃにより前記ウエル層（１２）の電位を制御設定したこ
とを特徴とするものである。
び図２に示す如く、Ｎ型半導体基板（１１）上に形成さ
れたインバ−タ回路ＩＮＶと、前記インバ−タ回路ＩＮ
Ｖに対して、外付けされたコンデンサＣ1及びＣ2とコイ
ルＬを接続して構成される２端子型ＬＣ発振回路をベ−
スとして構成されるもので、前記Ｎ型半導体基板（１
１）上に形成されたＰ-型のウエル層（１２）と、前記
ウエル層（１２）表面に形成されたＰ+型の拡散層から
なるウエル電極（１３）と、前記ウエル層（１２）上に
形成されたゲ−ト酸化膜（１４）と、前記ゲ−ト酸化膜
（１４）上に形成されたゲ−ト電極（１５）とからなる
ＭＯＳキャパシタＣM1及びＣM2を具備し、前記ＭＯＳキ
ャパシタＣM1のゲ−ト電極（１５）は前記インバ−タ回
路ＩＮＶの入力に接続され、前記ＭＯＳキャパシタＣM2
のゲ−ト電極（１５）は前記インバ−タ回路ＩＮＶの出
力に接続され、前記ＭＯＳキャパシタＣM1及びＣM2のウ
エル電極（１３）は、制御電圧印加端子ＦＣに接続し
て、前記制御電圧印加端子ＦＣに印加される制御電圧Ｖ
ｃにより前記ウエル層（１２）の電位を制御設定したこ
とを特徴とするものである。
【０００８】
【作用】上述の手段によれば、２端子型ＬＣ発振回路に
付加されたＭＯＳキャパシタＣ M1及びＣM2のウエル層
（１２）の電位は制御電圧Ｖｃにより制御されるので、
制御電圧Ｖｃの変化に応じてＭＯＳキャパシタＣM1及び
ＣM2の容量が変化する。そして、外付けされたコイルＬ
のインダクタンスと外付けされたコンデンサＣ1及びＣ2
の容量とＭＯＳキャパシタＣM1及びＣM2の容量に応じた
発振周波数がインバ−タ回路ＩＮＶから出力される。こ
れにより発振周波数を制御電圧Ｖｃによって可変制御す
ることが可能なＶＣＯが得られる。
付加されたＭＯＳキャパシタＣ M1及びＣM2のウエル層
（１２）の電位は制御電圧Ｖｃにより制御されるので、
制御電圧Ｖｃの変化に応じてＭＯＳキャパシタＣM1及び
ＣM2の容量が変化する。そして、外付けされたコイルＬ
のインダクタンスと外付けされたコンデンサＣ1及びＣ2
の容量とＭＯＳキャパシタＣM1及びＣM2の容量に応じた
発振周波数がインバ−タ回路ＩＮＶから出力される。こ
れにより発振周波数を制御電圧Ｖｃによって可変制御す
ることが可能なＶＣＯが得られる。
【０００９】また上述した構成によれば、外付けされた
コンデンサＣ1及びＣ2の容量をＭＯＳキャパシタＣM1及
びＣM2の容量に対して大きな値に設定すれば、それだけ
制御電圧Ｖｃの変化に対する２端子型ＬＣ発振回路の容
量の変化率は小さくなる。これにより制御電圧Ｖｃが接
地電圧Ｖｓｓから電源電圧Ｖｄｄまで変化した場合にお
いてもＶＣＯの発振周波数の可変範囲をＶＣＯの用途に
応じて狭くすることが容易に実現できる。
コンデンサＣ1及びＣ2の容量をＭＯＳキャパシタＣM1及
びＣM2の容量に対して大きな値に設定すれば、それだけ
制御電圧Ｖｃの変化に対する２端子型ＬＣ発振回路の容
量の変化率は小さくなる。これにより制御電圧Ｖｃが接
地電圧Ｖｓｓから電源電圧Ｖｄｄまで変化した場合にお
いてもＶＣＯの発振周波数の可変範囲をＶＣＯの用途に
応じて狭くすることが容易に実現できる。
【００１０】さらにこの発明によれば、従来から用いら
れている低ジッタの２端子型ＬＣ発振回路をベ−スとし
てＶＣＯを構成しているので、制御電圧Ｖｃの変化に基
づいて制御される発振周波数が変化してもインバ−タ回
路ＩＮＶの出力からは、接地電圧Ｖｓｓから電源電圧Ｖ
ｄｄまでフルスイングする安定した発振波形が得られる
ため、低ジッタ化を実現したＶＣＯが提供できる。
れている低ジッタの２端子型ＬＣ発振回路をベ−スとし
てＶＣＯを構成しているので、制御電圧Ｖｃの変化に基
づいて制御される発振周波数が変化してもインバ−タ回
路ＩＮＶの出力からは、接地電圧Ｖｓｓから電源電圧Ｖ
ｄｄまでフルスイングする安定した発振波形が得られる
ため、低ジッタ化を実現したＶＣＯが提供できる。
【００１１】
【実施例】次に本発明の実地例を図面を参照して説明す
る。図１は本発明の第１の実施例に係る電圧制御型発振
回路（以下ＶＣＯと称する。）を示す回路図である。図
２は図１における本発明のＶＣＯを構成するＭＯＳキャ
パシタの断面構造図である。
る。図１は本発明の第１の実施例に係る電圧制御型発振
回路（以下ＶＣＯと称する。）を示す回路図である。図
２は図１における本発明のＶＣＯを構成するＭＯＳキャ
パシタの断面構造図である。
【００１２】図１においてＮ型半導体基板（１１）上に
形成されたインバ−タ回路ＩＮＶは入力端子ＩＮと出力
端子ＯＵＴの間に接続されている。Ｃ1及びＣ2はＮ型半
導体基板（１１）外部に設けられたコンデンサであっ
て、ＬはＮ型半導体基板（１１）外部に設けられたコイ
ルである。コイルＬは入力端子ＩＮと出力端子ＯＵＴの
間に接続され、コンデンサＣ1は入力端子ＩＮと接地電
圧Ｖｓｓとの間に接続され、コンデンサＣ2は出力端子
ＯＵＴと接地電圧Ｖｓｓとの間に接続されている。これ
によりベ−スとなる２端子型ＬＣ発振回路が構成され
る。尚ここで一点鎖線はＮ型半導体基板（１１）の外部
との境界を示すものである。
形成されたインバ−タ回路ＩＮＶは入力端子ＩＮと出力
端子ＯＵＴの間に接続されている。Ｃ1及びＣ2はＮ型半
導体基板（１１）外部に設けられたコンデンサであっ
て、ＬはＮ型半導体基板（１１）外部に設けられたコイ
ルである。コイルＬは入力端子ＩＮと出力端子ＯＵＴの
間に接続され、コンデンサＣ1は入力端子ＩＮと接地電
圧Ｖｓｓとの間に接続され、コンデンサＣ2は出力端子
ＯＵＴと接地電圧Ｖｓｓとの間に接続されている。これ
によりベ−スとなる２端子型ＬＣ発振回路が構成され
る。尚ここで一点鎖線はＮ型半導体基板（１１）の外部
との境界を示すものである。
【００１３】そしてＣM1及びＣM2はＮ型半導体基板（１
１）上に形成され、制御電圧印加端子ＦＣに印加される
制御電圧Ｖｃによって、その容量が電圧制御されるＭＯ
Ｓキャパシタであって、ＭＯＳキャパシタＣM1はインバ
−タ回路ＩＮＶの入力と制御電圧印加端子ＦＣとの間に
接続され、ＭＯＳキャパシタＣM2はインバ−タ回路ＩＮ
Ｖの出力と制御電圧印加端子ＦＣとの間に接続されてい
る。このようにして本発明のＶＣＯが構成され、発振出
力はインバ−タ回路ＩＮＶの出力から図示しない内部回
路へ伝達される。
１）上に形成され、制御電圧印加端子ＦＣに印加される
制御電圧Ｖｃによって、その容量が電圧制御されるＭＯ
Ｓキャパシタであって、ＭＯＳキャパシタＣM1はインバ
−タ回路ＩＮＶの入力と制御電圧印加端子ＦＣとの間に
接続され、ＭＯＳキャパシタＣM2はインバ−タ回路ＩＮ
Ｖの出力と制御電圧印加端子ＦＣとの間に接続されてい
る。このようにして本発明のＶＣＯが構成され、発振出
力はインバ−タ回路ＩＮＶの出力から図示しない内部回
路へ伝達される。
【００１４】ここで上記のように構成されるＶＣＯを構
成するＭＯＳキャパシタＣM1及びＣ M2は例えば図２に示
す如く形成されるものである。図２において（１１）は
Ｎ型半導体基板（以下基板と称する。）、（１２）は基
板（１１）上に形成されたウエル層であって、そのボロ
ン不純物濃度は１×１０12ｃｍ-3〜１×１０13ｃｍ-3、
接合深さ２μｍ〜４μｍに形成されている。（１３）は
ウエル層（１２）の表面に形成されたＰ+型の拡散層
（ボロン不純物濃度：約１×１０19ｃｍ-3）よりなるウ
エル電極である。（１４）はゲ−ト酸化膜であって４０
０Å程度の膜厚に形成されている。（１５）はゲ−ト酸
化膜（１４）上に形成されたゲ−ト電極（例えばリンを
多量にド−プしたポリシリコンよりなるもの）である。
また基板（１１）は基板（１１）表面に形成されたＮ+
型拡散層（１６）に電源電圧Ｖｄｄを印加することによ
って、電源電圧Ｖｄｄに設定されている。
成するＭＯＳキャパシタＣM1及びＣ M2は例えば図２に示
す如く形成されるものである。図２において（１１）は
Ｎ型半導体基板（以下基板と称する。）、（１２）は基
板（１１）上に形成されたウエル層であって、そのボロ
ン不純物濃度は１×１０12ｃｍ-3〜１×１０13ｃｍ-3、
接合深さ２μｍ〜４μｍに形成されている。（１３）は
ウエル層（１２）の表面に形成されたＰ+型の拡散層
（ボロン不純物濃度：約１×１０19ｃｍ-3）よりなるウ
エル電極である。（１４）はゲ−ト酸化膜であって４０
０Å程度の膜厚に形成されている。（１５）はゲ−ト酸
化膜（１４）上に形成されたゲ−ト電極（例えばリンを
多量にド−プしたポリシリコンよりなるもの）である。
また基板（１１）は基板（１１）表面に形成されたＮ+
型拡散層（１６）に電源電圧Ｖｄｄを印加することによ
って、電源電圧Ｖｄｄに設定されている。
【００１５】そしてＭＯＳキャパシタＣM1のゲ−ト電極
（１５）はＡｌ配線等によりインバ−タ回路ＩＮＶの入
力に接続され、ＭＯＳキャパシタＣM2のゲ−ト電極（１
５）はＡｌ配線等によりインバ−タ回路ＩＮＶの出力に
接続される。さらにＭＯＳキャパシタＣM1及びＣM2のウ
エル電極（１３）は同じくＡｌ配線等により制御電圧印
加端子ＦＣに接続され、ＭＯＳキャパシタＣM1及びＣM2
のウエル層（１２）の電位は、制御電圧印加端子ＦＣに
印加される制御電圧Ｖｃによって設定されるものであ
る。
（１５）はＡｌ配線等によりインバ−タ回路ＩＮＶの入
力に接続され、ＭＯＳキャパシタＣM2のゲ−ト電極（１
５）はＡｌ配線等によりインバ−タ回路ＩＮＶの出力に
接続される。さらにＭＯＳキャパシタＣM1及びＣM2のウ
エル電極（１３）は同じくＡｌ配線等により制御電圧印
加端子ＦＣに接続され、ＭＯＳキャパシタＣM1及びＣM2
のウエル層（１２）の電位は、制御電圧印加端子ＦＣに
印加される制御電圧Ｖｃによって設定されるものであ
る。
【００１６】上記のように構成されたＶＣＯにおいて、
ＭＯＳキャパシタＣM1及びＣM2の容量はゲ−ト電極（１
５）とウエル層（１２）間の電圧に依存して変化する。
すなわち、制御電圧印加端子ＦＣに印加される制御電圧
Ｖｃが接地電圧Ｖｓｓから電源電圧Ｖｄｄまで変化する
と、ウエル層（１２）の電位も接地電圧Ｖｓｓから電源
電圧Ｖｄｄまで変化することにより、ゲ−ト電極（１
５）下方のウエル層（１２）の表面はキャリアの空乏状
態からキャリアの蓄積状態へと変化することになる。従
って図３に示す如くＭＯＳキャパシタＣM1及びＣM2の容
量は制御電圧Ｖｃが接地電圧Ｖｓｓから電源電圧Ｖｄｄ
へと上昇するのに伴って右上がりに増加することにな
る。これにより２端子型ＬＣ発振回路の容量を制御電圧
Ｖｃによって可変制御することが可能となり、結果とし
て発振周波数を制御電圧Ｖｃに応じて可変制御可能なＶ
ＣＯが得られものである。
ＭＯＳキャパシタＣM1及びＣM2の容量はゲ−ト電極（１
５）とウエル層（１２）間の電圧に依存して変化する。
すなわち、制御電圧印加端子ＦＣに印加される制御電圧
Ｖｃが接地電圧Ｖｓｓから電源電圧Ｖｄｄまで変化する
と、ウエル層（１２）の電位も接地電圧Ｖｓｓから電源
電圧Ｖｄｄまで変化することにより、ゲ−ト電極（１
５）下方のウエル層（１２）の表面はキャリアの空乏状
態からキャリアの蓄積状態へと変化することになる。従
って図３に示す如くＭＯＳキャパシタＣM1及びＣM2の容
量は制御電圧Ｖｃが接地電圧Ｖｓｓから電源電圧Ｖｄｄ
へと上昇するのに伴って右上がりに増加することにな
る。これにより２端子型ＬＣ発振回路の容量を制御電圧
Ｖｃによって可変制御することが可能となり、結果とし
て発振周波数を制御電圧Ｖｃに応じて可変制御可能なＶ
ＣＯが得られものである。
【００１７】いま外付けコイルＬのインダクタンスを
Ｌ、外付けコンデンサＣ1及びＣ2の容量をＣ0、ＭＯＳ
キャパシタＣM1及びＣM2の容量をＣXとすれば、インバ
−タ回路ＩＮＶから出力される発振周波数ｆは ｆ＝１／｛２π（ＬＣ）1/2｝ （１） で表される。ここで Ｃ＝（Ｃ0＋ＣX）／２ （２） となるものである。
Ｌ、外付けコンデンサＣ1及びＣ2の容量をＣ0、ＭＯＳ
キャパシタＣM1及びＣM2の容量をＣXとすれば、インバ
−タ回路ＩＮＶから出力される発振周波数ｆは ｆ＝１／｛２π（ＬＣ）1/2｝ （１） で表される。ここで Ｃ＝（Ｃ0＋ＣX）／２ （２） となるものである。
【００１８】ここで本発明のＶＣＯによれば、外付けコ
ンデンサＣ1及びＣ2の容量Ｃ0と、Ｎ型半導体基板（１
１）上に形成されるＭＯＳキャパシタＣM1及びＣM2の容
量Ｃ Xは独立に設定することができる。従って前記第２
式から明らかな如く、外付けコンデンサＣ1及びＣ2の容
量Ｃ0とＭＯＳキャパシタＣM1及びＣM2の容量ＣXの容量
の比率に応じて制御電圧Ｖｃの変化に対する２端子型Ｌ
Ｃ発振回路の容量Ｃの変化率を調整することができる。
ンデンサＣ1及びＣ2の容量Ｃ0と、Ｎ型半導体基板（１
１）上に形成されるＭＯＳキャパシタＣM1及びＣM2の容
量Ｃ Xは独立に設定することができる。従って前記第２
式から明らかな如く、外付けコンデンサＣ1及びＣ2の容
量Ｃ0とＭＯＳキャパシタＣM1及びＣM2の容量ＣXの容量
の比率に応じて制御電圧Ｖｃの変化に対する２端子型Ｌ
Ｃ発振回路の容量Ｃの変化率を調整することができる。
【００１９】従って、例えば外付けコンデンサＣ1及び
Ｃ2の容量Ｃ0をＭＯＳキャパシタＣM 1及びＣM2の容量Ｃ
Xに対して大きな値に設定すれば、それだけ制御電圧Ｖ
ｃの変化に対する２端子型ＬＣ発振回路の容量Ｃの変化
率は小さくなる。これにより制御電圧Ｖｃが接地電圧Ｖ
ｓｓから電源電圧Ｖｄｄまで変化した場合においてもＶ
ＣＯの発振周波数の可変範囲をＶＣＯの用途に応じて狭
くすることが容易に実現できる。尚、ＭＯＳキャパシタ
ＣM1及びＣM2は第１及び第２のＭＯＳキャパシタの一例
であり、制御電圧印加端子ＦＣは電圧制御手段の一例で
ある。
Ｃ2の容量Ｃ0をＭＯＳキャパシタＣM 1及びＣM2の容量Ｃ
Xに対して大きな値に設定すれば、それだけ制御電圧Ｖ
ｃの変化に対する２端子型ＬＣ発振回路の容量Ｃの変化
率は小さくなる。これにより制御電圧Ｖｃが接地電圧Ｖ
ｓｓから電源電圧Ｖｄｄまで変化した場合においてもＶ
ＣＯの発振周波数の可変範囲をＶＣＯの用途に応じて狭
くすることが容易に実現できる。尚、ＭＯＳキャパシタ
ＣM1及びＣM2は第１及び第２のＭＯＳキャパシタの一例
であり、制御電圧印加端子ＦＣは電圧制御手段の一例で
ある。
【００２０】ここで図４はテレビ用ＡＦＣ回路への搭載
を目的として設計した本発明のＶＣＯに係る制御電圧Ｖ
ｃに対する発振周波数特性を示す特性図である。図４に
示す特性図は図１において、外付けされたコイルＬのイ
ンダクタンスＬ＝５．６μＨ、外付けされたコンデンサ
Ｃ1及びＣ2の容量Ｃ0＝３６．０ｐＦに設定し、電圧依
存性を有するＭＯＳキャパシタＣM1及びＣM2の容量ＣX
は、制御電圧Ｖｃが０Ｖ〜５Ｖまで変化する場合におい
て、ＣX＝６．５ｐＦ〜１３．０ｐＦ程度に設定した結
果得られたものである。図４から本発明のＶＣＯによれ
ば、制御電圧印加端子ＦＣに印加される制御電圧Ｖｃが
０Ｖ〜５Ｖと広範囲に変化した場合でもＶＣＯの発振周
波数の可変範囲は１４．７ＭＨｚ〜１３．５ＭＨｚであ
り、中心値＝１４．１ＭＨｚに対して±４％程度という
狭い可変範囲が実現されていることがわかる。
を目的として設計した本発明のＶＣＯに係る制御電圧Ｖ
ｃに対する発振周波数特性を示す特性図である。図４に
示す特性図は図１において、外付けされたコイルＬのイ
ンダクタンスＬ＝５．６μＨ、外付けされたコンデンサ
Ｃ1及びＣ2の容量Ｃ0＝３６．０ｐＦに設定し、電圧依
存性を有するＭＯＳキャパシタＣM1及びＣM2の容量ＣX
は、制御電圧Ｖｃが０Ｖ〜５Ｖまで変化する場合におい
て、ＣX＝６．５ｐＦ〜１３．０ｐＦ程度に設定した結
果得られたものである。図４から本発明のＶＣＯによれ
ば、制御電圧印加端子ＦＣに印加される制御電圧Ｖｃが
０Ｖ〜５Ｖと広範囲に変化した場合でもＶＣＯの発振周
波数の可変範囲は１４．７ＭＨｚ〜１３．５ＭＨｚであ
り、中心値＝１４．１ＭＨｚに対して±４％程度という
狭い可変範囲が実現されていることがわかる。
【００２１】さらに本発明によれば、従来からの低ジッ
タの２端子型ＬＣ発振回路をベ−スとしてＶＣＯを構成
しているので、制御電圧Ｖｃの変化に基づいて制御され
る発振周波数が変化してもＶＣＯを構成するインバ−タ
回路ＩＮＶの出力からは、接地電圧Ｖｓｓから電源電圧
Ｖｄｄまでフルスイングする安定した発振波形が得られ
るため低ジッタ化を実現したＶＣＯが提供できる。
タの２端子型ＬＣ発振回路をベ−スとしてＶＣＯを構成
しているので、制御電圧Ｖｃの変化に基づいて制御され
る発振周波数が変化してもＶＣＯを構成するインバ−タ
回路ＩＮＶの出力からは、接地電圧Ｖｓｓから電源電圧
Ｖｄｄまでフルスイングする安定した発振波形が得られ
るため低ジッタ化を実現したＶＣＯが提供できる。
【００２２】図５及び図６は、本発明の第２及び第３の
実施例に係るＶＣＯの構成を示す回路図である。図５及
び図６に示す実施例は、図１の実施例に示したＶＣＯを
構成するＭＯＳキャパシタＣM1及びＣM2の一方を除去し
て構成されるＶＣＯであり、この場合においても本発明
の効果が得られるものである。但し、回路構成の対称性
から図１の実施例に示した構成の方が回路設計が容易で
ある点で有利であると考えられる。
実施例に係るＶＣＯの構成を示す回路図である。図５及
び図６に示す実施例は、図１の実施例に示したＶＣＯを
構成するＭＯＳキャパシタＣM1及びＣM2の一方を除去し
て構成されるＶＣＯであり、この場合においても本発明
の効果が得られるものである。但し、回路構成の対称性
から図１の実施例に示した構成の方が回路設計が容易で
ある点で有利であると考えられる。
【００２３】
【発明の効果】以上説明した如く、本発明のＶＣＯによ
れば、従来の低ジッタの２端子型ＬＣ発振回路をベ−ス
として制御電圧Ｖｃにより電圧制御された容量を有する
ＭＯＳキャパシタＣM1及びＣM2を付加したことにより、
制御電圧印加端子ＦＣに印加される制御電圧Ｖｃが接地
電圧Ｖｓｓから電源電圧Ｖｄｄまで変化する場合におい
ても、発振周波数の可変範囲が狭く、低ジッタ化を実現
したＶＣＯを提供することが可能となる。特にテレビ用
等のＡＦＣ回路に搭載するＶＣＯとして好適である。
れば、従来の低ジッタの２端子型ＬＣ発振回路をベ−ス
として制御電圧Ｖｃにより電圧制御された容量を有する
ＭＯＳキャパシタＣM1及びＣM2を付加したことにより、
制御電圧印加端子ＦＣに印加される制御電圧Ｖｃが接地
電圧Ｖｓｓから電源電圧Ｖｄｄまで変化する場合におい
ても、発振周波数の可変範囲が狭く、低ジッタ化を実現
したＶＣＯを提供することが可能となる。特にテレビ用
等のＡＦＣ回路に搭載するＶＣＯとして好適である。
【００２４】さらに前記ＭＯＳキャパシタＣM1及びＣM2
は、従来のＣＭＯＳ製造プロセスに何らの変更も要せず
実現できるため、本発明のＶＣＯを形成する上での追加
工程が必要ないという利点も有している。
は、従来のＣＭＯＳ製造プロセスに何らの変更も要せず
実現できるため、本発明のＶＣＯを形成する上での追加
工程が必要ないという利点も有している。
【図１】本発明の第１の実施例に係る電圧制御型発振回
路を示す回路図である。
路を示す回路図である。
【図２】本発明の第１の実施例に係る電圧制御型発振回
路を構成するＭＯＳキャパシタの断面構造図である。
路を構成するＭＯＳキャパシタの断面構造図である。
【図３】ＭＯＳキャパシタ容量の制御電圧Ｖｃ依存性を
示す図である。
示す図である。
【図４】本発明の第１の実施例に係る電圧制御型発振回
路の制御電圧Ｖｃに対する発振周波数特性を示す図であ
る。
路の制御電圧Ｖｃに対する発振周波数特性を示す図であ
る。
【図５】本発明の第２の実施例に係る電圧制御型発振回
路を示す回路図である。
路を示す回路図である。
【図６】本発明の第３の実施例に係る電圧制御型発振回
路を示す回路図である。
路を示す回路図である。
【図７】従来例に係る電圧制御型発振回路を示す回路図
である。
である。
１１ ：Ｎ型半導体基板 １５ ：ゲ−ト電極 １３ ：ウエル電極 ＩＮＶ ：インバ−タ回路 Ｃ1、Ｃ2 ：外付けコンデンサ ＣM1、ＣM2 ：ＭＯＳキャパシタ Ｌ ：外付けコイル ＩＮ ：入力端子 ＯＵＴ ：出力端子 ＦＣ ：制御電圧印加端子 Ｖｃ ：制御電圧 Ｖｓｓ ：接地電圧
Claims (2)
- 【請求項１】 一導電型の半導体基板上に形成されたイ
ンバ−タ回路と、前記インバ−タ回路に対して、外付け
されたコンデンサ及びコイルを接続して構成される２端
子型ＬＣ発振回路を用いて構成される電圧制御型発振回
路であって、 前記一導電型半導体基板上に形成された逆導電型のウエ
ル層と、前記逆導電型のウエル層表面に形成された逆導
電型の拡散層からなるウエル電極と、前記逆導電型のウ
エル層上に形成されたゲ−ト酸化膜と、前記ゲ−ト酸化
膜上に形成されたゲ−ト電極とからなる第１及び第２の
ＭＯＳキャパシタを具備し、 前記第１のＭＯＳキャパシタのゲ−ト電極は前記インバ
−タ回路の入力に接続され、前記第２のＭＯＳキャパシ
タのゲ−ト電極は前記インバ−タ回路の出力に接続さ
れ、前記第１及び第２のＭＯＳキャパシタのウエル電極
は、その電圧を制御する電圧制御手段を接続して、前記
ウエル層の電圧を制御設定し得るようにしたことを特徴
とする電圧制御型発振回路。 - 【請求項２】 一導電型の半導体基板上に形成されたイ
ンバ−タ回路と、前記インバ−タ回路に対して、外付け
されたコンデンサ及びコイルを接続して構成される２端
子型ＬＣ発振回路を用いて構成される電圧制御型発振回
路であって、 前記一導電型半導体基板上に形成された逆導電型のウエ
ル層と、前記逆導電型のウエル層表面に形成された逆導
電型の拡散層からなるウエル電極と、前記逆導電型のウ
エル層上に形成されたゲ−ト酸化膜と、前記ゲ−ト酸化
膜上に形成されたゲ−ト電極とからなるＭＯＳキャパシ
タを具備し、 前記ＭＯＳキャパシタのゲ−ト電極は前記インバ−タ回
路の入力に接続されるか、もしくは前記インバ−タ回路
の出力に接続され、前記ＭＯＳキャパシタのウエル電極
は、その電圧を制御する電圧制御手段を接続して、前記
ウエル層の電圧を制御設定し得るようにしたことを特徴
とする電圧制御型発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28158592A JP2951128B2 (ja) | 1992-10-20 | 1992-10-20 | 電圧制御型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28158592A JP2951128B2 (ja) | 1992-10-20 | 1992-10-20 | 電圧制御型発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132728A true JPH06132728A (ja) | 1994-05-13 |
| JP2951128B2 JP2951128B2 (ja) | 1999-09-20 |
Family
ID=17641209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28158592A Expired - Lifetime JP2951128B2 (ja) | 1992-10-20 | 1992-10-20 | 電圧制御型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2951128B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009876A1 (de) * | 1989-02-23 | 1990-09-07 | Kurt Paul Cuttat | Verschlussnadel und damit bestückte einheit für spritzgussformen |
| EP0902483A1 (en) * | 1997-09-11 | 1999-03-17 | Telefonaktiebolaget Lm Ericsson | Electrical device comprising a voltage dependant capacitance and method of manufacturing the same |
| EP0942531A2 (en) * | 1998-03-10 | 1999-09-15 | Lucent Technologies Inc. | Voltage controlled oscillator (VCO) CMOS circuit |
| US6100770A (en) * | 1997-09-11 | 2000-08-08 | Telefonaktiebolaget Lm Ericsson (Publ) | MIS transistor varactor device and oscillator using same |
| EP1326284A2 (en) * | 2001-12-27 | 2003-07-09 | Broadcom Corporation | A thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
| US8508305B2 (en) | 2010-10-20 | 2013-08-13 | Lapis Semiconductor Co., Ltd. | Oscillation circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4046634B2 (ja) | 2003-04-08 | 2008-02-13 | Ｎｅｃエレクトロニクス株式会社 | 電圧制御型容量素子及び半導体集積回路 |
-
1992
- 1992-10-20 JP JP28158592A patent/JP2951128B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009876A1 (de) * | 1989-02-23 | 1990-09-07 | Kurt Paul Cuttat | Verschlussnadel und damit bestückte einheit für spritzgussformen |
| EP1981087A3 (en) * | 1997-09-11 | 2008-11-05 | Telefonaktiebolaget LM Ericsson (publ) | Electrical device comprising a voltage dependant capacitance and method for manufacturing the same |
| US6100770A (en) * | 1997-09-11 | 2000-08-08 | Telefonaktiebolaget Lm Ericsson (Publ) | MIS transistor varactor device and oscillator using same |
| EP0902483A1 (en) * | 1997-09-11 | 1999-03-17 | Telefonaktiebolaget Lm Ericsson | Electrical device comprising a voltage dependant capacitance and method of manufacturing the same |
| JP2012028782A (ja) * | 1997-09-11 | 2012-02-09 | Telefon Ab L M Ericsson | 電気デバイス |
| JP2014039043A (ja) * | 1997-09-11 | 2014-02-27 | Telefon Ab L M Ericsson | 電気デバイス |
| EP0942531A2 (en) * | 1998-03-10 | 1999-09-15 | Lucent Technologies Inc. | Voltage controlled oscillator (VCO) CMOS circuit |
| EP0942531A3 (en) * | 1998-03-10 | 2003-10-01 | Lucent Technologies Inc. | Voltage controlled oscillator (VCO) CMOS circuit |
| EP1326284A2 (en) * | 2001-12-27 | 2003-07-09 | Broadcom Corporation | A thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
| EP1326284A3 (en) * | 2001-12-27 | 2008-11-26 | Broadcom Corporation | A thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
| US7547956B2 (en) | 2001-12-27 | 2009-06-16 | Broadcom Corporation | Thick oxide P-gate NMOS capacitor for use in a low-pass filter of a circuit and method of making same |
| US8148219B2 (en) | 2001-12-27 | 2012-04-03 | Broadcom Corporation | Thick oxide P-gate NMOS capacitor for use in a low-pass filter of a circuit and method of making same |
| US8508305B2 (en) | 2010-10-20 | 2013-08-13 | Lapis Semiconductor Co., Ltd. | Oscillation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2951128B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI223445B (en) | Multi-terminal MOS varactor | |
| TW465173B (en) | Voltage controlled oscillator utilizing threshold voltage control of silicon on insulator MOSFETS | |
| US6621362B2 (en) | Varactor based differential VCO band switching | |
| JP2824370B2 (ja) | 位相同期ループ回路 | |
| US20050206465A1 (en) | Voltage control oscillator | |
| US9197222B2 (en) | Method and apparatus of a resonant oscillator separately driving two independent functions | |
| US6320474B1 (en) | MOS-type capacitor and integrated circuit VCO using same | |
| JP2951128B2 (ja) | 電圧制御型発振回路 | |
| US6566971B1 (en) | Method and circuitry for implementing a differentially tuned varactor-inductor oscillator | |
| US7098751B1 (en) | Tunable capacitance circuit for voltage control oscillator | |
| JP2003318417A (ja) | Ｍｏｓ型可変容量および半導体集積回路 | |
| JP2002208818A (ja) | 発振装置 | |
| JP5179848B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP4107362B2 (ja) | Ｍｏｓ型キャパシタ及び半導体集積回路装置 | |
| JP2003243521A (ja) | 容量素子及び容量素子を用いた半導体集積回路 | |
| US20130169373A1 (en) | Method and Apparatus of Capacitively Coupling an Adjustable Capacitive Circuit in a VCO | |
| US7274264B2 (en) | Low-power-dissipation CMOS oscillator circuits with capacitively coupled frequency control | |
| JPH0982892A (ja) | 半導体集積回路およびその製造方法 | |
| JP3221005B2 (ja) | 水晶発振回路 | |
| JP2004186776A (ja) | Ｐｌｌ回路 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JP2000124473A (ja) | 電圧可変容量を具備した集積回路素子及びこれを用い た電圧制御発振器 | |
| JP2002057526A (ja) | 電圧制御水晶発振器 | |
| JPH02280506A (ja) | デジタル制御圧電発振回路 | |
| JPH01162381A (ja) | 電圧制御可変キャパシタ及び可変周波数発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |