JPH01162381A - 電圧制御可変キャパシタ及び可変周波数発振器 - Google Patents
電圧制御可変キャパシタ及び可変周波数発振器Info
- Publication number
- JPH01162381A JPH01162381A JP29638588A JP29638588A JPH01162381A JP H01162381 A JPH01162381 A JP H01162381A JP 29638588 A JP29638588 A JP 29638588A JP 29638588 A JP29638588 A JP 29638588A JP H01162381 A JPH01162381 A JP H01162381A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- conductive layer
- semiconductor
- well
- variable capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011810 insulating material Substances 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
- H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
- H03B7/02—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
- H03B7/06—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の背景）
〔産業上の利用分野〕
本発明は電圧制御可変キャパシタ（ＶＶＣ）素子に関し
、特に、可変周波数発振器または可変周波数水晶発振器
と接続して、共通の半導体上に集積されたＶＶＣ素子に
関する。
、特に、可変周波数発振器または可変周波数水晶発振器
と接続して、共通の半導体上に集積されたＶＶＣ素子に
関する。
可変周波数発振器は、所定域で変化され得る周波数の信
号の供給に、広く用いられている。
号の供給に、広く用いられている。
かかる発振器は、例えば、フェイズ・ロック・ループ（
ＰＬＬ）で用いられる。ＰＬＬでは、発振器からの信号
の周波数は、可変周波数発振器の制御入力端子に印加す
る電圧を変えることによって、ＰＬＬへの人力信号の周
波数またはその倍数に従うようにされる。
ＰＬＬ）で用いられる。ＰＬＬでは、発振器からの信号
の周波数は、可変周波数発振器の制御入力端子に印加す
る電圧を変えることによって、ＰＬＬへの人力信号の周
波数またはその倍数に従うようにされる。
電圧制御発振器（ＶＣＯＳ）又は電圧制御水晶発振器（
ＶＣＸＯｓ）のような、可変周波数発振器は、一般に、
３つの独立な要素を有する。即ち、周波数決定回路網、
電圧制御可変キャパシタ（ＶＶＣ）、及び、発振回路で
ある。
ＶＣＸＯｓ）のような、可変周波数発振器は、一般に、
３つの独立な要素を有する。即ち、周波数決定回路網、
電圧制御可変キャパシタ（ＶＶＣ）、及び、発振回路で
ある。
周波数決定回路網は、先鋭度“Ｑ”の高いタンク回路で
あるか、又は、水晶共振器である。該回路は、ＶＶＣに
接続されて、ＶＣＯ又はｖｃｘ。
あるか、又は、水晶共振器である。該回路は、ＶＶＣに
接続されて、ＶＣＯ又はｖｃｘ。
の出力周波数を決定する。
ＶＶＣは、外部から端子間に印加される制御電圧に応じ
て容量を変える、２端子素子である。
て容量を変える、２端子素子である。
ＶＶＣによる容量変化は、タンク回路又は水晶共振器の
共振周波数をバブル″する。これにより、発振器の出力
周波数が変わる。
共振周波数をバブル″する。これにより、発振器の出力
周波数が変わる。
発振回路は、典型的には、発振の達成及び維持に必要な
ゲインとフィードバックとを与えるバイポーラ又は金属
・酸化物・半導体（ＭＯＳ）技術を利用した２端子（１
ポート）回路として考えられる。
ゲインとフィードバックとを与えるバイポーラ又は金属
・酸化物・半導体（ＭＯＳ）技術を利用した２端子（１
ポート）回路として考えられる。
しかし、発振回路からＶＶＣを分離するとコストが上昇
し、また、分離ＶＶＣを利用した可変発振器の生産収益
及び信頼性を減少させる。
し、また、分離ＶＶＣを利用した可変発振器の生産収益
及び信頼性を減少させる。
ＶＣＸ○において、周波数決定回路網、つまり水晶共振
器は、ｖＶＣと発振回路とに直列に接続されている。し
かし、ＶＶＣは、発振回路と同じ基板（以下、半導体と
呼ぶ）上、又は同じエピタキシャル層には集積されない
。なぜならば、従来技術のｖＶＣ構造は、水晶あるいは
発振器回路に接続可能な唯１つの端子を有し、残りの端
子は基板（接地）に接続されるからである。
器は、ｖＶＣと発振回路とに直列に接続されている。し
かし、ＶＶＣは、発振回路と同じ基板（以下、半導体と
呼ぶ）上、又は同じエピタキシャル層には集積されない
。なぜならば、従来技術のｖＶＣ構造は、水晶あるいは
発振器回路に接続可能な唯１つの端子を有し、残りの端
子は基板（接地）に接続されるからである。
コノ種のＶｖＣは、１９７７年のＲ，Ｓ、 ミュラー
とＴ、１．カミンスによる“集積回路用デバイスエレク
トロニクス”のＰ、 ３３４ の図Ｐ７．７（ａ）に示
されている。図示のように、上記ＶＶＣの１端子は酸化
物層によって半導体から絶縁された導電層であり、他の
端子は半導体自体である。
とＴ、１．カミンスによる“集積回路用デバイスエレク
トロニクス”のＰ、 ３３４ の図Ｐ７．７（ａ）に示
されている。図示のように、上記ＶＶＣの１端子は酸化
物層によって半導体から絶縁された導電層であり、他の
端子は半導体自体である。
このタイプのｖＶＣの理想特性についての幅広い評価は
、Ａ、ゲッッペルガーによる“シリコンに関する理想Ｍ
Ｏ３曲線”ベルシステムテクニカルジャーナル１９６６
年９月号Ｐ、Ｐ４Ｏ１０−１１２２の中に述べられてい
る。さらに同様のＶＶＣの働きについての記述は゛′集
積回路用デバイスエレクトロニクス′”のＰＰ、３１４
−３１７に詳細に記されている。しかし、ここでの目的
のための作用については、次に解説する。
、Ａ、ゲッッペルガーによる“シリコンに関する理想Ｍ
Ｏ３曲線”ベルシステムテクニカルジャーナル１９６６
年９月号Ｐ、Ｐ４Ｏ１０−１１２２の中に述べられてい
る。さらに同様のＶＶＣの働きについての記述は゛′集
積回路用デバイスエレクトロニクス′”のＰＰ、３１４
−３１７に詳細に記されている。しかし、ここでの目的
のための作用については、次に解説する。
端子に印加された電圧が所定のスレッショルド電圧を越
えると、電極の真下の半導体はキャリアーを失って（空
乏）非導電性になる。空乏層の深さは、電極の電圧によ
って変化する。また、静電容量は、空乏層の深さに反比
例して変化する。それゆえに静電容量は、印加電圧に反
比例して変化する。これは、固定プレート（導電層）か
らの距離によって容量を変化する機械的空気絶縁コンデ
ンサの可動プレート（半導体の空乏層と非空乏部分の境
界面）に類似する。この種のＶＶＣには、半導体の抵抗
率（数百から数千ｏｈｍ／５ｑｕａｒｅの範囲にわたる
）が高く、また、ＶＶＣの１つの端子が接地（又は半導
体に接続）されていることに起因して、直列抵抗分が高
くなるという欠点がある。
えると、電極の真下の半導体はキャリアーを失って（空
乏）非導電性になる。空乏層の深さは、電極の電圧によ
って変化する。また、静電容量は、空乏層の深さに反比
例して変化する。それゆえに静電容量は、印加電圧に反
比例して変化する。これは、固定プレート（導電層）か
らの距離によって容量を変化する機械的空気絶縁コンデ
ンサの可動プレート（半導体の空乏層と非空乏部分の境
界面）に類似する。この種のＶＶＣには、半導体の抵抗
率（数百から数千ｏｈｍ／５ｑｕａｒｅの範囲にわたる
）が高く、また、ＶＶＣの１つの端子が接地（又は半導
体に接続）されていることに起因して、直列抵抗分が高
くなるという欠点がある。
しかし、ＶＶＣを利用したｖｃｘｏにおいては、中心周
波数を決定する際の最大回路許容性のために、接地電位
から絶縁されたＶＶＣの両端子を持つことがより望まし
い。さらに、ＶＶＣについての低い直列抵抗分は、周波
数を最良に安定させ、最高周波数を生む。これを達成す
るた約に、ＶＶＣは物理的に発振回路から分離されてお
り、一般的には、超階Ｅｌ ｐ −ｎ接合ダイオードで
ある。このようなダイオードを発振回路と集積化するこ
きは可能であるが、該ダイオード製造に必要な処理過程
は、既に、発振回路を製造するのに使われる処理過程と
異なっていて、共用できない。即ち、他のタイプのＶＶ
Ｃは、ゲート電極である１つの端子と、ドレイン又はソ
ース（又は両者）電極である他の端子とを有する従来の
ＭＯＳ）ランジスタである。このようなりｖＣの作用は
、これまでに説明したものと同様である。
波数を決定する際の最大回路許容性のために、接地電位
から絶縁されたＶＶＣの両端子を持つことがより望まし
い。さらに、ＶＶＣについての低い直列抵抗分は、周波
数を最良に安定させ、最高周波数を生む。これを達成す
るた約に、ＶＶＣは物理的に発振回路から分離されてお
り、一般的には、超階Ｅｌ ｐ −ｎ接合ダイオードで
ある。このようなダイオードを発振回路と集積化するこ
きは可能であるが、該ダイオード製造に必要な処理過程
は、既に、発振回路を製造するのに使われる処理過程と
異なっていて、共用できない。即ち、他のタイプのＶＶ
Ｃは、ゲート電極である１つの端子と、ドレイン又はソ
ース（又は両者）電極である他の端子とを有する従来の
ＭＯＳ）ランジスタである。このようなりｖＣの作用は
、これまでに説明したものと同様である。
しかしながら、この構造によって可能となる静電容量の
変化量は、一般に、非常に狭い周波数範囲で動作する可
変発振器を除いては、不充分である。このため、一般的
な目的のためのＶｃ○やＶＣＸＯには不適当である。
変化量は、一般に、非常に狭い周波数範囲で動作する可
変発振器を除いては、不充分である。このため、一般的
な目的のためのＶｃ○やＶＣＸＯには不適当である。
〈以下、余白〉
（発明の概要〉
本発明の所期の目的は、容量変動域の大きなＶＶＣを提
供することである。該ＶＶＣは、発振回路を有する共通
の半導体基板に集積可能であり、端子を有せず、前記発
振回路の形成に必要なプロセスと実質的に同じプロセス
によって製造されるものである。
供することである。該ＶＶＣは、発振回路を有する共通
の半導体基板に集積可能であり、端子を有せず、前記発
振回路の形成に必要なプロセスと実質的に同じプロセス
によって製造されるものである。
本発明のさらなる目的は、直列抵抗分、スレッショルド
電圧、最小容量、及び最大〜最小容量変動を、所望の値
にするのに必要な、予測可能な特性を有するＶＶＣ構造
を提供することである。
電圧、最小容量、及び最大〜最小容量変動を、所望の値
にするのに必要な、予測可能な特性を有するＶＶＣ構造
を提供することである。
上記目的、及び、上記以外の他の目的は、発振回路を有
する共通の半導体基板にｖＶＣを形成し、さらに、２つ
の端子を形成することによって達成される。即ち、本発
明は、 半導体基板の導電タイプとは異なる第２の導電タイプと
して上記基板に形成されたウェル、該ウェルと同じ導電
タイプとして、しかし、抵抗率は該ウェルよりも低くな
るように、上記ウェル中に形成された少なくとも１つの
領域、上記ウェル、及び、上記各領域上に、所定厚さで
配置された絶縁材料、 該絶縁材料上に配置された導電層、を有し、上記各領域
は、相互に接続されて上記２つの端子の１つである第１
端子を形成し、また、上記導電層は、上記２つの端子の
１つである第２端子を形成することを特徴とするもので
ある。
する共通の半導体基板にｖＶＣを形成し、さらに、２つ
の端子を形成することによって達成される。即ち、本発
明は、 半導体基板の導電タイプとは異なる第２の導電タイプと
して上記基板に形成されたウェル、該ウェルと同じ導電
タイプとして、しかし、抵抗率は該ウェルよりも低くな
るように、上記ウェル中に形成された少なくとも１つの
領域、上記ウェル、及び、上記各領域上に、所定厚さで
配置された絶縁材料、 該絶縁材料上に配置された導電層、を有し、上記各領域
は、相互に接続されて上記２つの端子の１つである第１
端子を形成し、また、上記導電層は、上記２つの端子の
１つである第２端子を形成することを特徴とするもので
ある。
さらに、上記各領域は伸長され、所定長、所定幅の閉じ
たリングを形成する。該リングは、該リング上に配置さ
れた導電層を伴う内側エツジと外側エツジとを有し、該
導電層は、少なくとも内側エツジまで、伸長されている
。
たリングを形成する。該リングは、該リング上に配置さ
れた導電層を伴う内側エツジと外側エツジとを有し、該
導電層は、少なくとも内側エツジまで、伸長されている
。
く以下、余白〉
〈実施例の説明）
第１図に、電圧制御水晶発振暮１０を示す。
ネガティブ・インピーダンス要素１１は、後に詳述する
ように、水晶共振器１２によって決定される周波数での
発振を生せしめるのに必要なゲインを与える。
ように、水晶共振器１２によって決定される周波数での
発振を生せしめるのに必要なゲインを与える。
ネガティブ・インピーダンス要素１１と水晶共振器１２
とに直列に配置された電圧可変キャパシタ（ＶＶＣ）１
３は、水晶共振器１２の共振周波数からの、小さな、し
かし、制御された偏差を許容している。
とに直列に配置された電圧可変キャパシタ（ＶＶＣ）１
３は、水晶共振器１２の共振周波数からの、小さな、し
かし、制御された偏差を許容している。
ＶＶＣ１３は、端子ａ −ａ ’ に印加される電圧に
応じて、その容量を変化する。該電圧は、抵抗１５を介
して端子ａ”に印加される制御電圧Ｖ。
応じて、その容量を変化する。該電圧は、抵抗１５を介
して端子ａ”に印加される制御電圧Ｖ。
と、抵抗１６を介して端子ａに印加されるバイアス電圧
Ｖ ｂ ｉ ａ ｓとの差によって発生する。
Ｖ ｂ ｉ ａ ｓとの差によって発生する。
図示しない電圧源によって発生されるバイアス電圧Ｖ
ｂ ｉ ａ ａは、ＶＶＣ１３をバイアスして、所定の
制御電圧のもとで、発振器１０からの所定周波数の発振
を発生させる。
ｂ ｉ ａ ａは、ＶＶＣ１３をバイアスして、所定の
制御電圧のもとで、発振器１０からの所定周波数の発振
を発生させる。
典型的には、バイアス電圧Ｖ ｂ Ｌ ａ ｓは、発振
周波数の調整のために制御電圧Ｖ。が変化可能である制
御電圧範囲の中心が、所定の制御電圧であるようにセッ
トされる。
周波数の調整のために制御電圧Ｖ。が変化可能である制
御電圧範囲の中心が、所定の制御電圧であるようにセッ
トされる。
また、詳細については言及しないが、■、は、Ｖｏ に
対する調整を補償するべく、変化が可能である。Ｖｏ
は、発振器１０の温度変化又は製造の多様性のもとで、
・出力周波数を一定に維持するのに必要かもしれない。
対する調整を補償するべく、変化が可能である。Ｖｏ
は、発振器１０の温度変化又は製造の多様性のもとで、
・出力周波数を一定に維持するのに必要かもしれない。
キャパシタ１４は、バイパスとして使用されるが、ここ
での目的として、発振器１０の発振周波数についての有
意義な効果は、有しない。
での目的として、発振器１０の発振周波数についての有
意義な効果は、有しない。
ネガティブ・インピーダンス要素１１は、図示の発振器
１０に於いて、ゲイン・プラス・フィードバンク・アレ
ンジメントの一般的な表現で使用されている点に注目さ
れたい。
１０に於いて、ゲイン・プラス・フィードバンク・アレ
ンジメントの一般的な表現で使用されている点に注目さ
れたい。
望ましい実施例に於いて、ネガティブ・インピーダンス
要素１１は、コルピフツ・タイプの発振器（バイポーラ
トランジスタ、又は、ＦＥＴのような利得素子に接続さ
れた、分割容量性フィードバックアレンジメント）であ
る。しかし、他のタイ７’（７）フィードバックアレン
ジメントや、回路デザインであってもよい。
要素１１は、コルピフツ・タイプの発振器（バイポーラ
トランジスタ、又は、ＦＥＴのような利得素子に接続さ
れた、分割容量性フィードバックアレンジメント）であ
る。しかし、他のタイ７’（７）フィードバックアレン
ジメントや、回路デザインであってもよい。
しかしながら、ここでの目的のためには、上記フィード
バックアレンジメントは、リアクティブ要素−ここでは
キャパシタＣ１−に直列なネガティブ・レジスタンスと
して、示されている。
バックアレンジメントは、リアクティブ要素−ここでは
キャパシタＣ１−に直列なネガティブ・レジスタンスと
して、示されている。
後述するように、ここでの目的のために、ネガティブ・
レジスタンス−Ｒ９とキャパシタＣ１の値は、周波数の
関数として変化する。
レジスタンス−Ｒ９とキャパシタＣ１の値は、周波数の
関数として変化する。
水晶共振器１２（第１図）の単純化モデルを示す第２図
Ａに注目されたい。水晶共振器のための他のモデルも存
在するが、図示のモデルは、ここでの目的のために、充
分に正確である。
Ａに注目されたい。水晶共振器のための他のモデルも存
在するが、図示のモデルは、ここでの目的のために、充
分に正確である。
水晶１２の共振周波数は、主として、インダクタしゃ
とキャパシタＣ８との結合リアクタンスによって決定さ
れる。レジスタＲ８は、水晶１２の共振の先鋭度” Ｑ
”を決定する。レジスタンスの値は、５〜２０ｏｈｍ
ｓ （１０ＭＨｚ以上の周波数のＡＴカットの水晶発振
器に対して）であり、水晶１２のタイプと望ましい作動
時の周波数によって決定される。
とキャパシタＣ８との結合リアクタンスによって決定さ
れる。レジスタＲ８は、水晶１２の共振の先鋭度” Ｑ
”を決定する。レジスタンスの値は、５〜２０ｏｈｍ
ｓ （１０ＭＨｚ以上の周波数のＡＴカットの水晶発振
器に対して）であり、水晶１２のタイプと望ましい作動
時の周波数によって決定される。
第２図已に、ＶＶＣ１３（第１図）の単純化モデルを示
す。キャパシタＣ１は、ＶＶＣ１３に固有の寄生容量を
表わし、それに接続されている。
す。キャパシタＣ１は、ＶＶＣ１３に固有の寄生容量を
表わし、それに接続されている。
また、容量Ｃｖは、端子ａ −ａ ’ に印加される電
圧に応じて変化する可変容量を表す。
圧に応じて変化する可変容量を表す。
キャパシタＣｖの特性と構造については、後述するが、
ここでは、キャパシタＣｖの容量が、端子ａ −ａ ’
に印加される電圧の増加に対して単調に減少し、また
、減少に対して単調に増加することを述べるにとどめる
。
ここでは、キャパシタＣｖの容量が、端子ａ −ａ ’
に印加される電圧の増加に対して単調に減少し、また
、減少に対して単調に増加することを述べるにとどめる
。
さらに、キャパシタＣｖに関連するスレッショルド電圧
、及び、飽和電圧（トランジスタ物理に関連するスレッ
ショルド電圧、及び、飽和電圧と混同しないこと）があ
る。即ち、ＶＶＣ１３に印加される電圧が、スレッショ
ルド電圧より小さい場合、又は、飽和電圧より大きい場
合には、有意義な容量変化は、Ｃｖ に発生しない。
、及び、飽和電圧（トランジスタ物理に関連するスレッ
ショルド電圧、及び、飽和電圧と混同しないこと）があ
る。即ち、ＶＶＣ１３に印加される電圧が、スレッショ
ルド電圧より小さい場合、又は、飽和電圧より大きい場
合には、有意義な容量変化は、Ｃｖ に発生しない。
また、後述するように、スレンショルド電圧及び飽和電
圧は、チャンネル・イムプラントとして知られるＶＶＣ
１３の一部へのイムプラント不純物によって、所定電圧
にシフトされる。
圧は、チャンネル・イムプラントとして知られるＶＶＣ
１３の一部へのイムプラント不純物によって、所定電圧
にシフトされる。
レジスタＲｖ は、ＶＶＣ１３のＱ″′を決定する。Ｖ
ＶＣ１３の“Ｑ”は、キャパシタＣ３とキャパシタＣＶ
との結合による最大〜最小容量間の容量比が大きい状
態で、できるだけ高い（Ｒｖ は小さい）ことが望まし
いものとされる。
ＶＣ１３の“Ｑ”は、キャパシタＣ３とキャパシタＣＶ
との結合による最大〜最小容量間の容量比が大きい状
態で、できるだけ高い（Ｒｖ は小さい）ことが望まし
いものとされる。
第１図に示す発振回路で、レジスターＲ７の抵抗値は、
発振を発生させるべく水晶１２とＶＶＣ１３との合成抵
抗を克服するために、（ｖｖｃｉ３と水晶１２の結合に
よって指示される）望ましい発振周波数で、充分にネガ
ティブでなければならない。発振のための−Ｒ７の最小
値は、−（Ｒ、＋Ｒｖ）である。
発振を発生させるべく水晶１２とＶＶＣ１３との合成抵
抗を克服するために、（ｖｖｃｉ３と水晶１２の結合に
よって指示される）望ましい発振周波数で、充分にネガ
ティブでなければならない。発振のための−Ｒ７の最小
値は、−（Ｒ、＋Ｒｖ）である。
典型的には、−Ｒ１は、発振器１０の信頼性と速やかな
作動開始を保証するために、上記最小値よりも、かなり
大きい。
作動開始を保証するために、上記最小値よりも、かなり
大きい。
第３図に、コルピッツタイプ発振器の周波数に対する等
価抵抗（第１図のＲ１）を示す。ｆｌ を越える周波数
に於いてＲ７の抵抗値は負となり、周波数を増加させる
につれて、” ｏ ”に漸近することに注目されたい。
価抵抗（第１図のＲ１）を示す。ｆｌ を越える周波数
に於いてＲ７の抵抗値は負となり、周波数を増加させる
につれて、” ｏ ”に漸近することに注目されたい。
このため、Ｒ８が０″に近づく高周波数帯に於いて、発
振器１０を信頼性よく機能させるためには、水晶共振器
１２の抵抗率ＲＸ（第２図Ａ）と、ＶＶＣ１３の抵抗率
Ｒｖ（第２図Ｂ）とを、最小に保持しなければならない
。
振器１０を信頼性よく機能させるためには、水晶共振器
１２の抵抗率ＲＸ（第２図Ａ）と、ＶＶＣ１３の抵抗率
Ｒｖ（第２図Ｂ）とを、最小に保持しなければならない
。
上述のように、Ｒ，は、水晶１２のタイプと望ましい作
動周波数とによって定まる。したがってＲｖ の抵抗値
は、発振器１０の上限周波数に対する限定要因になり、
最小でなければならない。
動周波数とによって定まる。したがってＲｖ の抵抗値
は、発振器１０の上限周波数に対する限定要因になり、
最小でなければならない。
〈以下、余白〉
第４図は、本発明によるＶＶＣ１３（第１図）の構造の
断面を示す等角面である。
断面を示す等角面である。
ここに、ｎ型ウェル３１は、ｐ型基板又はエピタキシャ
ル層３３中に形成されている。ｐ型基板３３のみが示さ
れているが、ツイン・タブＣＭＯ８技術のように、任意
のタイプのエピタキシャル層を使用可能である。
ル層３３中に形成されている。ｐ型基板３３のみが示さ
れているが、ツイン・タブＣＭＯ８技術のように、任意
のタイプのエピタキシャル層を使用可能である。
また、ここに与えられた導電タイプは、−例を示すもの
であり、ｐ型及びｎ型の材料は、印加電圧の交換に相応
して交換され得ることに注目されたい。
であり、ｐ型及びｎ型の材料は、印加電圧の交換に相応
して交換され得ることに注目されたい。
方形リングを形成する抵抗率の低い伸長領域３４は、ウ
ェル３１中に形成される。リング幅は、該リングの内側
寸法よりもかなり小さく、本質的に、ウェル３１に対す
る非常に小さな接触抵抗として作用している。
ェル３１中に形成される。リング幅は、該リングの内側
寸法よりもかなり小さく、本質的に、ウェル３１に対す
る非常に小さな接触抵抗として作用している。
上記領域３４は、方形領域として示されているが、他の
リング形状、例えば、長円形を利用できることは明白で
ある。
リング形状、例えば、長円形を利用できることは明白で
ある。
絶縁層３５は、ウェル３１及び領域３４の上に配置され
る。絶縁層３５は、典型的には、基板３３に同時に形成
されるトランジスタ（不図示）のゲート絶縁層に使用さ
れる二酸化珪素である。
る。絶縁層３５は、典型的には、基板３３に同時に形成
されるトランジスタ（不図示）のゲート絶縁層に使用さ
れる二酸化珪素である。
絶縁層３５上には、導電層３６が堆積される。
導電層３６は、典型的には、上記トランジスタのゲート
に使用される多結晶シリコンである。
に使用される多結晶シリコンである。
導電層３６は、ＶＶＣ１３（第１図、及び第２図Ｂ）の
２つの端子ａ、ａ’の１つである第１端子である。また
、前記領域３４は、第２端子を形成する。該領域３４は
、ＶＶＣ１３（第１図、及び第２図Ｂ）の可動プレート
に対する小さな接触抵抗として考えられ、一方、導電層
３６は、その固定プレートを形成する。
２つの端子ａ、ａ’の１つである第１端子である。また
、前記領域３４は、第２端子を形成する。該領域３４は
、ＶＶＣ１３（第１図、及び第２図Ｂ）の可動プレート
に対する小さな接触抵抗として考えられ、一方、導電層
３６は、その固定プレートを形成する。
第５図は、第４図５−５線での断面を示す図である。た
だし、スケールは同一ではない。ＶＶＣ１３の作用は、
第２図Ｂの回路モデルと第４図の物理素子構造とで、一
致して示されている。
だし、スケールは同一ではない。ＶＶＣ１３の作用は、
第２図Ｂの回路モデルと第４図の物理素子構造とで、一
致して示されている。
上述のように、領域３４はＶＶＣ１３の１端子ａ”を形
成し、また、導電層３６は他端子ａを形成する。
成し、また、導電層３６は他端子ａを形成する。
第２図Ｂ中の固定キャパシタＣ１に対応する固定キャパ
シタ４１は、導電層３６と領域３４との間に、この構造
中における寄生容量として形成される。第２図Ｂ中の可
変キャパシタＣｖに対応する可変キャパシタ４３は、導
電層３６と、該導電層３６の下方のウェル３１のバルク
中の空乏層４５の下側エツジとの間に、形成される。
シタ４１は、導電層３６と領域３４との間に、この構造
中における寄生容量として形成される。第２図Ｂ中の可
変キャパシタＣｖに対応する可変キャパシタ４３は、導
電層３６と、該導電層３６の下方のウェル３１のバルク
中の空乏層４５の下側エツジとの間に、形成される。
前述のように、領域３４０幅は、該領域３４によって形
成されるリングの内側寸法、したがって導電層３６の寸
法よりも、かなり小さい。故に、キャパシタ４１の総容
量は、可変キャパシタ４３の総容量よりもかなり小さい
。
成されるリングの内側寸法、したがって導電層３６の寸
法よりも、かなり小さい。故に、キャパシタ４１の総容
量は、可変キャパシタ４３の総容量よりもかなり小さい
。
上述のように、可変キャパシタ４３の作用については、
”Ｄｅｖｉ’ｃｅ Ｅｌｅｃｔｒｏｎｉｃｓ ｆｏｒ
ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ”のＰＰ３１４
−３１７ に、詳細に説明されており、該説明より理解
される。しかし、ここでは、容量が、端子ａ −ａ ’
に印加される電圧にともなって変化する。その変化は
、導電層３６と空乏層４５のエツジとの距離が、上記印
加電圧の変化に応じて変化することに起因する。
”Ｄｅｖｉ’ｃｅ Ｅｌｅｃｔｒｏｎｉｃｓ ｆｏｒ
ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ”のＰＰ３１４
−３１７ に、詳細に説明されており、該説明より理解
される。しかし、ここでは、容量が、端子ａ −ａ ’
に印加される電圧にともなって変化する。その変化は
、導電層３６と空乏層４５のエツジとの距離が、上記印
加電圧の変化に応じて変化することに起因する。
Ｃｖの最大容量は、空乏層４５が存在せず、導電層３６
の下のウェル３１の表面が蓄積されたときに発生する。
の下のウェル３１の表面が蓄積されたときに発生する。
これは、ＶＶＣ１３への印加電圧が、前記スレッショル
ド電圧より小さいことに対応する。
ド電圧より小さいことに対応する。
Ｃｖの最小容量は、空乏層４５が反転する直前に発生す
る。導電層３６の下のウェル３１の表面は、印加電圧が
前記飽和電圧を越えたときに、再び導電的となる。
る。導電層３６の下のウェル３１の表面は、印加電圧が
前記飽和電圧を越えたときに、再び導電的となる。
ウェル３１の抵抗（抵抗４７．第２図Ｂの抵抗Ｒｖ に
一致）は、領域３４と空乏層４５のエツジとの間の結合
抵抗に相当する。
一致）は、領域３４と空乏層４５のエツジとの間の結合
抵抗に相当する。
抵抗Ｒｖ は、端子ａ −ａ″の電圧にともなって第６
図Ａのグラフのように変化することが、理解されよう。
図Ａのグラフのように変化することが、理解されよう。
また、周知のように、かつ、期待されているように、容
量Ｃ１と結合している容量ＣＶは、端子ａ−ａ’ に印
加される電圧にともなって変化する。その様子は、第６
図已に、ＩＭＨｚ以上の高周波に対して示されている。
量Ｃ１と結合している容量ＣＶは、端子ａ−ａ’ に印
加される電圧にともなって変化する。その様子は、第６
図已に、ＩＭＨｚ以上の高周波に対して示されている。
なお、第６図Ａ及び已における破線は、第４図及び第５
図に示すＶＶＣ１３の特性に相当する。
図に示すＶＶＣ１３の特性に相当する。
基板３３中でのトランジスタ（不図示）の製造の間、図
示しない不純物がウェル３１の表面に導入される。これ
は、通常、チャンネル・イムプラントとして知られてお
り、トランジスタのスレッショルド電圧を、所定の値に
調整するためのものである。このイムプラントも、第６
図Ａ及び已に示す容量特性及び抵抗特性を、破線部から
実線部ヘシフトさせる。なお、これらは−例であり、イ
ムプラントのタイプと程度とによって変わることが、理
解されよう。
示しない不純物がウェル３１の表面に導入される。これ
は、通常、チャンネル・イムプラントとして知られてお
り、トランジスタのスレッショルド電圧を、所定の値に
調整するためのものである。このイムプラントも、第６
図Ａ及び已に示す容量特性及び抵抗特性を、破線部から
実線部ヘシフトさせる。なお、これらは−例であり、イ
ムプラントのタイプと程度とによって変わることが、理
解されよう。
〈以下、余白〉
再び第４図を参照する。ＶｖＣ１３のデザインは、以下
のように表される。
のように表される。
座標５０はＶＶＣ１３の配置を示し、ＶＶＣ１３の物理
的寸法を示すのに使用される。また、座標は置換可能で
あることが理解される。
的寸法を示すのに使用される。また、座標は置換可能で
あることが理解される。
本実施例に於いて、導電層３６は、幅ｘ１長さｙ（単位
は、通常“μｍ”）であり、また、ｙはＸよりも大きい
。
は、通常“μｍ”）であり、また、ｙはＸよりも大きい
。
前述のように、直列抵抗分Ｒ１１％及び、寄生容量Ｃｐ
（第２図８１第５図）をできるだけ小さくし、容量変化
をできるだけ大きくすることが望ましい。
（第２図８１第５図）をできるだけ小さくし、容量変化
をできるだけ大きくすることが望ましい。
前記発振回路（不図示）を前記基板３３に製造するプロ
セスを両立させるために、前記ウェル３１と前記領域３
４のドーピング、したがって、抵抗率は、固定される。
セスを両立させるために、前記ウェル３１と前記領域３
４のドーピング、したがって、抵抗率は、固定される。
さらに、前記絶縁層３５の厚さも固定される。
上述のように、領域３４の幅は、導電層３６のＸ及びｙ
の両寸法よりもかなり小さく、可能な限り、最小のサイ
ズが望ましい。
の両寸法よりもかなり小さく、可能な限り、最小のサイ
ズが望ましい。
これらの規制により、容量ＣＰ は、導電層３６の周
囲長、即ち、２（ｘ−’、ｙ）に比例して変化する。ま
た、抵抗Ｒｖ は、長さと幅との比、即ち、ｘ／ｙに比
例して変化する。さらに、可変キャパシタＣｖの最大容
量は、導電層３６の領域面積、即ち、ｘｙに比例して変
化する。
囲長、即ち、２（ｘ−’、ｙ）に比例して変化する。ま
た、抵抗Ｒｖ は、長さと幅との比、即ち、ｘ／ｙに比
例して変化する。さらに、可変キャパシタＣｖの最大容
量は、導電層３６の領域面積、即ち、ｘｙに比例して変
化する。
したがって、抵抗Ｒｖ を最小にするためには、ｙをＸ
よりもかなり大きく、例えば、ｙをＸの１０倍程度にし
なければならない。
よりもかなり大きく、例えば、ｙをＸの１０倍程度にし
なければならない。
さらに、ｙがＸよりもかなり大きいため、寄生容量Ｃ１
はｙによって定まる。換言すれば、Ｘはｙに比し、無視
できる。
はｙによって定まる。換言すれば、Ｘはｙに比し、無視
できる。
しかしながら、Ｃｖ の最大容量は、Ｘに比例する。
例えば、ｎ型つｘル３１ ； ｌ Ｑ Ｑ Ｑｏｈｍ／
５ｑｕａｒｅ。
５ｑｕａｒｅ。
ｎ１領域３４ ： １０ｏｈｍ／５ｑｕａｒｅ、領域３
４の厚さ１μ、絶縁層３５の厚さ２５ Ｑａｎｇｓｔｒ
ｏｍ、での２つの素子についてのＶＶＣ１３の各仕様は
、ｘ １７μ １１μｙ
６６０μ ８８０μＲｖ
１０Ω ５ΩＣ，、Ｃ，の結合容量の 最小値 ３．５ｐＦ ５ｐＦ最大／最小・
比 ４．８８ ４ 多数のＶＶＣ１３を並列接続して容量を増加させること
、又は、発振周波数に影響を及ぼすべく、多数の並列な
制御電圧を許容することは可能である。多数のＶＶＣ１
３の並列接続は望ましいとしても、該多数のＶＶＣ１３
が単一のウェル３１に配置されている場合、１つの制御
信号のみが可能である。
４の厚さ１μ、絶縁層３５の厚さ２５ Ｑａｎｇｓｔｒ
ｏｍ、での２つの素子についてのＶＶＣ１３の各仕様は
、ｘ １７μ １１μｙ
６６０μ ８８０μＲｖ
１０Ω ５ΩＣ，、Ｃ，の結合容量の 最小値 ３．５ｐＦ ５ｐＦ最大／最小・
比 ４．８８ ４ 多数のＶＶＣ１３を並列接続して容量を増加させること
、又は、発振周波数に影響を及ぼすべく、多数の並列な
制御電圧を許容することは可能である。多数のＶＶＣ１
３の並列接続は望ましいとしても、該多数のＶＶＣ１３
が単一のウェル３１に配置されている場合、１つの制御
信号のみが可能である。
本発明の望ましい実施例の記述により、該実施例中で使
われている概念を、他のいくつかの実施例に具体化する
ことは、当該技術分野の専門家にとって、明白なことで
ある。
われている概念を、他のいくつかの実施例に具体化する
ことは、当該技術分野の専門家にとって、明白なことで
ある。
したがって、本発明は、開示された実施例に限定されず
、むしろ、特許請求の範囲の精神、及びその範囲によっ
て規定されるべきである。
、むしろ、特許請求の範囲の精神、及びその範囲によっ
て規定されるべきである。
第１図は、ネガティブ・インピーダンス要素を利用した
電圧制御可変周波数水晶発振器の概略図である。第２図
Ａ及び第２図Ｂは、それぞれ、水晶共振器及び電圧可変
キャパシタの等価回路図である。第３図は、第１図のネ
ガティブ・インピーダンス要素の抵抗特性を例示したグ
ラフである。 第４図は本発明の電圧可変キャパシタの等角面である。 第５図は第４図図示の電圧可変キャパシタの５−５線で
の断面図であり、第２図Ｂの等価回路の源を示す図であ
る。第６図Ａ及びＢは、本発明の電圧可変キャパシタの
電気的特性を示す図である。 出 願へ二アメリカン テレフォン アンドＦ／Ｇ、５ ａ／ ａ ＦＩ６．６８ 写ｌ
電圧制御可変周波数水晶発振器の概略図である。第２図
Ａ及び第２図Ｂは、それぞれ、水晶共振器及び電圧可変
キャパシタの等価回路図である。第３図は、第１図のネ
ガティブ・インピーダンス要素の抵抗特性を例示したグ
ラフである。 第４図は本発明の電圧可変キャパシタの等角面である。 第５図は第４図図示の電圧可変キャパシタの５−５線で
の断面図であり、第２図Ｂの等価回路の源を示す図であ
る。第６図Ａ及びＢは、本発明の電圧可変キャパシタの
電気的特性を示す図である。 出 願へ二アメリカン テレフォン アンドＦ／Ｇ、５ ａ／ ａ ＦＩ６．６８ 写ｌ
Claims (21)
- （１）２端子を有し、第１導電タイプの半導体に形成さ
れる電圧可変キャパシタであって、 上記半導体に、該半導体とは異なる第２導電タイプで形
成されたウェルと、 上記ウェルに、該ウェルと同じ導電タイプで、しかし、
より低い抵抗率で形成された少なくとも１つの領域と、 上記ウェルと各領域の上に、所定の厚さで形成された絶
縁材料と、 上記絶縁材料の上に形成された導電層と、 を有し、さらに、 各領域は相互に接続されて上記２端子の１つである第１
端子を形成し、導電層は上記２端子の１つである第２端
子を形成することを特徴とする電圧可変キャパシタ。 - （２）請求項１に於いて、 上記各領域は、内側エッジ及び外側エッジを有するリン
グであって、該リングの内側エッジから測定された寸法
の大きなｘ軸、及び寸法の小さなｙ軸方向に伸長する閉
じたリングを形成する電圧可変キャパシタ。 - （３）請求項２に於いて、 上記導電層は、上記リング上に対称的に配置されている
電圧可変キャパシタ。 - （４）請求項３に於いて、 上記導電層は、少なくとも、上記リングの内側エッジに
延びる電圧可変キャパシタ。 - （５）請求項４に於いて、 ｙは少なくともｘの１０倍である電圧可変キャパシタ。
- （６）請求項５に於いて、 上記閉じたリングは、方形である電圧可変キャパシタ。
- （７）請求項６に於いて、 上記ウェルの抵抗率は１００ｏｈｍｓ／ｓｑｕａｒｅよ
り大きく、上記各領域の抵抗率は１００ｏｈｍｓ／ｓｑ
ｕａｒｅより小さい電圧可変キャパシタ。 - （８）請求項７に於いて、 上記第２導電タイプの半導体は、Ｎ型半導体である電圧
可変キャパシタ。 - （９）請求項８に於いて、 上記第１導電タイプの半導体は、Ｐ型半導体である電圧
可変キャパシタ。 - （１０）制御信号に応じて変化する可変周波数信号を発
生するための発振器であって、 抵抗−Ｒｇを有するネガティブ・インピーダンス・エレ
メントと、 直列インピーダンスＲｘを有する周波数決定回路網と、 ２端子と直列抵抗Ｒｖを有し、該２端子の１つに接続さ
れた制御信号によって制御される可変リアクタンスと、 を有し、さらに、 上記ネガティブ・インピーダンス・エレメントと可変リ
アクタンスとは、同一の半導体に形成され、該半導体は
第１導電タイプの半導体であり、上記可変リアリタンス
は、上記半導体基板に形成された少なくとも１つの領域
と、上記各領域上に配置された所定の厚さの絶縁材料と
、上記絶縁材料上に配置された導電層とで特徴づけられ
、上記各領域は相互に接続されて上記２つの端子の１つ
である第１端子を形成し、上記導電層は上記２つの端子
の１つである第２端子を形成することを特徴とする発振
器。 - （１１）請求項１０に於いて、 上記発振器は、さらに、 上記半導体基板の導電タイプとは異なる第２導電タイプ
で該基板に形成されたウェルを有し、上記各領域は、該
ウェルと同じ導電タイプで、しかし、該ウェルよりも低
い抵抗率で、該ウェル中に形成されている発振器。 - （１２）請求項１１に於いて、 ネガティブ・インピーダンス・エレメント、周波数決定
手段、及び可変リアクタンス手段は直列に接続され、発
振器の全ての周波数に於いて、−Ｒ＿ｇ≧Ｒ＿ｋ＋Ｒ＿
ｉ を満足する発振器。 - （１３）請求項１２に於いて、 上記各領域は、内側エッジ及び外側エッジを有するリン
グであって、該リングの内側エッジから測定された寸法
の大きなｘ軸、及び寸法の小さなｙ軸方向に伸長する閉
じたリングを形成する発振器。 - （１４）請求項１３に於いて、 上記導電層は、上記リング上に対称的に配置されている
発振器。 - （１５）請求項１４に於いて、 上記導電層は、少なくとも、上記リングの内側エッジに
延びる発振器。 - （１６）請求項１５に於いて、 ｙは少なくともｘの１０倍である発振器。
- （１７）請求項１６に於いて、 上記閉じたリングは、方形である発振器。
- （１８）請求項１７に於いて、 周波数決定手段は、水晶である発振器。
- （１９）請求項１８に於いて、 上記ウェルの抵抗率は１００ｏｈｍｓ／ｓｑｕａｒｅよ
り大きく、上記各領域の抵抗率は１００ｏｈｍｓ／ｓｑ
ｕａｒｅより小さい発振器。 - （２０）請求項１９に於いて、 上記第２導電タイプの半導体は、Ｎ型半導体である発振
器。 - （２１）請求項２０に於いて、 上記第１導電タイプの半導体は、Ｐ型半導体である発振
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12613287A | 1987-11-27 | 1987-11-27 | |
| US126132 | 1987-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01162381A true JPH01162381A (ja) | 1989-06-26 |
Family
ID=22423148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29638588A Pending JPH01162381A (ja) | 1987-11-27 | 1988-11-25 | 電圧制御可変キャパシタ及び可変周波数発振器 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0318210B1 (ja) |
| JP (1) | JPH01162381A (ja) |
| CA (1) | CA1310078C (ja) |
| DE (1) | DE3855097T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003530705A (ja) * | 2000-04-06 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | チューニング可能なフィルタ構成 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5038184A (en) * | 1989-11-30 | 1991-08-06 | Xerox Corporation | Thin film varactors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558561A (en) * | 1978-10-25 | 1980-05-01 | Hitachi Ltd | Semiconductor capacitance element |
| JPS61269380A (ja) * | 1985-05-23 | 1986-11-28 | Nippon Denso Co Ltd | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139959A (en) * | 1977-05-13 | 1978-12-06 | Hitachi Ltd | Amplifying circuit |
| EP0053213B1 (fr) * | 1980-11-28 | 1984-04-04 | International Business Machines Corporation | Nouveau condensateur à structure de quadripôle dont l'intégrité peut être contrôlée à l'aide de tests en courant continu |
| US4660001A (en) * | 1985-04-22 | 1987-04-21 | Canadian Patents And Development Limited | Three-terminal negative admittance network |
-
1988
- 1988-11-07 CA CA000582371A patent/CA1310078C/en not_active Expired - Fee Related
- 1988-11-18 EP EP19880310885 patent/EP0318210B1/en not_active Expired - Lifetime
- 1988-11-18 DE DE19883855097 patent/DE3855097T2/de not_active Expired - Fee Related
- 1988-11-25 JP JP29638588A patent/JPH01162381A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558561A (en) * | 1978-10-25 | 1980-05-01 | Hitachi Ltd | Semiconductor capacitance element |
| JPS61269380A (ja) * | 1985-05-23 | 1986-11-28 | Nippon Denso Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003530705A (ja) * | 2000-04-06 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | チューニング可能なフィルタ構成 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0318210A3 (en) | 1991-06-05 |
| EP0318210B1 (en) | 1996-03-13 |
| DE3855097T2 (de) | 1996-10-02 |
| EP0318210A2 (en) | 1989-05-31 |
| CA1310078C (en) | 1992-11-10 |
| DE3855097D1 (de) | 1996-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798011B2 (en) | Multi-terminal MOS varactor | |
| US4216451A (en) | Variable capacitance device having a plurality of capacitance elements and a plurality of switching elements therefor formed on a single common substrate | |
| US7579642B1 (en) | Gate-enhanced junction varactor | |
| KR0184994B1 (ko) | 능동 대역 통과 필터 | |
| US4973922A (en) | Voltage controlled variable capacitor and oscillator using it | |
| US7330083B2 (en) | Oscillator having voltage dividing circuit | |
| TWI665867B (zh) | 用於高解析度ｄｃｏ之數位控制可變電抗器結構 | |
| KR100772747B1 (ko) | 집적회로제조를위한넓은주파수범위및낮은잡음의전압제어발진기 | |
| WO2018044467A1 (en) | Variable capacitor based on buried oxide process | |
| US6320474B1 (en) | MOS-type capacitor and integrated circuit VCO using same | |
| US9160274B2 (en) | FinFET varactor | |
| US6268779B1 (en) | Integrated oscillators and tuning circuits | |
| US2570436A (en) | Crystal controlled oscillator | |
| US7098751B1 (en) | Tunable capacitance circuit for voltage control oscillator | |
| US20040012450A1 (en) | Broadband voltage controlled oscillator supporting improved phase noise | |
| US4990866A (en) | Voltage controlled microwave oscillator using a varactor as inductance | |
| US8115281B2 (en) | Differential varactor | |
| US9954487B1 (en) | Tuning LC tank circuits | |
| JPH01162381A (ja) | 電圧制御可変キャパシタ及び可変周波数発振器 | |
| JP4107362B2 (ja) | Ｍｏｓ型キャパシタ及び半導体集積回路装置 | |
| JP2003318417A (ja) | Ｍｏｓ型可変容量および半導体集積回路 | |
| US20190006530A1 (en) | Variable capacitor linearity improvement through doping engineering | |
| JP2951128B2 (ja) | 電圧制御型発振回路 | |
| US10283650B2 (en) | Silicon on insulator (SOI) transcap integration providing front and back gate capacitance tuning | |
| US10319866B2 (en) | Layout techniques for transcap area optimization |