JPH06132725A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH06132725A JPH06132725A JP28194392A JP28194392A JPH06132725A JP H06132725 A JPH06132725 A JP H06132725A JP 28194392 A JP28194392 A JP 28194392A JP 28194392 A JP28194392 A JP 28194392A JP H06132725 A JPH06132725 A JP H06132725A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- circuit
- oscillation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 本発明は発振回路に関し、電源電流供給開始
時の貫通電流を低減する。 【構成】 電源端子５とグランドとの間に接続されたイ
ンバータ２と、電源端子５を介してインバータ２にバッ
テリＥからの電源電流ＩE を供給するスイッチＳと、イ
ンバータ２の入力端子と出力端子との間に接続された帰
還回路４に設けられ所定の発振周波数を設定する水晶発
振子３と、スイッチＳによるインバータ２への電源電流
供給開始時においてインバータ２の入力端子に水晶発振
子３により設定される発振周波数よりも低い周波数のノ
イズを付与するランダムノイズジェネレータ１２とによ
り構成した。
時の貫通電流を低減する。 【構成】 電源端子５とグランドとの間に接続されたイ
ンバータ２と、電源端子５を介してインバータ２にバッ
テリＥからの電源電流ＩE を供給するスイッチＳと、イ
ンバータ２の入力端子と出力端子との間に接続された帰
還回路４に設けられ所定の発振周波数を設定する水晶発
振子３と、スイッチＳによるインバータ２への電源電流
供給開始時においてインバータ２の入力端子に水晶発振
子３により設定される発振周波数よりも低い周波数のノ
イズを付与するランダムノイズジェネレータ１２とによ
り構成した。
Description
【０００１】
【産業上の利用分野】本発明は発振回路に関する。
【０００２】
【従来の技術】従来より、例えば現場設置形全電池駆動
の温度圧力補正装置などに使用される発振回路として、
図３に示すような相捕型ＭＯＳ−ＩＣを増幅器として用
いた発振回路が知られている。図３に示す発振回路１
は、相捕型ＭＯＳ−ＩＣである例えばＴＣ74ＨＣ04によ
り構成されるインバータ（増幅手段）２、例えば１ＭＨ
ｚの水晶発振子（設定手段）３と例えば１ＭΩの帰還抵
抗Ｒの並列回路により構成されインバータ２の入力端子
と出力端子間に接続される帰還回路４、インバータ２の
入力端子及び出力端子を交流的に接地する数十ｐＦのコ
ンデンサＣ1 及びＣ 2 により構成される。インバータ２
の電源端子５には、バッテリＥからの直流電源がスイッ
チ（スイッチ手段）Ｓを介して供給され、発振回路１は
水晶発振子３で決まる所定の発振周波数（１ＭＨｚ）で
発振する。
の温度圧力補正装置などに使用される発振回路として、
図３に示すような相捕型ＭＯＳ−ＩＣを増幅器として用
いた発振回路が知られている。図３に示す発振回路１
は、相捕型ＭＯＳ−ＩＣである例えばＴＣ74ＨＣ04によ
り構成されるインバータ（増幅手段）２、例えば１ＭＨ
ｚの水晶発振子（設定手段）３と例えば１ＭΩの帰還抵
抗Ｒの並列回路により構成されインバータ２の入力端子
と出力端子間に接続される帰還回路４、インバータ２の
入力端子及び出力端子を交流的に接地する数十ｐＦのコ
ンデンサＣ1 及びＣ 2 により構成される。インバータ２
の電源端子５には、バッテリＥからの直流電源がスイッ
チ（スイッチ手段）Ｓを介して供給され、発振回路１は
水晶発振子３で決まる所定の発振周波数（１ＭＨｚ）で
発振する。
【０００３】インバータ２は、電源端子５とグランド間
にＰチャネルＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジ
スタ）とＮチャネルＭＯＳＦＥＴとを直列に接続した負
荷を介して出力電圧を取り出す周知の構成であり、通常
は入力電圧ｅ1 の値に応じてどちらか一方のＦＥＴのみ
がオンする構成のため、定常状態では極めて低消費電力
であることから、広く一般に使用されている。
にＰチャネルＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジ
スタ）とＮチャネルＭＯＳＦＥＴとを直列に接続した負
荷を介して出力電圧を取り出す周知の構成であり、通常
は入力電圧ｅ1 の値に応じてどちらか一方のＦＥＴのみ
がオンする構成のため、定常状態では極めて低消費電力
であることから、広く一般に使用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の発振回路では、スイッチＳをオフからオンに切換え
て電源電流の供給を開始した直後の消費電流が大きくな
る欠点があった。
来の発振回路では、スイッチＳをオフからオンに切換え
て電源電流の供給を開始した直後の消費電流が大きくな
る欠点があった。
【０００５】すなわち、スイッチＳがオフからオンに切
換えられて水晶発振子３が発振を開始するまでは、イン
バータ２の入力電圧ｅ1 と出力電圧ｅ2 は共に電源電圧
ＶEの１／２の直流電圧となっているためインバータ２
は利得の大きな反転増幅器として動作しており、このと
き、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴ
とが共にオンし、電源端子５から両ＦＥＴのソース、ド
レインを貫通してグランドへ流れる貫通電流が流れ、図
４に示すとおり電源電流ＩE が増大する。
換えられて水晶発振子３が発振を開始するまでは、イン
バータ２の入力電圧ｅ1 と出力電圧ｅ2 は共に電源電圧
ＶEの１／２の直流電圧となっているためインバータ２
は利得の大きな反転増幅器として動作しており、このと
き、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴ
とが共にオンし、電源端子５から両ＦＥＴのソース、ド
レインを貫通してグランドへ流れる貫通電流が流れ、図
４に示すとおり電源電流ＩE が増大する。
【０００６】したがって、図５に示すとおり、時刻ｔ1
でスイッチＳがオンしてから水晶発振子３が発振を開始
し時間Ｔ1 後に入力電圧ｅ1 がＶE を中心に振れ出すま
では（同図（Ａ）参照）、インバータ２への電源電流Ｉ
E が極めて大となる（同図（Ｂ）参照）問題があり、特
にバッテリＥの内部インピーダンスＺが高い場合や、電
源のオンオフを頻繁に行う場合に問題となっていた。
でスイッチＳがオンしてから水晶発振子３が発振を開始
し時間Ｔ1 後に入力電圧ｅ1 がＶE を中心に振れ出すま
では（同図（Ａ）参照）、インバータ２への電源電流Ｉ
E が極めて大となる（同図（Ｂ）参照）問題があり、特
にバッテリＥの内部インピーダンスＺが高い場合や、電
源のオンオフを頻繁に行う場合に問題となっていた。
【０００７】本発明は、上記の問題を解決した発振回路
を提供することを目的とする。
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の問題は次のとおり
構成することにより解決される。
構成することにより解決される。
【０００９】すなわち、電源端子と、電源端子とグラン
ドとの間に接続された増幅手段と、電源端子を介して増
幅手段にバッテリからの電源電流を供給するスイッチ手
段と、増幅手段の入力端子と出力端子との間に接続され
た帰還回路に設けられ、所定の発振周波数を設定する設
定手段と、スイッチ手段による増幅手段への電源電流供
給開始時において、増幅手段の入力端子に設定手段によ
り設定される発振周波数よりも低い周波数のノイズを付
与するノイズ付与手段とを具備することにより解決され
る。
ドとの間に接続された増幅手段と、電源端子を介して増
幅手段にバッテリからの電源電流を供給するスイッチ手
段と、増幅手段の入力端子と出力端子との間に接続され
た帰還回路に設けられ、所定の発振周波数を設定する設
定手段と、スイッチ手段による増幅手段への電源電流供
給開始時において、増幅手段の入力端子に設定手段によ
り設定される発振周波数よりも低い周波数のノイズを付
与するノイズ付与手段とを具備することにより解決され
る。
【００１０】
【作用】上記した増幅手段への電源電流供給開始時に増
幅手段の入力端子に発振周波数よりも低い周波数のノイ
ズを付与するノイズ付与手段を設けたことにより、入力
端子の電圧は電源端子の電圧の１／２の直流電圧を中心
としてノイズ電圧分だけ上下に振れるため、増幅手段の
入力端子の電圧が電源端子の電圧の１／２の電圧になる
時間は極めて短くなるよう作用する。
幅手段の入力端子に発振周波数よりも低い周波数のノイ
ズを付与するノイズ付与手段を設けたことにより、入力
端子の電圧は電源端子の電圧の１／２の直流電圧を中心
としてノイズ電圧分だけ上下に振れるため、増幅手段の
入力端子の電圧が電源端子の電圧の１／２の電圧になる
時間は極めて短くなるよう作用する。
【００１１】
【実施例】図１は本発明の一実施例の回路図であり、同
図中、図３と同一構成部分には同一符号を付し、その説
明は省略する。図１に示す発振回路１１は、図３の発振
回路１にノイズ付与手段であるランダム・ノイズ・ジェ
ネレータ（Random NoiseGenerator ；ＲＮＧ）１２とカ
ップリングコンデンサＣ3 とを追加して設けた構成であ
る。
図中、図３と同一構成部分には同一符号を付し、その説
明は省略する。図１に示す発振回路１１は、図３の発振
回路１にノイズ付与手段であるランダム・ノイズ・ジェ
ネレータ（Random NoiseGenerator ；ＲＮＧ）１２とカ
ップリングコンデンサＣ3 とを追加して設けた構成であ
る。
【００１２】ＲＮＧ１２は周知の如く不特定の複数の周
波数成分を含むノイズを生成する発振器であり、その発
振出力は、設定手段である水晶発振子３で決まる発振回
路１１の発振周波数の整数分の一の低い周波数成分を含
んでいる。スイッチＳの開閉状態にかかわらず、ＲＮＧ
１２には常に所定の電源が供給されており、ＲＮＧ１２
の発振出力はコンデンサＣ3 を介して増幅手段であるイ
ンバータ２の入力端子に供給されている。
波数成分を含むノイズを生成する発振器であり、その発
振出力は、設定手段である水晶発振子３で決まる発振回
路１１の発振周波数の整数分の一の低い周波数成分を含
んでいる。スイッチＳの開閉状態にかかわらず、ＲＮＧ
１２には常に所定の電源が供給されており、ＲＮＧ１２
の発振出力はコンデンサＣ3 を介して増幅手段であるイ
ンバータ２の入力端子に供給されている。
【００１３】したがって、スイッチ手段であるスイッチ
Ｓがオンになった直後はインバータ２の入力電圧ｅ1 は
電源電圧ＶE の１／２の直流電圧にＲＮＧ１２からの発
振出力が重畳された電圧となっており、ＶE ／２を中心
としてたとえば約３００ｍＶの振幅で不特定の周波数で
振れている。
Ｓがオンになった直後はインバータ２の入力電圧ｅ1 は
電源電圧ＶE の１／２の直流電圧にＲＮＧ１２からの発
振出力が重畳された電圧となっており、ＶE ／２を中心
としてたとえば約３００ｍＶの振幅で不特定の周波数で
振れている。
【００１４】このため、スイッチＳがオフからオンに切
換って水晶発振子３が発振を開始するまでの間に入力電
圧ｅ1 が電源電圧ＶE の１／２の電圧となる時間はほん
の一瞬とされ、ほとんど、前記したインバータ２の両Ｆ
ＥＴのいずれかがオンしている状態となる。よって、電
源端子５を介して両ＦＥＴのソース、ドレインを貫通し
てグランドに流れるバッテリＥからの貫通電流（電源電
流ＩE ）が大幅に低減され、図２（Ｂ）に示すとおり、
従来の発振回路に比べてインバータ２への電源電流ＩE
の増大が緩和される。
換って水晶発振子３が発振を開始するまでの間に入力電
圧ｅ1 が電源電圧ＶE の１／２の電圧となる時間はほん
の一瞬とされ、ほとんど、前記したインバータ２の両Ｆ
ＥＴのいずれかがオンしている状態となる。よって、電
源端子５を介して両ＦＥＴのソース、ドレインを貫通し
てグランドに流れるバッテリＥからの貫通電流（電源電
流ＩE ）が大幅に低減され、図２（Ｂ）に示すとおり、
従来の発振回路に比べてインバータ２への電源電流ＩE
の増大が緩和される。
【００１５】また、電源電流ＩE の増大が緩和されるこ
とによりバッテリＥの内部インピーダンスＺによるイン
バータ２に供給される電源電圧の低下が緩和されるた
め、図２（Ａ）に示すとおり、時刻ｔ1 においてスイッ
チＳがオンに切換えられてから水晶発振子３が発振を開
始して定常状態となるまでの時間Ｔ2 が、従来の時間Ｔ
1 （図５参照）に比べ短縮される。
とによりバッテリＥの内部インピーダンスＺによるイン
バータ２に供給される電源電圧の低下が緩和されるた
め、図２（Ａ）に示すとおり、時刻ｔ1 においてスイッ
チＳがオンに切換えられてから水晶発振子３が発振を開
始して定常状態となるまでの時間Ｔ2 が、従来の時間Ｔ
1 （図５参照）に比べ短縮される。
【００１６】このように、バッテリＥの内部インピーダ
ンスＺが大きい場合でも、インバータ２への電源電流Ｉ
E の供給を開始してすぐに発振出力ｅ2 を利用すること
が出来ると共に、上記したとおり電源電流ＩE を削減し
てバッテリの消耗を抑えることが可能になる。したがっ
て、スイッチＳを頻繁にオンオフする間欠動作をさせる
場合に、特に有効である。
ンスＺが大きい場合でも、インバータ２への電源電流Ｉ
E の供給を開始してすぐに発振出力ｅ2 を利用すること
が出来ると共に、上記したとおり電源電流ＩE を削減し
てバッテリの消耗を抑えることが可能になる。したがっ
て、スイッチＳを頻繁にオンオフする間欠動作をさせる
場合に、特に有効である。
【００１７】本実施例では、インバータ２の入力直流電
圧にＲＮＧ１２からランダムノイズを重畳する構成とし
たが、スイッチＳがオンになって水晶発振子３が発振を
開始するまでの間に入力電圧ｅ1 ができるだけ電源電圧
ＶE の１／２の電圧とならないように構成すればＲＮＧ
１２を用いなくともよい。たとえば、他の回路装置に含
まれるＣＰＵのクロックパルス等を利用することも考え
られる。
圧にＲＮＧ１２からランダムノイズを重畳する構成とし
たが、スイッチＳがオンになって水晶発振子３が発振を
開始するまでの間に入力電圧ｅ1 ができるだけ電源電圧
ＶE の１／２の電圧とならないように構成すればＲＮＧ
１２を用いなくともよい。たとえば、他の回路装置に含
まれるＣＰＵのクロックパルス等を利用することも考え
られる。
【００１８】たとえば、現場設置形全電池駆動の温度圧
力補正装置では、数分間に１回間欠動作するＡ／Ｄコン
バータの水晶発振回路として本願発明の水晶発振回路が
使用されるが、この温度圧力補正装置には同様に間欠動
作するＣＰＵが含まれている。したがって、本願発明の
水晶発振回路のノイズ付与手段としてこのＣＰＵのクロ
ックパルスを使用することが出来る。この場合、水晶発
振子３の発振周波数成分の高調波を含むクロックパルス
であれば、上記実施例と同様の効果を得ることが出来
る。
力補正装置では、数分間に１回間欠動作するＡ／Ｄコン
バータの水晶発振回路として本願発明の水晶発振回路が
使用されるが、この温度圧力補正装置には同様に間欠動
作するＣＰＵが含まれている。したがって、本願発明の
水晶発振回路のノイズ付与手段としてこのＣＰＵのクロ
ックパルスを使用することが出来る。この場合、水晶発
振子３の発振周波数成分の高調波を含むクロックパルス
であれば、上記実施例と同様の効果を得ることが出来
る。
【００１９】また、ランダムノイズ又はクロックパルス
は、インバータ２への電源電流の供給を開始した時から
発振回路が安定に発振するまでの間、インバータ２の入
力直流電圧に重畳されればよい。
は、インバータ２への電源電流の供給を開始した時から
発振回路が安定に発振するまでの間、インバータ２の入
力直流電圧に重畳されればよい。
【００２０】さらに、本実施例ではインバータを使用し
た水晶発振回路について説明したが、インバータに限ら
ず相捕型ＭＯＳ−ＩＣを帰還増幅器として使用し、例え
ばＬＣ共振回路、セラロック（村田製作所の商品名）あ
るいはその他の共振子により発振周波数が設定される構
成の発振回路に本発明を適用することも考えられる。
た水晶発振回路について説明したが、インバータに限ら
ず相捕型ＭＯＳ−ＩＣを帰還増幅器として使用し、例え
ばＬＣ共振回路、セラロック（村田製作所の商品名）あ
るいはその他の共振子により発振周波数が設定される構
成の発振回路に本発明を適用することも考えられる。
【００２１】尚、スイッチＳの切換えは手動によって行
ってもよいし、たとえば現場設置形全電池駆動の温度圧
力補正装置などの他の外部装置の動作に応じた切換え信
号によって自動的に切換わるよう構成してもよい。
ってもよいし、たとえば現場設置形全電池駆動の温度圧
力補正装置などの他の外部装置の動作に応じた切換え信
号によって自動的に切換わるよう構成してもよい。
【００２２】
【発明の効果】上述の如く本発明によれば、増幅手段へ
の電源電流の供給を開始した時に増幅手段の入力端子の
電圧が電源端子の電圧の１／２の電圧になる時間が極め
て短くなるため、増幅手段の貫通電流が大幅に低減され
て電源電流の供給を開始した直後の電源電流を低消費電
流とすることができ、また、バッテリの内部インピーダ
ンスによる電源電圧低下を緩和することができて回路が
安定に発振するまでの時間を短縮することができる等の
特長を有する。
の電源電流の供給を開始した時に増幅手段の入力端子の
電圧が電源端子の電圧の１／２の電圧になる時間が極め
て短くなるため、増幅手段の貫通電流が大幅に低減され
て電源電流の供給を開始した直後の電源電流を低消費電
流とすることができ、また、バッテリの内部インピーダ
ンスによる電源電圧低下を緩和することができて回路が
安定に発振するまでの時間を短縮することができる等の
特長を有する。
【図１】本発明の一実施例の回路図である。
【図２】図１の発振回路の動作説明図である。
【図３】従来の発振回路の一例の回路図である。
【図４】相捕型ＭＯＳ−ＩＣの動作説明図である。
【図５】図１の発振回路の動作説明図である。
１，１１ 水晶発振回路 ２ インバータ（増幅手段） ３ 水晶発振子（設定手段） ４ 帰還回路 ５ 電源端子 １２ ＲＮＧ（ノイズ付与手段） Ｓ スイッチ（スイッチ手段） Ｅ バッテリ
Claims (2)
- 【請求項１】 電源端子と、 該電源端子とグランドとの間に接続された増幅手段と、 前記電源端子を介して該増幅手段にバッテリからの電源
電流を供給するスイッチ手段と、 前記増幅手段の入力端子と出力端子との間に接続された
帰還回路に設けられ、所定の発振周波数を設定する設定
手段と、 前記スイッチ手段による該増幅手段への電源電流供給開
始時において、該増幅手段の入力端子に該設定手段によ
り設定される発振周波数よりも低い周波数のノイズを付
与するノイズ付与手段とを具備したことを特徴とする発
振回路。 - 【請求項２】 前記ノイズ付与手段は外部ＣＰＵからの
クロックパルスであることを特徴とする請求項１記載の
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28194392A JPH06132725A (ja) | 1992-10-20 | 1992-10-20 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28194392A JPH06132725A (ja) | 1992-10-20 | 1992-10-20 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132725A true JPH06132725A (ja) | 1994-05-13 |
Family
ID=17646082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28194392A Pending JPH06132725A (ja) | 1992-10-20 | 1992-10-20 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132725A (ja) |
-
1992
- 1992-10-20 JP JP28194392A patent/JPH06132725A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09289416A (ja) | 水晶発振回路 | |
| US7439820B2 (en) | Reducing the settling time of a crystal oscillator | |
| US4196404A (en) | Crystal oscillator having low power consumption | |
| US6278336B1 (en) | Low-current oscillator with hysteresis input buffer | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| US4095195A (en) | Low power dissipation crystal oscillator | |
| JPH06132725A (ja) | 発振回路 | |
| JP2001274627A (ja) | 水晶発振器 | |
| JP2906558B2 (ja) | 圧電型振動子を用いる半導体集積回路 | |
| JPS6349404B2 (ja) | ||
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JP2001345644A (ja) | 発振回路 | |
| JP3934189B2 (ja) | 水晶発振回路 | |
| JPH06188632A (ja) | 発振回路 | |
| US20010000214A1 (en) | Oscillator which consumes less power and becomes stabile in short time | |
| JPH09214307A (ja) | クロック回路 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JP3255581B2 (ja) | 発振回路 | |
| JPH06188631A (ja) | 発振回路 | |
| JPS59168704A (ja) | 半導体集積回路 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JPH03155205A (ja) | 発振回路 | |
| JP2002135092A (ja) | 波形整形回路 |