JPH06132339A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06132339A
JPH06132339A JP4279747A JP27974792A JPH06132339A JP H06132339 A JPH06132339 A JP H06132339A JP 4279747 A JP4279747 A JP 4279747A JP 27974792 A JP27974792 A JP 27974792A JP H06132339 A JPH06132339 A JP H06132339A
Authority
JP
Japan
Prior art keywords
chip
inner lead
semiconductor device
wiring material
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4279747A
Other languages
English (en)
Inventor
Koji Miyamoto
孝司 宮本
Naoto Ueda
直人 上田
Yoshiro Nishinaka
佳郎 西中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4279747A priority Critical patent/JPH06132339A/ja
Publication of JPH06132339A publication Critical patent/JPH06132339A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 チップ上に延在して配設された内部リードへ
の配線材の接続時に、上記内部リードを介し上記チップ
に加わる外力による上記チップ表面のパターン等の損傷
を防止する。 【構成】 内部リード３の配線材料５との接続部３ａに
金Ａｕまたは銀Ａｇ膜６を形成したものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はチップの電極と内部リ
ードとを配線材で接続した半導体装置に関するものであ
る。
【０００２】
【従来の技術】図９は従来の半導体装置の内部構造を示
す斜視図であり、図において、１は表面に集積回路等の
パターン（図示せず）が形成されたチップ、２はチップ
１の表面に形成された電極、３は外部リード４と一体に
形成され先端部がチップ１の表面に延在するように配設
された内部リードで、配線材料５で電極２と接続され、
内部リード３がチップ１表面と接触、もしくは接触せず
チップ１の表面と内部リード３間に所定の間隔を有した
状態で、チップ１、配線材料５と共に樹脂封止されて半
導体装置が形成される。
【０００３】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、内部リード３と配線材
料５の接合の際、内部リード３の裏面とこれに対向する
チップ１の表面との接触によってチップ１の表面に外力
が加わり、結果としてチップ表面に形成されたパターン
に損傷を生じ半導体装置が機能しなくなる等の問題点が
あった。
【０００４】この発明は上記のような問題点を解消する
ためになされたもので、内部リードへの配線材料の接続
時に内部リードに加わる外力によって、チップ表面に形
成されたパターンが損傷されない半導体装置を提供する
事を目的としている。
【０００５】
【課題を解決するための手段】この発明に係る半導体装
置は内部リードの配線材料との接続部に金Ａｕまたは銀
Ａｇ膜を形成したものである。また、接続部に形成され
た金Ａｕまたは銀Ａｇ膜の厚みを１０μｍ以上としたも
のである。また、内部リードとチップとの対向面に上記
内部リードの硬度より低い金属膜を形成したものであ
る。また、内部リードの剛性による耐荷重を、配線材料
の上記内部リードへの接続時に上記内部リードに加わる
圧接荷重以上にしたものである。
【０００６】
【作用】この発明における半導体装置は内部リードと配
線材との接合性が良くなり、接合に必要な内部リードへ
の印加外力が低減される。また、内部リードを経由して
チップ表面に加わる外力が内部リードに形成された金Ａ
ｕまたは銀Ａｇ膜によって吸収される。また、内部リー
ドが撓みチップに接触しても上記内部リードの硬度より
低い金属膜で衝撃が吸収される。また、内部リードの剛
性によって、接合時の内部リード裏面とチップ表面との
接触が防止される。
【０００７】
【実施例】実施例１．以下、図１に示すこの発明の一実
施例による半導体装置の内部構造の斜視図について説明
する。図１において図９と異なるところは、内部リード
３の配線材５との接続部３ａに所定の厚さの金Ａｕ膜６
を形成し、配線材５との接合性を良くした点であり、接
合が容易に行われ接合に必要な内部リードへの印加外力
が低減され、内部リードを介しチップ１へ加わる外力が
少なくなり、外力によるチップ１の表面の損傷が防止さ
れる。
【０００８】実施例２．上記実施例１において、内部リ
ード３の配線材５との接続部３ａに所定の厚さの金Ａｕ
膜６を形成したものを示したが、上記金Ａｕ膜６に代え
て、銀Ａｇ膜６を形成しても良く、前述の実施例と同様
の効果を奏する。
【０００９】実施例３．図２はこの発明の実施例３によ
る半導体装置の内部構造の斜視図、図３は図２のＩＩＩ
ーＩＩＩ断面図であり、これらの図において、図１と異
なるところは内部リード３の配線材５との接続部３ａに
形成された金Ａｕまたは銀Ａｇ膜６の厚みｔを１０μｍ
以上とした点であり、内部リード３への配線材５の接続
が容易になると共に接続時等における外力が金Ａｕまた
は銀Ａｇ膜６によって吸収され、チップ１に加わる衝撃
がより緩和され、外力によるチップ１の表面の損傷の防
止の信頼性がより向上する。
【００１０】実施例４．図４はこの発明の実施例４によ
る半導体装置の内部構造の斜視図を示し、図１と異なる
ところは内部リード３のチップ１との対向面に内部リー
ド３の形成材料である鉄・ニッケル合金より硬度の低い
金Ａｕや銀Ａｇ等の金属膜７を形成し、図５（ａ）に示
されるようにチップ１の表面に金属膜７が接するように
配設された内部リード３の接続部３ａへのボンディング
ツール８による配線材５の圧接接合時の衝撃が金属膜７
によって吸収され、また、図５（ｂ）に示されるように
チップ１の表面上に所定間隔隔て延在するように配設さ
れた内部リード３の接続部３ａへの配線材５の圧接接続
時に、その圧接荷重によって内部リード３が撓みチップ
１の表面に接触した際の衝撃が金属膜７によって吸収さ
れ、チップ１に加わる衝撃を緩和し、チップ１の表面の
損傷を防止するようにした点である。
【００１１】実施例５．図６はこの発明の実施例５によ
る半導体装置の内部構造の斜視図を示し、図９と異なる
点はチップ１の表面に内部リード３が接しないように所
定距離あけて配設すると共に、配線材５と内部リード３
との接合時に内部リード３に印加される荷重にて内部リ
ード３が撓みチップ１の表面と接触し、チップ１の表面
に損傷を生ぜしめないように、従来、内部リード３の先
端からＡ寸法の位置にもうけられ内部リード３を固定し
ているタイバー９をＢ寸法まで近づけることで内部リー
ド３の剛性をＣ寸法分だけ増加させ、内部リード３の耐
荷重を、配線材料５の内部リード３への接続時に内部リ
ード３に加わる圧接荷重以上にし、上記圧接荷重によっ
て撓まないようにした点である。
【００１２】実施例６．図７はこの発明の実施例６によ
る半導体装置の内部構造の斜視図を示し、図９と異なる
点はチップ１の表面に内部リード３が接しないように所
定距離あけて配設すると共に、配線材５と内部リード３
との接合時に内部リード３に印加される荷重にて内部リ
ード３が撓みチップ１の表面と接触し、チップ１の表面
に損傷を生ぜしめないように、内部リード３の厚みを従
来のＤ寸法に対してＥ寸法のように厚くすることで内部
リード３の剛性を増加させ、内部リード３の耐荷重を、
配線材料５の内部リード３への接続時に内部リード３に
加わる圧接荷重以上にし、上記圧接荷重によって撓まな
いようにした点である。
【００１３】実施例７．図８はこの発明の実施例７によ
る半導体装置の内部構造の斜視図を示し、図９と異なる
点はチップ１の表面に内部リード３が接しないように所
定距離あけて配設すると共に、配線材５と内部リード３
との接合時に内部リード３に印加される荷重にて内部リ
ード３が撓みチップ１の表面と接触し、チップ１の表面
に損傷を生ぜしめないように、内部リード３の幅を従来
のＦ寸法に対してＧ寸法のように広くすることで内部リ
ード３の剛性を増加させ、内部リード３の耐荷重を、配
線材料５の内部リード３への接続時に内部リード３に加
わる圧接荷重以上にし、上記圧接荷重によって撓まない
ようにした点である。
【００１４】
【発明の効果】以上のように、この発明によればチップ
上に延在する内部リードの配線材料との接続部に金Ａｕ
または銀Ａｇ膜を形成し、その接続が容易に行われよう
に構成したので、接続に必要な内部リードへの印加外力
が低減され、また、上記金Ａｕまたは銀Ａｇ膜の厚みを
１０μｍ以上にするか、或いは上記内部リードの上記チ
ップとの対向面に上記内部リードよりも硬度の低い金属
膜を形成することによって上記外力が上記膜によって吸
収され、上記内部リードを介しチップへ加わる外力が少
なくなり、また、内部リードの剛性による耐荷重を上記
配線材料の上記内部リードへの接続時に上記内部リード
に加わる圧接荷重以上にすることによって上記内部リー
ドのチップ表面への接触が防止され、上記チップ表面に
損傷を生ぜしめることなく内部リードへ配線材を接続す
ることができ、歩留まりが向上し、信頼性の高い半導体
装置が容易に得られる。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体装置の内部構
造を示す斜視図である。
【図２】この発明の実施例３による半導体装置の内部構
造を示す斜視図である。
【図３】図２のＩＩＩーＩＩＩ断面図である。
【図４】この発明の実施例４による半導体装置の内部構
造を示す斜視図である。
【図５】ボンディングツールによる内部リードへの配線
材の接続状況を示す図である。
【図６】この発明の実施例５による半導体装置の内部構
造を示す斜視図である。
【図７】この発明の実施例６による半導体装置の内部構
造を示す斜視図である。
【図８】この発明の実施例７による半導体装置の内部構
造を示す斜視図である。
【図９】従来の半導体装置の内部構造を示す斜視図であ
る。
【符号の説明】
１ チップ ２ 電極 ３ 内部リード ３ａ 接続部 ５ 配線材料

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 チップの表面上に形成された電極に、上
    記チップの表面上に延在するように配設された内部リー
    ドを、配線材料を介して接続する半導体装置において、
    上記内部リードの上記配線材料との接続部に金Ａｕまた
    は銀Ａｇ膜を形成したことを特徴とする半導体装置。
  2. 【請求項２】 内部リードの配線材料との接続部に形成
    される金Ａｕまたは銀Ａｇ膜の厚みを１０μｍ以上とし
    たことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 内部リードのチップとの対向面に上記内
    部リードより硬度の低い金属膜を形成したことを特徴と
    する請求項１または２に記載の半導体装置。
  4. 【請求項４】 チップの表面上に形成された電極に、上
    記チップの表面上に所定間隙隔て延在するように配設さ
    れた内部リードを、配線材料を介して接続する半導体装
    置において、上記内部リードの剛性による耐荷重を、上
    記配線材料の上記内部リードへの接続時に上記内部リー
    ドに加わる圧接荷重以上にしたことを特徴とする半導体
    装置。
JP4279747A 1992-10-19 1992-10-19 半導体装置 Pending JPH06132339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4279747A JPH06132339A (ja) 1992-10-19 1992-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4279747A JPH06132339A (ja) 1992-10-19 1992-10-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH06132339A true JPH06132339A (ja) 1994-05-13

Family

ID=17615344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4279747A Pending JPH06132339A (ja) 1992-10-19 1992-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH06132339A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1396886A3 (en) * 1995-06-21 2004-07-07 Oki Electric Industry Company, Limited Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1396886A3 (en) * 1995-06-21 2004-07-07 Oki Electric Industry Company, Limited Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip

Similar Documents

Publication Publication Date Title
JP2569939B2 (ja) 樹脂封止型半導体装置
US20100052125A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JPH03177060A (ja) 半導体装置用リードフレーム
JPH06132339A (ja) 半導体装置
JPS62232948A (ja) リ−ドフレ−ム
JP2000332179A (ja) 端子の固定構造
WO1998044555A1 (fr) Cadre de montage et dispositif a semi-conducteur utilisant ce cadre
JP2018098477A (ja) ホール素子モジュール
JPH0222850A (ja) 半導体装置用のリードフレーム
JPS63202948A (ja) リ−ドフレ−ム
JPH03261153A (ja) 半導体装置用パッケージ
JPH08236682A (ja) リードフレーム
KR19980064438A (ko) 집적 회로용 극미세 피치 리드 프레임
JPH0265266A (ja) リードフレーム
JP2637940B2 (ja) 半導体装置
JP2882130B2 (ja) 半導体装置の製造方法
JP3545584B2 (ja) 半導体装置の製造方法
JP2655458B2 (ja) Ｔａｂ型半導体装置
JPH04196236A (ja) 接続方法
JPH04199559A (ja) 半導体装置
JP2000315763A (ja) リードフレーム及びその製造方法
JPH09134986A (ja) リードフレーム
JPH03297163A (ja) 半導体装置用リードフレーム
JP2707153B2 (ja) リードフレームの製造方法
JPH02111059A (ja) 半導体装置