JPH06131478A - マルチデータフロープロセッサ装置 - Google Patents

マルチデータフロープロセッサ装置

Info

Publication number
JPH06131478A
JPH06131478A JP4278275A JP27827592A JPH06131478A JP H06131478 A JPH06131478 A JP H06131478A JP 4278275 A JP4278275 A JP 4278275A JP 27827592 A JP27827592 A JP 27827592A JP H06131478 A JPH06131478 A JP H06131478A
Authority
JP
Japan
Prior art keywords
data flow
flow processor
packet
host
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4278275A
Other languages
English (en)
Inventor
Tatsuyuki Kuwabara
達行 桑原
Masaharu Tomita
雅晴 富田
Kiyotaka Nagamura
清隆 永村
Takao Nakamura
隆夫 中村
Shinichi Yoshida
真一 芳田
Soichi Miyata
宗一 宮田
Goji Muramatsu
剛司 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Sharp Corp
Original Assignee
Japan Radio Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd, Sharp Corp filed Critical Japan Radio Co Ltd
Priority to JP4278275A priority Critical patent/JPH06131478A/ja
Priority to US08/136,972 priority patent/US5499347A/en
Publication of JPH06131478A publication Critical patent/JPH06131478A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2736Tester hardware, i.e. output processing circuits using a dedicated service processor for test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 各データフロープロセッサ個々に単独で動作
テストを行えるようにし、動作テスト時に異常が発生し
た場合に原因の特定が容易にすることができるマルチデ
ータフロープロセッサ装置を提供する。 【構成】 ホスト31と複数のデータフロープロセッサ
32、33を切替え部34を介して接続する。この切替
え部34の切替え操作により、各データフロープロセッ
サを単独でテストすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマルチデータフロープロ
セッサ装置、特にホストと通信するデータフロープロセ
ッサを変更するマルチデータフロープロセッサ装置に関
するものである。
【0002】
【従来の技術】データフロープロセッサは、順次パケッ
トが入力されると、その内部に記憶されているプログラ
ムを実行し処理を行う。図2にはデータフロープロセッ
サの機能構成が示されている。パケットは図3で示され
るようにデータフロープロセッサで処理されるデータ2
1と、データフロープロセッサでの処理を指示する命令
22及び実行されるべきプログラムのアドレスに対応し
た番号が格納されている行き先番号23を含むタグ24
により構成されている。
【0003】このパケット20がデータフロープロセッ
サに入力されたときの処理の流れを以下に説明する。
【0004】図2に示されるように、データフロープロ
セッサ10は、入出力の制御を行う入出力制御部11、
データフロープロセッサ10で実行されるプログラムが
記憶されているプログラム記憶部12、複数のパケット
による演算命令の場合に演算相手となるパケットが読み
込まれるまで先に読み込まれたパケットを一時保存して
おくための領域である待ち合わせ部13及び演算が実行
される演算処理部14で構成されている。
【0005】パケット20は、データフロープロセッサ
10の入出力制御部11に入力された後にプログラム記
憶部12に送られ、ここで次に実行すべき命令22及び
行き先番号23を得る。待ち合わせ部13ではパケット
20に含まれている命令22が他のパケット20との演
算命令であるときには、そのパケット20は待ち合わせ
部13で演算相手となる他のパケット20を待つ。演算
相手となる他のパケット20が取り込まれると1対とな
って演算処理部14に送られ演算が実行される。この命
令22が他のパケット20との演算命令でないときに
は、待ち合わせ部13を素通りし、演算処理部14で命
令22が実行される。パケット20は演算処理部14で
実行されると内容が更新され、更新されたパケット20
は入出力制御部11に送られ、そのパケット20の内容
に従って接続されている他のデータフロープロセッサ1
0等に出力されるか、あるいは再度演算されるためにプ
ログラム記憶部12に送られる。
【0006】また、パケット20に含まれている命令2
2がプログラムのロード命令であるときには、プログラ
ムをデータとして格納されたパケット20が順次入力さ
れることにより、データフロープロセッサ10の外部か
らプログラムをプログラム記憶部12に記憶させること
も行える。
【0007】このように、データフロープロセッサ10
では、順次パケット20が入力されることにより特定の
処理のプログラムが実行されたり、プログラムの記憶が
行われる。
【0008】ところで、従来におけるマルチデータフロ
ープロセッサ装置は、図4で示されるように、パケット
20を送信するホスト31と、ホスト31に固定接続さ
れ、ホスト31からパケット20が入力されることによ
り処理を行うデータフロープロセッサ32と、データフ
ロープロセッサ32に固定接続され、データフロープロ
セッサ32からパケット20が入力されることにより処
理を行うデータフロープロセッサ33により構成され
る。なお、データフロープロセッサ32、33は図2に
示されたデータフロープロセッサ10と全く同様の構成
で足りる。
【0009】この従来例における装置全体の動作確認
は、以下の手順で行われる。
【0010】まず、ホスト31からデータフロープロセ
ッサ32にパケット20等のデータを送信することで、
ホスト31とデータフロープロセッサ32との間で通信
テストを行う。この通信テストが終了すると、前述した
ようにホスト31からデータフロープロセッサ32にパ
ケット20を順次出力することでデータフロープロセッ
サ32における動作テストが行われる。
【0011】次に、データフロープロセッサ33におけ
る動作テストが行われる。この動作テストは、データフ
ロープロセッサ32の動作テスト終了後にデータフロー
プロセッサ32を経由して行われる。まず、ホスト31
はデータフロープロセッサ32にパケット20を順次出
力する。データフロープロセッサ32ではパケット20
を受信すると、所定の処理が行われる。そして、データ
フロープロセッサ32の入出力制御部11は更新された
パケット20の内容に従って、該当するパケット20を
データフロープロセッサ33に出力する。このようにデ
ータフロープロセッサ33では、データフロープロセッ
サ32から送られてくるパケット20により動作テスト
が行われる。
【0012】このようにして、データフロープロセッサ
33における処理結果を検討することで従来の装置の動
作確認が行われる。
【0013】
【発明が解決しようとする課題】しかしながら、前述し
た従来のマルチデータフロープロセッサ装置では、デー
タフロープロセッサ33の動作テストは、データフロー
プロセッサ32を経由しなければ行うことができず、つ
まり、データフロープロセッサ33は単独で動作テスト
を行うことができなかった。したがって、データフロー
プロセッサ32とデータフロープロセッサ33との間の
通信のみのテストが行えず、データフロープロセッサ3
3の動作テストにおいて異常が発生した場合に、それが
データフロープロセッサ32とデータフロープロセッサ
33との間の通信に原因があるのか、あるいはデータフ
ロープロセッサ33の動作に原因があるのか、特定でき
ないという問題があった。
【0014】また、データフロープロセッサ33の動作
テストは、データフロープロセッサ32の動作テスト終
了後でしか行えなかった。つまり、データフロープロセ
ッサ32に異常があった場合、データフロープロセッサ
33の動作テストは、データフロープロセッサ32の異
常の修復が終わるまで待たなくてはならず、装置全体の
動作確認が終了するまで、多くの時間を要するという問
題があった。
【0015】本発明は以上のような課題を解決するため
になされたものであり、その目的は、各データフロープ
ロセッサ個々に単独で動作テストを行えるようにするこ
とで、テスト結果に異常が発生した場合に原因の特定が
容易にすることができるマルチデータフロープロセッサ
装置を提供することにある。
【0016】
【課題を解決するための手段】以上のような目的を達成
するために、本発明におけるマルチデータフロープロセ
ッサ装置は、複数のデータフロープロセッサが縦続に接
続されたマルチデータフロープロセッサ装置において、
データフロープロセッシングを実行させるために必要な
パケットを送信するパケット送信手段と、前記パケット
を受信し、複数のデータフロープロセッサの中からいず
れかに切り替えて供給する切替え部と、が含まれてい
る。
【0017】このような構成により、本発明におけるマ
ルチデータフロープロセッサ装置は、前記パケット送信
手段と通信可能なデータフロープロセッサが前記切替え
部における切替え操作により変更されることを特徴とす
る。
【0018】
【作用】以上のような本発明に係るマルチデータフロー
プロセッサ装置によれば、切替え部を介してパケット送
信手段と接続されたデータフロープロセッサにおいて、
パケット送信手段との間で通信テスト及び動作テストが
行われる。次に、パケット送信手段は切替え部の切替え
操作により異なるデータフロープロセッサに接続され
る。そして、そのデータフロープロセッサにおいて、パ
ケット送信手段との間で通信テスト及び動作テストが行
われる。このようにして、動作テストが各データフロー
プロセッサにおいて単独で行われる。その後、切替え部
及び動作テストが正常に終了したデータフロープロセッ
サを経由してパケット送信手段に接続されたデータフロ
ープロセッサにおいて、動作テストが他のデータフロー
プロセッサを介して行われる。
【0019】このように各データフロープロセッサの動
作テストを行った後にデータフロープロセッサ間通信を
含めたテストを行うことで、異常発生箇所を容易に特定
することができる。
【0020】
【実施例】以下、図面に基づいて、本発明の好適な実施
例を説明する。なお、本実施例において従来例と同様な
要素には同一の符号を付ける。
【0021】図1には、本実施例におけるマルチデータ
フロープロセッサ装置が示されている。
【0022】本実施例において特徴的なことは、図1に
示されているように、ホスト31とデータフロープロセ
ッサ32、33の間に切替え部34を設けたことであ
る。これにより、各データフロープロセッサは単独でホ
スト31間の通信テスト及び動作テストを行うことがで
きる。
【0023】本実施例におけるマルチデータフロープロ
セッサ装置は、図1に示されるように、図3で示された
パケット20を送信するホスト31と、パケット20に
より処理を行うデータフロープロセッサ32、33と、
ホスト31及びデータフロープロセッサ32、33を接
続し、ホスト31からのパケット20を切替え操作によ
りデータフロープロセッサ32あるいはデータフロープ
ロセッサ33に供給する切替え部34とで構成される。
また、データフロープロセッサ32はデータフロープロ
セッサ33に接続されている。なお、データフロープロ
セッサ32、33は図2に示されたデータフロープロセ
ッサ10と全く同様の構成で足りる。
【0024】本実施例における装置全体の動作確認は、
以下の手順で行われる。
【0025】まず、データフロープロセッサ32の動作
テスト時には、ホスト31の出力は切替え部34を介し
てデータフロープロセッサ32に接続される。このと
き、切替え部34は、ホスト31から入力されたパケッ
ト20を指定のデータフロープロセッサにのみ送信す
る。したがって、この場合、切替え部34はホスト31
が送信するパケット20をデータフロープロセッサ32
のみに供給する。このように設定された後、ホスト31
からデータフロープロセッサ32にパケット20を出力
することで、データフロープロセッサ32との間で通信
テストが行われる。この通信テストが終了すると、ホス
ト31からデータフロープロセッサ32にパケット20
を順次送ることでデータフロープロセッサ32の動作テ
ストが行われる。
【0026】データフロープロセッサ32の動作テスト
が終了すると、ホスト31の出力は切替え部34の切替
え操作によりデータフロープロセッサ33に接続され
る。そして、上記のデータフロープロセッサ32の動作
テストと同様に、データフロープロセッサ33において
も、ホスト31との間で通信テスト及び動作テストが行
われる。
【0027】上記の通り、各データフロープロセッサ3
2、33の動作テストが終了してから、切替え部34の
切替え操作によりホスト31の出力はデータフロープロ
セッサ32に再度接続される。ホスト31はデータフロ
ープロセッサ32にパケット20を順次出力する。デー
タフロープロセッサ32ではパケット20を受信する
と、所定の処理が行われる。そして、データフロープロ
セッサ32の入出力制御部11は更新されたパケット2
0の内容に従って、該当するパケット20をデータフロ
ープロセッサ33に出力する。このようにデータフロー
プロセッサ33では、データフロープロセッサ32から
送られてくるパケット20により動作テストが行われ
る。
【0028】このようにして、装置全体の動作確認が行
われる。
【0029】本実施例によると、このデータフロープロ
セッサ32を経由したデータフロープロセッサ33の動
作テストを行うときに異常が発生した場合、すでにデー
タフロープロセッサ33の動作テストを単独で行ってい
るので、データフロープロセッサ32、33間通信が異
常であることが容易に判断することができる。
【0030】また、上記実施例では、2台のデータフロ
ープロセッサ32、33で説明したが、任意の数のデー
タフロープロセッサを切替え部34に接続することも可
能である。
【0031】また、データフロープロセッサ32、33
の単独で行われる動作テストの順番は都合のよい方から
行えばよい。
【0032】また、上記実施例ではパケットを送信する
手段としてホスト31を用いたが、このホスト31に代
え、例えばデータフロープロセッサ等を用いてもよい。
【0033】
【発明の効果】以上のように、本発明によると、切替え
部を設けたことにより、他のデータフロープロセッサを
経由することなく各データフロープロセッサをパケット
送信手段と接続可能となるので、各データフロープロセ
ッサについて単独で動作テストを行うことが可能とな
る。
【0034】また、各データフロープロセッサの動作テ
スト終了後に他のデータフロープロセッサを経由した動
作テストも行えるため、動作テスト時に異常が発生した
場合、その異常がデータフロープロセッサ間通信で発生
したのか、各データフロープロセッサ内で発生したの
か、を容易に特定することが可能となる。
【0035】更に、データの流れの上流側に設けられた
データフロープロセッサにおいて発生した異常の修復中
にもそのデータフロープロセッサの下流側に設けられた
データフロープロセッサについて単独で動作テストを行
うことができ、装置全体の動作確認作業に要する時間を
短くすることが可能となる。
【図面の簡単な説明】
【図1】本発明に係るマルチデータフロープロセッサ装
置の一実施例を示す構成図である。
【図2】データフロープロセッサを示す構成図である。
【図3】パケットのフォーマットを示した図である。
【図4】従来のマルチデータフロープロセッサ装置を示
す構成図である。
【符号の説明】
10、32、33 データフロープロセッサ 20 パケット 31 ホスト 34 切替え部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永村 清隆 東京都三鷹市下連雀五丁目1番1号 日本 無線株式会社内 (72)発明者 中村 隆夫 東京都三鷹市下連雀五丁目1番1号 日本 無線株式会社内 (72)発明者 芳田 真一 大阪市阿倍野区長池町22番22号 シャープ 株式会社内 (72)発明者 宮田 宗一 大阪市阿倍野区長池町22番22号 シャープ 株式会社内 (72)発明者 村松 剛司 大阪市阿倍野区長池町22番22号 シャープ 株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のデータフロープロセッサが縦続接
    続されたマルチデータフロープロセッサ装置において、 データフロープロセッシングを実行させるために必要な
    パケットを送信するパケット送信手段と、 前記パケットを受信し、複数のデータフロープロセッサ
    の中からいずれかに切り替えて供給する切替え部と、を
    含み、前記パケット送信手段と通信可能なデータフロー
    プロセッサが前記切替え部における切替え操作により変
    更されることを特徴とするマルチデータフロープロセッ
    サ装置。
JP4278275A 1992-10-16 1992-10-16 マルチデータフロープロセッサ装置 Pending JPH06131478A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4278275A JPH06131478A (ja) 1992-10-16 1992-10-16 マルチデータフロープロセッサ装置
US08/136,972 US5499347A (en) 1992-10-16 1993-10-14 System having multiple data flow processors and switching unit for selectively supplying packets containing data from packet transmitter to any selected data flow processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4278275A JPH06131478A (ja) 1992-10-16 1992-10-16 マルチデータフロープロセッサ装置

Publications (1)

Publication Number Publication Date
JPH06131478A true JPH06131478A (ja) 1994-05-13

Family

ID=17595083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4278275A Pending JPH06131478A (ja) 1992-10-16 1992-10-16 マルチデータフロープロセッサ装置

Country Status (2)

Country Link
US (1) US5499347A (ja)
JP (1) JPH06131478A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002247094A (ja) * 2001-02-20 2002-08-30 Pioneer Electronic Corp パケット送出装置および方法
EP1244255A1 (de) * 2001-03-20 2002-09-25 Telefonaktiebolaget L M Ericsson (Publ) Verfahren und Vorrichtung zur Verbesserung eines Datendurchsatzes
US6711676B1 (en) * 2002-10-15 2004-03-23 Zomaya Group, Inc. System and method for providing computer upgrade information
US7577948B2 (en) * 2003-07-02 2009-08-18 Upgradedetect, Inc. System and method for providing computer upgrade information
JP2004178472A (ja) * 2002-11-29 2004-06-24 Sanyo Electric Co Ltd プログラム取得方法およびその方法を利用可能なパケット転送装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04227589A (ja) * 1990-08-10 1992-08-17 Sharp Corp データフロープログラムの割付け装置および割付け方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254473A (en) * 1979-01-29 1981-03-03 Allen-Bradley Company Rack adapter for serially connected I/O interface racks
US4881196A (en) * 1985-02-19 1989-11-14 Mitsubishi Denki Kabushiki Kaisha Data transmission line branching system
US5226040A (en) * 1991-10-03 1993-07-06 Compaq Computer Corporation Data concentration interface for configuration of multiple TTY devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04227589A (ja) * 1990-08-10 1992-08-17 Sharp Corp データフロープログラムの割付け装置および割付け方法

Also Published As

Publication number Publication date
US5499347A (en) 1996-03-12

Similar Documents

Publication Publication Date Title
US4734853A (en) Terminal control system
JPH114279A (ja) 先進的システム間送信方法および機構
EP2428893A2 (en) A reduction operation device, a processor, and a computer system
JPH06131478A (ja) マルチデータフロープロセッサ装置
JPS59200362A (ja) 端末装置の制御方式
JPH07182261A (ja) 情報処理装置
JPH06161769A (ja) 制御システムのソフトウェアダウンロード方式
JPH0448369A (ja) 複数中央情報処理装置システムにおける情報処理装置制御情報更新方式
JPH0229141A (ja) 手順切換え処理方式
JP2639377B2 (ja) 電子機器の操作装置
JPS62175831A (ja) タグ付きパイプライン制御方式
JPH047655A (ja) プログラム評価方法および通信システム評価装置
JP2746140B2 (ja) 端末試験制御処理方式
JPS63174169A (ja) 取引処理システム
JP2642489B2 (ja) マルチポート切換え制御方式
JPS63127326A (ja) 印刷処理装置
JPS6285359A (ja) 端末装置
JPS633346B2 (ja)
JPH0349446A (ja) 処理装置間通信装置
JPH01250122A (ja) 入力データ条件判定方式
JPH09305409A (ja) 遠隔プログラムダウンロード制御システム
JPH1139239A (ja) 認識装置
JPH01304567A (ja) プロセッサ間通信制御方式
JPS60243744A (ja) 情報処理装置
JPH05122294A (ja) ポータブル端末のリアルタイム通信方式