JPH0612781B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JPH0612781B2 JPH0612781B2 JP7403588A JP7403588A JPH0612781B2 JP H0612781 B2 JPH0612781 B2 JP H0612781B2 JP 7403588 A JP7403588 A JP 7403588A JP 7403588 A JP7403588 A JP 7403588A JP H0612781 B2 JPH0612781 B2 JP H0612781B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- phosphorus
- silicon
- silicon layer
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 16
- 239000011159 matrix material Substances 0.000 title description 8
- 238000004519 manufacturing process Methods 0.000 title description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- TUDPMSCYVZIWFW-UHFFFAOYSA-N [Ti].[In] Chemical compound [Ti].[In] TUDPMSCYVZIWFW-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アクティブマトリクス基板の製造方法に関す
るものである。
るものである。
［従来の技術］ 近年薄型の画像表示器として、液晶マトリクス表示器、
とりわけ各画素毎にスイッチング素子を設けた、いわゆ
るアクティブマトリクス型の液晶表示器が各所で研究開
発されている。スイッチング素子としては非晶質シリコ
ン（以下、ａ−Ｓｉという）を用いたＭＩＳ型の薄膜ト
ランジスタ（以下、ＴＦＴという）が主として利用され
ている。
とりわけ各画素毎にスイッチング素子を設けた、いわゆ
るアクティブマトリクス型の液晶表示器が各所で研究開
発されている。スイッチング素子としては非晶質シリコ
ン（以下、ａ−Ｓｉという）を用いたＭＩＳ型の薄膜ト
ランジスタ（以下、ＴＦＴという）が主として利用され
ている。
第３図は、上記ＴＦＴを用いたアクティブマトリクス型
の液晶表示器の回路構成例を表わしたものである。
の液晶表示器の回路構成例を表わしたものである。
走査信号線２１のなかで、例えばＸｉが選択されると、
これに連なるＴＦＴ２３のゲートは一斉にオンし、これ
らオンしたＴＦＴ２３のソースを通して、画像信号線２
２より、画像情報に対応した信号電圧がＴＦＴ２３のド
レインに伝達される。ドレインには画素電極２４が接続
され、この画素電極２４と、液晶層２５をはさんで他方
の基板上に形成された対向電極２６との電圧差により、
液晶層２５の光透過率を変化させて画像表示を行う。Ｘ
ｉが非選択状態になると、引き続きＸｉ＋１が選択さ
れ、上記と同様な動作が行われる。なおゲートがオフし
た後も、画素電極２４と対向電極２６間の電圧差は、次
に同一走査信号線が選択されるまで液晶層２５により保
存されるため、液晶層２５はスタティック駆動されるこ
とになり、高コントラストの表示を得ることができる。
これに連なるＴＦＴ２３のゲートは一斉にオンし、これ
らオンしたＴＦＴ２３のソースを通して、画像信号線２
２より、画像情報に対応した信号電圧がＴＦＴ２３のド
レインに伝達される。ドレインには画素電極２４が接続
され、この画素電極２４と、液晶層２５をはさんで他方
の基板上に形成された対向電極２６との電圧差により、
液晶層２５の光透過率を変化させて画像表示を行う。Ｘ
ｉが非選択状態になると、引き続きＸｉ＋１が選択さ
れ、上記と同様な動作が行われる。なおゲートがオフし
た後も、画素電極２４と対向電極２６間の電圧差は、次
に同一走査信号線が選択されるまで液晶層２５により保
存されるため、液晶層２５はスタティック駆動されるこ
とになり、高コントラストの表示を得ることができる。
第４図は、上記ＴＦＴに用いられるａ−ＳｉＴＦＴの製
造工程を表わした断面図である。同図において、１は絶
縁性基板、２はゲート電極、３はゲート絶縁層、４は非
晶質シリコン層、５はリンドープシリコン層、６はＩＴ
Ｏ（Indium Tin Oxide）層、８、９、１０、１１はそれ
ぞれＩＴＯ層６により形成されたソース電極、ドレイン
電極、画素電極およびソース配線、１２はフォトレジス
ト、１３は窒化シリコン層である。
造工程を表わした断面図である。同図において、１は絶
縁性基板、２はゲート電極、３はゲート絶縁層、４は非
晶質シリコン層、５はリンドープシリコン層、６はＩＴ
Ｏ（Indium Tin Oxide）層、８、９、１０、１１はそれ
ぞれＩＴＯ層６により形成されたソース電極、ドレイン
電極、画素電極およびソース配線、１２はフォトレジス
ト、１３は窒化シリコン層である。
以下、同図の（ａ）から（ｂ）に従い製造工程の説明を
行う。
行う。
（ａ）絶縁性基板１上にゲート電極２およびゲート配線
（図示せず）を形成する。引き続き、ゲート絶縁層３、
非晶質シリコン層４および不純物としてリを含んだリン
ドープシリコン層５を堆積し、上記非晶質シリコン層４
およびリンドープシリコン層５をゲート電極２と重なる
ような形状にパターニングする。
（図示せず）を形成する。引き続き、ゲート絶縁層３、
非晶質シリコン層４および不純物としてリを含んだリン
ドープシリコン層５を堆積し、上記非晶質シリコン層４
およびリンドープシリコン層５をゲート電極２と重なる
ような形状にパターニングする。
（ｂ）ＩＴＯ層６を真空蒸着法により堆積し、フォトレ
ジスト１２を塗布して、このフォトレジスト１２をソー
ス電極８、ドレイン電極９、画素電極１０およびソース
配線１１の形状に現像する。このフォトレジスト１２を
マスクとしてＩＴＯ層６をエッチングする。
ジスト１２を塗布して、このフォトレジスト１２をソー
ス電極８、ドレイン電極９、画素電極１０およびソース
配線１１の形状に現像する。このフォトレジスト１２を
マスクとしてＩＴＯ層６をエッチングする。
（ｃ）上記フォトレジスト１２をマスクとして、リンド
ープシリコン層５を除去し、ソース電極８、ドレイン電
極９、画素電極１０およびソース配線１１を形成し、フ
ォトレジスト１２を剥離する。
ープシリコン層５を除去し、ソース電極８、ドレイン電
極９、画素電極１０およびソース配線１１を形成し、フ
ォトレジスト１２を剥離する。
（ｄ）保護膜として窒化シリコン層１３をプラズマＣＶ
Ｄ法により堆積する。
Ｄ法により堆積する。
［解決しようとする課題］ 保護膜として窒化シリコン層１３を使用する場合、窒化
シリコン層１３は、アンモニア等の還元性ガス雰囲気中
で形成されるため、ＩＴＯ層６が還元され、ＩＴＯ層６
の透明度が著しく低下する。ＩＴＯ層６は画素電極１０
として使用されるため、透明度が低下すると画像品質が
劣化するという問題を生じる。
シリコン層１３は、アンモニア等の還元性ガス雰囲気中
で形成されるため、ＩＴＯ層６が還元され、ＩＴＯ層６
の透明度が著しく低下する。ＩＴＯ層６は画素電極１０
として使用されるため、透明度が低下すると画像品質が
劣化するという問題を生じる。
本発明は、上記従来の課題に対してなされたものであ
り、保護膜として窒化シリコン層を使用してもＩＴＯ層
が還元されないようなアクティブマトリクス基板の製造
方法を提供することを目的としている。
り、保護膜として窒化シリコン層を使用してもＩＴＯ層
が還元されないようなアクティブマトリクス基板の製造
方法を提供することを目的としている。
［課題を解決するための手段］ 本発明におけるアクティブマトリクス基板の製造方法
は、ゲート電極が形成された絶縁性基板上に、ゲート絶
縁層、非晶質シリコン層およびリン・ドープシリコン層
を順次形成し、上記非晶質シリコン層およびリン・ドー
プシリコン層をゲート電極と重なるようにパターニング
する工程と、上記パターニングされたリン・ドープシリ
コン層を有する上記絶縁性基板上に、ＩＴＯ（Indium T
in Oxide）層と酸化シリコン層を順次形成し、上記酸化
シリコン層および上記ＩＴＯ層をソース電極、ドレイン
電極および画素電極の形状にパターニングする工程と、
上記パターニングされた酸化シリコン層の存在しない部
分のリン・ドープシリコン層を除去して非晶質シリコン
層を露出させる工程と、上記露出した非晶質シリコン層
を有する上記絶縁性基板上に、還元性ガスを含んだ混合
ガスを用いてプラズマＣＶＤ法により、窒化シリコン層
を形成する工程とを有することを特徴とする。
は、ゲート電極が形成された絶縁性基板上に、ゲート絶
縁層、非晶質シリコン層およびリン・ドープシリコン層
を順次形成し、上記非晶質シリコン層およびリン・ドー
プシリコン層をゲート電極と重なるようにパターニング
する工程と、上記パターニングされたリン・ドープシリ
コン層を有する上記絶縁性基板上に、ＩＴＯ（Indium T
in Oxide）層と酸化シリコン層を順次形成し、上記酸化
シリコン層および上記ＩＴＯ層をソース電極、ドレイン
電極および画素電極の形状にパターニングする工程と、
上記パターニングされた酸化シリコン層の存在しない部
分のリン・ドープシリコン層を除去して非晶質シリコン
層を露出させる工程と、上記露出した非晶質シリコン層
を有する上記絶縁性基板上に、還元性ガスを含んだ混合
ガスを用いてプラズマＣＶＤ法により、窒化シリコン層
を形成する工程とを有することを特徴とする。
［実施例］ 以下本発明における実施例を図面に基いて説明する。
第１図において、１は絶縁性基板、２はゲート電極、３
はゲート絶縁層、４は非晶質シリコン層、５はリンドー
プシリコン層、６はＩＴＯ層、７は酸化シリコン層、
８、９、１０、１１はそれぞれ上記ＩＴＯ層６により形
成されたソース電極、ドレイン電極、画素電極およびソ
ース配線、１２はフォトレジスト、１３は窒化シリコン
層である。
はゲート絶縁層、４は非晶質シリコン層、５はリンドー
プシリコン層、６はＩＴＯ層、７は酸化シリコン層、
８、９、１０、１１はそれぞれ上記ＩＴＯ層６により形
成されたソース電極、ドレイン電極、画素電極およびソ
ース配線、１２はフォトレジスト、１３は窒化シリコン
層である。
以下、同図の（ａ）から（ｄ）に示された工程順に従い
説明を行う。
説明を行う。
（ａ）ガラス等の絶縁性基板１上に、ゲート配線（図示
せず）およびゲート電極２（以下、両者を総称してゲー
ト電極という）を形成する。窒化シリコンを用いたゲー
ト絶縁層３、非晶質シリコン層４、リンドープシリコン
層５をプラズマＣＶＤ法により堆積し、上記非晶質シリ
コン層４およびリドープシリコン層５をＣＦ４系のガス
を用いたプラズマエッチング法により選択的にエッチン
グして、ゲート電極２と重なるパターンを形成する。
せず）およびゲート電極２（以下、両者を総称してゲー
ト電極という）を形成する。窒化シリコンを用いたゲー
ト絶縁層３、非晶質シリコン層４、リンドープシリコン
層５をプラズマＣＶＤ法により堆積し、上記非晶質シリ
コン層４およびリドープシリコン層５をＣＦ４系のガス
を用いたプラズマエッチング法により選択的にエッチン
グして、ゲート電極２と重なるパターンを形成する。
（ｂ）ＩＴＯ層６を真空蒸着法により形成し、さらに酸
化シリコン層７をプラズマＣＶＤ法により形成する。上
記酸化シリコン層７上にフォトレジスト１２を塗布し、
このフォトレジストをソース電極８、ドレイン電極９、
画素電極１０、ソース配線１１の形状に現像する。この
フォトレジスト１２をマスクとして酸化シリコン層をフ
ッ酸：フッ化アンモニウム＝１：６の溶液にてエッチン
グし、引き続きＩＴＯ層６を塩化第二鉄系溶液にてエッ
チングする。なお、ＩＴＯ層６をエッチングする前にフ
ォトレジスト１２を剥離して、酸化シリコン層７のパタ
ーンをマスクとしてＩＴＯ層６をエッチングしてもよ
い。また、酸化シリコン層７を堆積後、窒化シリコン層
を堆積してフォトレジスト１２を塗布してもよい。この
とき窒化シリコン層は酸化シリコン層７のエッチング溶
液で、酸化シリコン層７と同時にエッチングを行えばよ
い。
化シリコン層７をプラズマＣＶＤ法により形成する。上
記酸化シリコン層７上にフォトレジスト１２を塗布し、
このフォトレジストをソース電極８、ドレイン電極９、
画素電極１０、ソース配線１１の形状に現像する。この
フォトレジスト１２をマスクとして酸化シリコン層をフ
ッ酸：フッ化アンモニウム＝１：６の溶液にてエッチン
グし、引き続きＩＴＯ層６を塩化第二鉄系溶液にてエッ
チングする。なお、ＩＴＯ層６をエッチングする前にフ
ォトレジスト１２を剥離して、酸化シリコン層７のパタ
ーンをマスクとしてＩＴＯ層６をエッチングしてもよ
い。また、酸化シリコン層７を堆積後、窒化シリコン層
を堆積してフォトレジスト１２を塗布してもよい。この
とき窒化シリコン層は酸化シリコン層７のエッチング溶
液で、酸化シリコン層７と同時にエッチングを行えばよ
い。
（ｃ）フォトレジスト１２または酸化シリコン層７のパ
ターンをマスクとして、リンド−プシリコン層５をフッ
酸：硝酸：酢酸＝１：６０：６０の溶液を用いてエッチ
ングする。フォトレジスト１２をマスクとして用いたと
きは、これを剥離する。なお、（ｂ）の工程で酸化シリ
コン層７上に窒化シリコン層を形成したときには、これ
をマスクとしてリンドープシリコン層５をエッチングし
てもよい。
ターンをマスクとして、リンド−プシリコン層５をフッ
酸：硝酸：酢酸＝１：６０：６０の溶液を用いてエッチ
ングする。フォトレジスト１２をマスクとして用いたと
きは、これを剥離する。なお、（ｂ）の工程で酸化シリ
コン層７上に窒化シリコン層を形成したときには、これ
をマスクとしてリンドープシリコン層５をエッチングし
てもよい。
（ｄ）シランとアンモニアの混合ガスを用いて窒化シリ
コン層１３をプラズマＣＶＤ法により形成し、保護膜と
する。
コン層１３をプラズマＣＶＤ法により形成し、保護膜と
する。
以上の製造工程にて製造されたａ−ＳｉＴＦＴでは、Ｉ
ＴＯ層６上に酸化シリコン層７がＩＴＯ層６と同一パタ
ーンで形成されているため、窒化シリコン層１３を形成
するときに、ＩＴＯ層６がアンモニア等の還元性ガス雰
囲気に晒されることはない。従ってＩＴＯ層６は還元さ
れることはないため、透明度が低下することはない。な
お酸化シリコン層７は透明であるため、画素電極１０の
透明度は低下しない。さらに窒化シリコン層１３をプラ
ズマＣＶＤ法で形成する時に、酸化シリコン層７により
ＩＴＯ層６に含まれるＩｎ、Ｓｎ等の貴金属やアルカリ
イオンの飛散を防止できるため、ａ−ＳｉＴＦＴの信頼
性低下を防止することができる。
ＴＯ層６上に酸化シリコン層７がＩＴＯ層６と同一パタ
ーンで形成されているため、窒化シリコン層１３を形成
するときに、ＩＴＯ層６がアンモニア等の還元性ガス雰
囲気に晒されることはない。従ってＩＴＯ層６は還元さ
れることはないため、透明度が低下することはない。な
お酸化シリコン層７は透明であるため、画素電極１０の
透明度は低下しない。さらに窒化シリコン層１３をプラ
ズマＣＶＤ法で形成する時に、酸化シリコン層７により
ＩＴＯ層６に含まれるＩｎ、Ｓｎ等の貴金属やアルカリ
イオンの飛散を防止できるため、ａ−ＳｉＴＦＴの信頼
性低下を防止することができる。
第２図には他の実施例を示してあり、本例では、リンド
ープシリコン層５とＩＴＯ層６の間にＴｉやＣｒ等で形
成された金属層１４を設置したものであるが、上記第１
の実施例に対し以下の工程を付加することにより製造す
ることができ、第１の実施例と同様の効果を得ることが
できる。
ープシリコン層５とＩＴＯ層６の間にＴｉやＣｒ等で形
成された金属層１４を設置したものであるが、上記第１
の実施例に対し以下の工程を付加することにより製造す
ることができ、第１の実施例と同様の効果を得ることが
できる。
（１）（ａ）の工程で、非晶質シリコン層４およびリン
ドープシリコン層５をエッチングする前に金属層１４を
エッチングする。
ドープシリコン層５をエッチングする前に金属層１４を
エッチングする。
（２）（ｃ）の工程で、リンドープシリコン層５をエッ
チングする前に金属層１４をエッチングする。
チングする前に金属層１４をエッチングする。
［発明の効果］ 本発明によれば、ＩＴＯ層上に酸化シリコン層が形成さ
れているため、窒化シリコン層を形成するときの還元性
ガスにＩＴＯ層が晒される事がない。したがって、ＩＴ
Ｏ層の透明度が低下することがなく、また配線の抵抗値
も増加することがない。
れているため、窒化シリコン層を形成するときの還元性
ガスにＩＴＯ層が晒される事がない。したがって、ＩＴ
Ｏ層の透明度が低下することがなく、また配線の抵抗値
も増加することがない。
また、窒化シリコン層をプラズマＣＶＤ法で形成する場
合、酸化シリコン層によりＩＴＯ層が直接プラズマに晒
されることがないので、ＩＴＯ層に含まれるＩｎ、Ｓｎ
等の重金属やアルカリイオンの飛散を防止することがで
き、ａ−ＳｉＴＦＴの信頼性向上に寄与する。
合、酸化シリコン層によりＩＴＯ層が直接プラズマに晒
されることがないので、ＩＴＯ層に含まれるＩｎ、Ｓｎ
等の重金属やアルカリイオンの飛散を防止することがで
き、ａ−ＳｉＴＦＴの信頼性向上に寄与する。
第１図は本発明における第１の実施例を示した工程断面
図、第２図は本発明における第２の実施例を示した断面
図、第３図はアクティブマトリクス型の液晶表示器の原
理を示した電気回路図、第４図は従来例を示した工程断
面図である。 １……絶縁性基板 ２……ゲート電極 ３……ゲート絶縁層 ４……非晶質シリコン層 ５……リンドープシリコン層 ６……ＩＴＯ層 ７……酸化シリコン層 ８……ソース電極 ９……ドレイン電極 １０……画素電極 １３……窒化シリコン層
図、第２図は本発明における第２の実施例を示した断面
図、第３図はアクティブマトリクス型の液晶表示器の原
理を示した電気回路図、第４図は従来例を示した工程断
面図である。 １……絶縁性基板 ２……ゲート電極 ３……ゲート絶縁層 ４……非晶質シリコン層 ５……リンドープシリコン層 ６……ＩＴＯ層 ７……酸化シリコン層 ８……ソース電極 ９……ドレイン電極 １０……画素電極 １３……窒化シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 罍 昇 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 荻原 芳久 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 白井 勝夫 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 斎藤 和則 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内
Claims (1)
- 【請求項１】ゲート電極が形成された絶縁性基板上に、
ゲート絶縁層、非晶質シリコン層およびリン・ドープシ
リコン層を順次形成し、上記非晶質シリコン層およびリ
ン・ドープシリコン層をゲート電極と重なるようにパタ
ーニングする工程と、 上記パターニングされたリン・ドープシリコン層を有す
る上記絶縁性基板上に、ＩＴＯ（Indium Tin Oxide）層
と酸化シリコン層を順次形成し、上記酸化シリコン層お
よび上記ＩＴＯ層をソース電極、ドレイン電極および画
素電極の形状にパターニングする工程と、 上記パターニングされた酸化シリコン層の存在しない部
分のリン・ドープシリコン層を除去して非晶質シリコン
層を露出させる工程と、 上記露出した非晶質シリコン層を有する上記絶縁性基板
上に、還元性ガスを含んだ混合ガスを用いてプラズマＣ
ＶＤ法により、窒化シリコン層を形成する工程と を有することを特徴とするアクティブマトリクス基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7403588A JPH0612781B2 (ja) | 1988-03-28 | 1988-03-28 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7403588A JPH0612781B2 (ja) | 1988-03-28 | 1988-03-28 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01245226A JPH01245226A (ja) | 1989-09-29 |
| JPH0612781B2 true JPH0612781B2 (ja) | 1994-02-16 |
Family
ID=13535494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7403588A Expired - Fee Related JPH0612781B2 (ja) | 1988-03-28 | 1988-03-28 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612781B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2731114B2 (ja) * | 1994-07-01 | 1998-03-25 | 株式会社フロンテック | 電子素子及びその製造方法 |
| US6284576B1 (en) | 1996-07-04 | 2001-09-04 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor of a reverse staggered type |
| WO2001048830A1 (en) * | 1999-12-24 | 2001-07-05 | Koninklijke Philips Electronics N.V. | ELECTRO-OPTICAL DEVICE HAVING AN ITO LAYER, A SiN LAYER AND AN INTERMEDIATE SILICON OXIDE LAYER |
| US7885579B2 (en) * | 2006-11-08 | 2011-02-08 | Kabushiki Kaisha Toshiba | Charging device, image forming apparatus and charging method |
| CN110993644A (zh) * | 2019-11-06 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及制备方法 |
-
1988
- 1988-03-28 JP JP7403588A patent/JPH0612781B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01245226A (ja) | 1989-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| US7110058B2 (en) | Method of fabricating liquid crystal display device | |
| US7515216B2 (en) | Liquid crystal display and fabrication method thereof | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2001109014A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3239504B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR100537020B1 (ko) | Ips모드박막트랜지스터용액정표시소자제조방법 | |
| US6261880B1 (en) | Process for manufacturing thin film transistors | |
| JPH0612781B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3234168B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH06250217A (ja) | 半導体装置の製造方法 | |
| US20020151097A1 (en) | Flat panel display and method for forming the same | |
| KR100209621B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100471765B1 (ko) | 단일막게이트라인을갖는박막트랜지스터기판및그제조방법 | |
| JP2704212B2 (ja) | 電気光学装置の製造方法 | |
| JPH07110496A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0548106A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH021947A (ja) | 薄膜トランジスタの製造方法 | |
| KR100504536B1 (ko) | 액정표시소자 제조방법 | |
| JPH05299436A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
| KR100325662B1 (ko) | 박막트랜지스터액정표시장치의제조방법 | |
| JP3115010B2 (ja) | 薄膜トランジスタマトリクスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |