JPH06125488A

JPH06125488A - 画像信号処理装置

Info

Publication number: JPH06125488A
Application number: JP4266599A
Authority: JP
Inventors: Tokihiko Ogura; 時彦小倉
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-09-09
Filing date: 1992-09-09
Publication date: 1994-05-06

Abstract

(57)【要約】【目的】電子スチルカメラで撮影した画像の確認を、
外部機器によらずに迅速に行うことが可能な画像信号処
理装置を提供する。【構成】ディジタルデータに変換された撮像素子の画
素情報を、そのまま情報内容及び情報量を変化させず
に、外部に転送するシリアルパラレル変換回路２及びＳ
ＩＳＣＩ／Ｆ３と、撮像素子からの画素情報の所定の色
の画素データを間引く間引き回路６と、間引き回路６で
間引かれた画素データに基づいて、ビデオ信号を作成す
るＳＳＧ１３、スタートビット検出回路５、メモリ７、
ＤＡ変換器８、ＬＰＦ９及び加算回路１０、作成された
ビデオ信号を出力するドライバ回路１１を設け、外部機
器での処理を行うことなく、迅速に電子スチルカメラの
撮影画像を確認することを可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子スチルカメラで撮
影したスチル画像信号に対して、モニタでの再生処理や
外部機器へのデータ転送処理などを行う画像信号処理装
置に関する。

【０００２】

【従来の技術】従来の電子スチルカメラなどの静止画像
記録再生装置に使用する記録媒体としては、２インチビ
デオフロッピーなどのアナログ記録媒体が主体とされて
いる。そして、ＣＣＤなどの撮像素子からの画像信号を
ＦＭ変調して、２インチビデオフロッピーにアナログ記
録しており、ＮＴＳＣレベルでは十分な解像度が得られ
ている。これに対して、コンピュータなどの外部機器と
の画像データのやり取りが簡単にでき、ダビングによる
画質劣化も生じないという利点があるために、半導体メ
モリカードやハードディスクなどのディジタル記録媒体
に、画像データをディジタル信号として記録する方式の
スチルカメラとその再生システムが開発されている。更
に、固体撮像素子の開発も進み、１００万画素以上の画
素数のＣＣＤなどの撮像素子が開発され、従来のＮＴＳ
Ｃの解像度に比して、水平・垂直方向共に倍近い解像度
のディジタルスチルカメラも提案されている。

【０００３】さらに、ＨＤＴＶ（高精細度テレビジヨ
ン）と同等の解像度を得るために、２インチビデオフロ
ッピーの４トラックで１画面を形成する方式の電子スチ
ルカメラが、本願と同一の出願人によって提案されてい
る。この提案の方式では、ほぼ１３０万の画素数の撮像
素子の画素情報をオフセットサンプリングし、間引いた
情報をビデオフロッピーに記録し、再生時に再び記録画
素情報を再度サンプリングし、画像メモリ上で高精細度
画像を作成している。ただ、この方式では、ＳＶフォー
マットに準じた形でビデオフロッピーに対する記録が行
われるので、色信号は輝度信号に比して約１／６に帯域
制限され、撮像素子の情報を十分に活用できないという
難点がある。

【０００４】このような電子スチルカメラで撮影された
画像は、ＴＶモニタで再生するだけでなく、パーソナル
コンピュータやワークステーションなどの外部機器にデ
ータとして取り込まれ、ＤＴＰ（デスクトップ・プラン
ニング）に使用するはめ込み画像のソースとして、或い
は印刷、画像伝送のソースとして使用されている。

【０００５】そこで、この種のカメラで撮影された画像
の処理に際しては、ＴＶモニタへの表示に先立って表示
画像のチェックを迅速に行うことが必要になり、また、
複数の画像から目的の画像を効率的に検索し、目的の画
像データをコンピュータなどの外部機器に転送すること
が必要になる。さらに、画像データに対して各種のデー
タ処理を施して外部機器に転送することが必要になり、
ＴＶモニタへの出力とデータ処理を施したデータの外部
機器への出力とを効率的に実行することが必要になる。

【０００６】図１８は、従来の電子スチルカメラで撮影
した画像データを外部機器に転送する転送装置の説明図
であり、電子スチルカメラ５０が、変換ボックス５６を
介して外部機器であるコンピュータ５７に接続してあ
る。電子スチルカメラ５０では、被写体の画像がレンズ
５１によって撮像素子５２に結像され、撮像素子５２で
光電変換された電子スチル画像信号がＡＤ変換器５３で
ＡＤ変換され、ＡＤ変換器５３からのディジタルデータ
が記録信号処理回路５４で処理されて記録媒体５５に記
録される。一方、ＡＤ変換器５３からのディジタルデー
タは、変換ボックス５６を介して、ＳＣＳＩなどの汎用
出力インタフェース５６からコンピュータ５７に入力さ
れ、コンピュータ５７側で補間処理や色補正などの処理
が行われる。この方式によると、コンピュータ５７の機
能をそのまま利用して、高Ｓ／Ｎ比で高精細度の静止画
像をコンピュータ５７の表示面５７ａに表示することが
できる。

【０００７】図１９は、従来の画像信号再生装置の構成
を示すブロック図であり、この画像信号再生装置では、
電子スチルカメラで撮影した画像データが記録された記
録媒体が、入力インタフェース回路（Ｉ／Ｆ）１０１に
接続されていて、この入力Ｉ／Ｆ１０１が、出力インタ
フェース回路（Ｉ／Ｆ）１０４に接続されるコンピュー
タが指定する画像データを取り込み、再生処理回路１０
３に接続されるチェック用のＴＶモニタに画像を再生
し、また、コンピュータに指定する画像データを供給す
る。即ち、コンピュータから出力される画像データの取
込コマンドは、出力Ｉ／Ｆ１０４を介してＣＰＵ１０６
に入力され、ＣＰＵ１０６によってコマンドが解読され
る。そして、ＣＰＵ１０６から読出コマンドが入力Ｉ／
Ｆ１０１に供給され、Ｉ／Ｆ１０１は、この読出コマン
ドが指定した画像データを記録媒体から読出し、該画像
データは、コントローラ１０５の制御によつて、画像メ
モリ１０２の所定のアドレスに書込まれる。

【０００８】そして、１画面分の画像データがメモリ１
０２に格納されると、ＣＰＵ１０６はコントローラ１０
５に再生コマンドを出力し、コントローラ１０５の制御
によって、メモリ１０２から画像データが例えばＮＴＳ
Ｃレートで読み出される。この場合、メモリ１０２に格
納されている画像データは、水平、垂直ともＮＴＳＣの
画素数の２倍の画素数であるので、水平方向、垂直方向
共１画素ずつ間引いて読出され、読出された画像データ
は再生処理回路１０３に供給される。この再生処理回路
１０３は、ＤＡ変換器、エンコーダ回路、出力ドライバ
回路を備え、再生処理回路１０３で、例えばＮＴＳＣの
コンポジット信号が作成され、外部のＴＶモニタに出力
される。

【０００９】また、ＴＶモニタに表示されている画像デ
ータをコンピュータが取込む場合には、コンピュータか
ら転送コマンドが出力Ｉ／Ｆ１０４を介してＣＰＵ１０
６に入力され、ＣＰＵ１０６の指令によって、コントロ
ーラ１０５が作動して該画像データがメモリ１０２から
読出され、出力Ｉ／Ｆ１０４を介してコンピュータに取
込まれる。

【００１０】ところで、電子スチルカメラが撮影した複
数の画像データを、コンピュータの表示面に同時に表示
し、同時表示された複数の画像から目的の画像を選択し
て、その画像データを取込むと編集処理を効率的に行う
ことができる。例えば図２０に示すように、コンピュー
タＣの表示面Ｃａに１６の画像を同時に表示する場合に
は、一般にメモリ１０２から読出す画像データを水平方
向、垂直方向共４画素おきに読み出すようにする。

【００１１】図２１は電子スチルカメラで撮影した画像
データを、記録媒体３１から読出して、コンピュータな
どの外部機器に転送する従来の画像信号転送装置の構成
を示すブロック図であり、ＩＣカード、ハードディスク
などの記録媒体１３１には、撮像画素の生データ、輝度
信号（Ｙ信号）及び色差信号Ｃ（Ｒ−Ｙ信号、Ｙ−Ｂ信
号）に変換されたデータ、データ圧縮されたＹＣ信号の
データの何れかの形態で記録されている。撮像画素の生
データを記録するのは、再生時にコンピュータ上できめ
の細かな再生処理を行って、高画質の再生画像を得るた
めであり、ＹＣ信号を圧縮して記録するのは、限られた
記録容量の記録媒体１３１に多くの画像データを記録す
るためである。コンピュータからのコマンドによつて、
ＣＰＵ１３５が、入力Ｉ／Ｆ１３２、一枚の画像データ
の記憶が可能なバッファメモリ１３３及び出力Ｉ／Ｆ１
３４を制御して、記録媒体１３１から取込んだ画像デー
タが、コンピュータに供給される。この場合、出力Ｉ／
Ｆ１３４としてＳＣＳＩのような汎用のインタフェース
を使用すると、簡単に高精細の画像を取込んで、文書デ
ータとの合成によるＤＴＰ、ファイリング、データ伝送
などが自在に行われる。

【００１２】図２１に示す画像信号転送装置では、記録
媒体の画像データを、そのままコンピュータなどの外部
機器に転送するために、最終的な画像データ（例えばＲ
ＧＢデータ）に変換するには、外部機器側で演算処理を
行う必要がある。この場合、生データではイェロー（Ｙ
ｅ）、マゼンタ（Ｍｇ）、シアン（Ｃｙ）、グリーン
（Ｇ）の撮像素子データをＲＧＢデータに変換し、さら
に画像データに付随する撮影時のパラメータ（ホワイト
バランス情報、露出補正情報等）を基にきめの細かい処
理が必要であり、圧縮されたデータならば伸張のための
処理が必要である。

【００１３】従って、このような処理は、コンピュータ
の性能に大きく依存し、また、システムのハードウエア
的な制約をも受け、コンピュータによつては処理が不可
能な場合も生じる。

【００１４】図２２は、この問題を解決するために図２
１の装置に対して、補色データをＹＣデータもしくはＲ
ＧＢデータに変換するプロセス回路及び伸張回路を含む
ディジタル信号処理回路１３６及び出力バッファメモリ
１３７を付加した装置で、転送装置内で伸張処理やＲＧ
Ｂデータ変換処理を行えるようにしてある。この画像信
号転送装置を使用すると、比較的低性能のコンピュータ
を使用しても画像データを再生することが可能になる。

【００１５】図２３は、電子スチルカメラで撮影した画
像データを記録媒体から読出し、ＴＶモニタに画像信号
を出力して再生し、また、画像データをコンピュータな
どの外部機器に転送する従来の画像信号処理装置の構成
を示すブロック図である。この従来の画像信号処理装置
では、入力Ｉ／Ｆ２０１が図示せぬ記録媒体からディジ
タルデータに変換された画像データを受け取り、この画
像データは、輝度信号Ｙ及び色差信号Ｃの形で、１画面
分の画像データが記憶可能なバッファメモリ２０２に記
憶される。このバッファメモリ２０２の容量は、Ｙ信号
データで約１０００（垂直）×１２００（水平）×８ｂ
ｉｔ、色差信号（Ｒ−Ｙ信号、Ｂ−Ｙ信号）でそれぞれ
１０００（垂直）×６００（水平）×８ｂｉｔで、ほぼ
１．８ＭＢである。

【００１６】従って、ＮＴＳＣなどのＴＶモニタに出力
するためには、バッファメモリ２０２に接続された間引
き回路２０３によつてデータを間引き、間引き回路２０
３に接続されたＤＡ変換器２０４に間引かれたデータが
入力される。ＤＡ変換器２０４から出力されるアナログ
化されたＹ信号、Ｒ−Ｙ信号及びＢ−Ｙ信号は、図示せ
ぬローパスフィルタで高域成分が除去され、エンコーダ
２０５に入力され、エンコーダ２０５でＹ信号、Ｒ−Ｙ
信号及びＢ−Ｙ信号に基づいてコンポジット信号が作成
され、このコンポジット信号がＴＶモニタに出力され
る。

【００１７】一方、バッファメモリ２０２に入力された
Ｙ、Ｒ−Ｙ、Ｂ−Ｙのディジタル信号は、バッファメモ
リ２０２に接続されたＤＳＰ（ディジタルシグナルプロ
セッサ）２０６で、外部機器でのデータ処理をし易くす
るために、ＲＧＢ信号に変換される。ＤＳＰ２０６は、
Ｙ、Ｒ−Ｙ、Ｂ−Ｙのディジタル信号に基づいて、マト
リクス演算を行ってＲＧＢ信号を求め、このＲＧＢ信号
は、ＤＳＰ２０６に接続されたＲＧＢメモリ２０７に格
納され、出力Ｉ／Ｆ２０８を介して外部機器に供給され
る。このようにして、図２３に示す従来の画像信号処理
装置によると、画像データのＴＶモニタでの表示と、外
部機器へのＲＧＢデータに変換された画像データの転送
とを同時に行うことができる。

【００１８】しかし、図２３に示す従来の画像信号処理
装置では、メモリ容量が、バッファメモリ２０２で１．
８ＭＢ、ＲＧＢメモリで３．６ＭＢと大きくなり、回路
が複雑になり製造コスト上でも問題が生じる。そこで、
図２４に示すように、ＲＧＢメモリを取り除き、ＤＳＰ
２０６で処理したデータを再びバッファメモリ２０２に
入力し、ＲＧＢ信号からコンポジット信号を作成し、或
いはＲＧＢ信号として出力する方式も提案されている。

【００１９】

【発明が解決しようとする課題】前述の図１８に示す転
送装置では、撮影した画像の確認をするためには、画像
データをその度にコンピュータ５７に転送して、コンピ
ュータ５７で処理を行う必要があり、コンピュータ５７
の性能によっては、画像の再生確認にかなりの時間がか
かり、迅速な確認ができないことがある。

【００２０】また、前述の図１９に示す従来の画像信号
再生装置では、各画像データを取込むごとに、全画面デ
ータをメモリ１０２に格納し、ＴＶモニタに表示する画
面数だけデータの転送を行う必要がある。さらに、分割
する数が多くなると、単に間引いただけでは画像が見苦
しくなり、外部機器側でフィルタリングなどの処理を行
わねばならず、メモリ１０２に格納されるデータの形が
輝度データと色差データの場合には、外部機器でＲＧＢ
データに変換しなくてはならない。従って、例えばコン
ピュータの表示面に多数の画面を分割表示する場合に
は、よほど高性能のコンピュータを使用しない限り、分
割表示の処理に時間がかかってしまう。

【００２１】さらに、前述の図２２に示す画像信号転送
装置では、ＹＣデータ変換処理、ＲＧＢ変換処理及び画
像データ伸張処理には、高速の演算ブロックやパラレル
データ転送回路を有するそれぞれ専用のディジタルシグ
ナルプロセッサが必要で、回路規模と消費電力が増大
し、装置のコンパクト性が失われてしまう。

【００２２】そして、図２４に示す画像信号処理装置で
は、Ｙ、Ｒ−Ｙ、Ｂ−ＹデータをＲＧＢデータに変換す
るまでの間は、ＮＴＳＣ出力が得られず、撮影画像の内
容のチェックが迅速に行えず、また、ディジタルデータ
を外部に出力するための回路の構成が複雑になる。

【００２３】本発明は、前述のような電子スチルカメラ
で撮影した画像データ処理の現状に鑑みてなされたもの
であり、その第１の目的は、撮影した画像の確認を、外
部機器によらずに迅速に行うことが可能な画像信号処理
装置を提供することにある。また、本発明の第２の目的
は、画像データの外部機器への転送前に、撮影した画像
の多重分割表示が可能で、外部機器として高性能のコン
ピュータを使用しなくても、高速の画像検索が可能な画
像信号処理装置を提供することにある。さらに、本発明
の第３の目的は、簡単なハードウェア構成で、各種の画
像処理を行うことが可能な画像信号処理装置を提供する
ことにある。そして、本発明の第４の目的は、メモリ容
量を低減可能とすると共に、撮影した画像のモニタ表示
と、画像データの外部機器への転送とを効率的に行う画
像信号処理装置を提供することにある。

【００２４】

【課題を解決するための手段】前記第１の目的を達成す
るために、本発明は、ディジタルデータに変換された撮
像素子の画素情報の所定の画素データを間引く間引き手
段と、該間引き手段で間引かれた画素データに基づいて
ビデオ信号を作成するビデオ信号作成手段と、該ビデオ
信号作成手段で作成されたビデオ信号を出力する出力手
段とを有することを特徴とする。

【００２５】同様に前記第２の目的を達成するために、
本発明は、ディジタルデータに変換された撮像素子から
の複数画像の画素情報が入力される入力インタフェース
回路と、前記ディジタルデータから、予め設定された一
定のブロック単位で、ブロック化されたデータを出力す
るバッファ回路と、該バッファ回路からのデータが入力
され、入力されたデータに所定の演算処理を行い、得ら
れた演算データを画像メモリの所定のアドレスに格納す
るディジタルシグナルプロセッサと、前記画像メモリか
ら前記演算データを読出し、該演算データに再生処理を
施して外部のモニタに出力する再生信号処理回路と、前
記画像メモリから前記演算データを読み出し、外部機器
に出力する外部インタフェース回路とを有することを特
徴とする。

【００２６】同様に前記第３の目的を達成するために、
本発明は、ディジタルデータに変換された撮像素子の画
素情報が入力される入力インタフェース回路と、少なく
とも前記ディジタルデータが格納される第１のメモリ
と、前記ディジタルデータの処理データが格納される第
２のメモリと、データの処理プログラムを内蔵し、前記
第１のメモリ及び前記第２のメモリに格納されているデ
ータを選択的に読出し、所定のプログラムに応じた処理
を行い、処理後のデータを前記第１のメモリまたは前記
第２のメモリに格納するディジタルシグナルプロセッサ
とを有することを特徴とする。

【００２７】同様に前記第４の目的を達成するために、
本発明は、ディジタルデータに変換された撮像素子の画
素情報が入力される入力インタフェース回路と、一画像
分のディジタルデータを記憶するバッファメモリ回路
と、該バッファメモリ回路から出力されるディジタルデ
ータをアナログ変換して出力する再生信号処理回路と、
前記バッファメモリ回路から出力されるディジタルデー
タを第２のディジタルデータに変換するデータ変換回路
と、前記第２のディジタルデータを外部機器に出力する
出力インタフェース回路とを備えた画像信号処理装置で
あって、前記バッファメモリ回路は、それぞれ独立して
制御可能な第１領域と第２領域とを含み、前記第１領域
及び前記第２領域の一方を、前記再生信号処理回路に接
続する時は、他方を、前記データ変換回路に接続する制
御手段を有することを特徴とする。

【００２８】

【作用】本発明では、ディジタルデータに変換された撮
像素子からの画素情報の所定の色の画素データが、間引
き手段によって間引かれ、ビデオ信号作成手段によっ
て、間引き手段で間引かれた画素データに基づいて、ビ
デオ信号が作成され、出力手段によって、ビデオ信号作
成手段で作成されたビデオ信号が出力され、外部機器の
処理に依存せずに、迅速な画像のモニタが行われる。

【００２９】また、本発明では、ディジタルデータに変
換された撮像素子からの複数画像の画素情報が、入力イ
ンタフェース回路に入力され、バッファ回路からは、前
記ディジタルデータから、予め設定された一定のブロッ
ク単位で、ブロック化されたデータが出力される。この
バッファ回路からのデータは、ディジタルシグナルプロ
セッサに入力され、入力されたデータに所定の演算処理
が施されて、演算データが得られ、この演算データが、
画像メモリの所定のアドレスに格納される。そして、再
生信号処理回路が、画像メモリから演算データを読出
し、読出した演算データに再生処理を施して、外部機器
であるコンピュータに転送する前に、外部モニタに出力
し、複数画像に対応する画像の同時表示を行う。

【００３０】さらに、本発明では、入力インタフェース
回路に、ディジタルデータに変換された撮像素子の画素
情報が入力され、少なくとも第１のメモリに前記ディジ
タルデータが格納され、第２のメモリにはディジタルデ
ータの処理データが格納される。そして、データの処理
プログラムを内蔵しているディジタルシグナルプロセッ
サによつて、第１のメモリ及び第２のメモリに格納され
ているデータが、選択的に読出され、読出されたデータ
に所定のプログラムに応じた処理が行われ、処理後のデ
ータが、第１のメモリまたは第２のメモリに格納され
る。

【００３１】さらにまた、本発明では、入力インタフェ
ース回路に、ディジタルデータに変換された撮像素子の
画素情報が入力され、バッファメモリ回路に、一画像分
のディジタルデータが記憶される。また、再生信号処理
回路によって、バッファメモリ回路から出力されるディ
ジタルデータが、アナログ変換されて出力される。さら
に、バッファメモリ回路から出力されるディジタルデー
タは、データ変換回路によって、第２のディジタルデー
タに変換され、出力インタフェース回路によって外部に
出力される。この場合、バッファメモリ回路は、それぞ
れ独立して制御可能な第１領域と第２領域とを含んでお
り、第１領域と第２領域とは、制御手段によって、一方
が再生信号処理回路に接続される時は、他方がデータ変
換回路に接続され、再生信号処理回路によるアナログ変
換されたデータの出力と、データ変換回路による第２の
ディジタルデータに変換されたデータの出力が同時に効
率的に行われる。

【００３２】

【実施例】以下、本発明の実施例を図１乃至図１８を参
照して説明する。最初に、図１乃至図４を参照して第１
の実施例を説明する。ここで、図１は第１の実施例の構
成を示すブロック図、図２は第１の実施例の撮像素子の
フィルタ配列を示す説明図、図３は第１の実施例のシリ
アルデータの転送タイミングを示すタイムチャート、図
４は第１の実施例の変形例の要部の構成を示すブロック
図である。

【００３３】第１の実施例の撮像素子は図２に示すよう
な補色フィルタ配列をしており、有効画素数は１２８０
（Ｈ）×９６０（Ｖ）であり、各素子に蓄積された電荷
は、１０ｂｉｔのＡＤ変換器によってディジタルデータ
に変換され、図３に示すように、スタートビットに続い
てＹｅのデータＤ１１、次いでＣｙのデータＤ１２と順
次、データ入力端子１に画素データが入力される。これ
らの画素データは、データ入力端子１に接続されたシリ
アルパラレル変換回路（Ｓ／Ｐ変換回路）２で１０ｂｉ
ｔのパラレルデータに変換され、Ｓ／Ｐ変換回路２に接
続された間引き回路６とＳＣＳＩインタフェース回路３
とに入力される。そして、ＳＣＳＩインタフェース回路
３からは、撮像素子の画素情報は、情報内容及び情報量
を変えずにそのまま、パラレルデータ出力端子４からコ
ンピュータなどの外部機器に転送される。また、データ
入力端子１から入力される画素データは、スタートビッ
ト検出回路５に入力されて、スタートビットの検出が行
われる。

【００３４】前記間引き回路６にはメモリ７が接続さ
れ、このメモリ７にはＤＡ変換器８が接続され、スター
トビット検出回路５に接続されたＳＳＧ１３が、スター
トビット及びストップビットに同期して、間引き回路
６、メモリ７及びＤＡ変換器８に制御信号を出力するよ
うにしてある。間引き回路６は、入力される画素データ
の内、撮像素子のＧの画素データのみを選択し、図２及
び図３でＤ２２、Ｄ２４、Ｄ４１、Ｄ４３のデータの上
位８ｂｉｔがメモリ７に順次格納される。

【００３５】このようにして、１画面分の間引かれた画
素データがメモリ７に格納された後で、ＳＳＧ１３から
メモリ７とＤＡ変換器８に制御信号が出力され、この制
御信号によって、メモリ７から読出された画素データ
が、ＤＡ変換器８でアナログ信号に変換されて出力され
る。ＤＡ変換器にはＬＰＦ９が接続され、このＬＰＦ９
で帯域制限された画素データは、ＬＰＦ９とＳＳＧ１３
とに接続された加算回路１０に入力され、ＳＳＧ１３か
らの同期信号が付加され、ドライバ回路１１で増幅さ
れ、ビデオ信号出力端子１２に出力される。このように
して、ビデオ信号出力端子１２から出力されるビデオ信
号は、輝度信号でなくＧ信号であるが、撮影した画像は
十分にチェックすることができる。図４は、第１の実施
例の変形例であり、この変形例では装置内において、加
算回路１０に白黒液晶モニタ１４を接続し、装置内で再
生画像をモニタするようにしている。

【００３６】なお、第１の実施例では入力データを１／
４に間引いた場合を説明したが、得られるビデオ信号の
解像度が低くてもよい時には、さらに間引いてメモリ７
の容量を減らすことができる。また、入力データもシリ
アルデータに限らずパラレルデータであってもよく、間
引くデータもＧ信号でなくてもよい。

【００３７】このように、第１の実施例に係る画像信号
処理装置によると、外部機器での処理を行なわずに、迅
速に電子スチルカメラの撮影画像を確認することが可能
になり、電子スチルカメラの撮影画像データは、そのま
ま情報内容及び情報量を変化させずに外部機器に転送さ
れ、外部機器の性能に応じた適切な処理が可能になる。

【００３８】次に、図５乃至図１０を参照して本発明の
第２の実施例を説明する。ここで、図５は第２の実施例
の構成を示すブロック図、図６は第２の実施例の画像デ
ータの説明図、図７は第２の実施例のディジタルシグナ
ルプロセッサで処理を行う画像データブロックの説明
図、図８は第２の実施例のディジタルシグナルプロセッ
サで処理後のデータが格納される画像メモリの説明図、
図９は第２の実施例の１６画面の同時表示の説明図、図
１０は第２の実施例の撮像素子の補色フィルタの配列の
説明図である。

【００３９】第２の実施例の図示せぬ記録媒体には、図
６に示すように、１画面の画素数１０００（Ｖ）×１２
００（Ｈ）の画素データが、輝度信号（Ｙ）及び色差信
号（Ｒ−Ｙ、Ｂ−Ｙ）の形で記録されている。１６画面
の取込みを実施する場合を説明すると、例えば外部機器
のコンピュータから１６画面取込のコマンドが、出力Ｉ
／Ｆ４９を介して、出力Ｉ／Ｆ４９に接続されたＣＰＵ
４８に入力されると、ＣＰＵ４８は、ＣＰＵ４８に接続
された入力Ｉ／Ｆ４１を制御する。そこで、ＣＰＵ４８
に制御された入力Ｉ／Ｆ４１は、図示せぬ記録媒体から
４ライン分の輝度信号（Ｙ）及び色差信号（Ｒ−Ｙ、Ｂ
−Ｙ）を取込み、入力Ｉ／Ｆ４１に接続されたバッファ
回路４２に入力する。

【００４０】バッファ回路４２は、先ず図７に示す輝度
信号（Ｙ）及び色差信号（Ｒ−Ｙ、Ｒ−Ｂ）の水平方向
に４画素分のブロックｂ１を、バッファ回路４２に接続
されたＤＳＰ（ディジタルシグナルプロセッサ）４６に
転送する。この時、Ｒ０Ｍ４７とＣＰＵ４８とに接続さ
れたＤＳＰ４６は、ＣＰＵ４８の制御によってＲＯＭ４
７から１６分割時の処理プログラムを取り込んでいる。
そこで、ＤＳＰ４６は該処理プログラムに従って、転送
された１６個のＹデータ及び各８個のＲ−Ｙ、Ｒ−Ｂデ
ータに基づく平均化処理及びＲＧＢデータへの変換処理
を実行する。そして、得られたＲＧＢデータは、図８に
示すように、ＤＳＰ４６に接続され、１プレン１０００
×１２００×８ｂｉｔで３プレンからなる画像メモリ４
３の所定のアドレス格納される。

【００４１】以下同様にして、１ライン３００個のブロ
ックのデータに対して、ＤＳＰ４６により平均化処理と
ＲＧＢデータへの変換処理とが行われ、得られたＲＧＢ
データは画像メモリ４３に格納される。このようにし
て、４ライン分の処理が終了すると、次の４ライン分の
データが記録媒体から読み出され、同様な処理が行われ
る。そして、最終的に１枚の画面の処理が終了した時点
では、モニタ表示時において、図９のＡの分割位置に表
示される最初の画像データが画像メモリ４３に格納され
る。その後も同様にして、残りの１５枚の画像データの
処理が終了すると、画像メモリ４３には、図９のＡ〜Ｐ
の各分割位置に表示される画像データが格納される。

【００４２】ここで、コンピュータからのモニタ表示の
コマンドが、出力Ｉ／Ｆ４９を介してＣＰＵ４８に入力
されると、ＣＰＵ４８に接続されたコントローラ４５が
作動し、画像メモリ４３に接続された再生信号処理回路
４４に、ＮＴＳＣレートで画像メモリ４３より、１画素
おきにデータを出力する。そして、再生信号処理回路４
４では、画像メモリ４３から入力される画素データをコ
ンポジットビデオ信号に変換し、再生信号処理回路４４
に接続されるＴＶモニタに、１６個のマルチ画像を同時
に表示する。

【００４３】そこで、オペレータはＴＶモニタ上の１６
個の画像から、コンピュータに入力すべき画像を選択
し、コンピュータを操作して選択した画像ＮＯを取込む
コマンドを発生させる。このコマンドは、出力Ｉ／Ｆ４
９を介してＣＰＵ４８に入力され、ＣＰＵ４８の制御に
よって入力Ｉ／Ｆ４１が作動し、記録媒体からコマンド
が指定した画像データが取込まれる。ここで取込まれた
画像データは、バッファ回路４２を介して画像メモリ４
３に入力され、ＹデータはＧプレンに、Ｒ−Ｙ、Ｒ−Ｂ
データはＲプレンに格納される。そして、これらのデー
タは、出力Ｉ／Ｆ４９を介してそのままコンピュータに
転送され、或いはバッファ回路４２と画像メモリ４３と
に接続されたＤＳＰ４２によつて、ＲＧＢデータに変換
されてからコンピュータに転送される。

【００４４】第２の実施例では、撮像素子からのスチル
画像信号が、信号処理回路によつてＹ、Ｒ−Ｙ、Ｒ−Ｂ
の形に変換されて記録媒体に記録されている場合を説明
したが、各画素のディジタルデータが、記録媒体にその
まま記録されている場合もあり、この場合には、コンピ
ュータ側できめの細かいＲＧＢ変換処理を行い高精細な
画像を得ることができる。図１０は、撮像素子がマゼン
タ（Ｍｇ）、シアン（Ｃｙ）、イェロー（Ｙｅ）のフィ
ルタ配列をしている場合の説明図であり、この場合は、
各素子のィジタル信号が、そのまま記録媒体に記録され
ている。この場合も、１６個単位で画素データがＤＳＰ
４６に入力され、ＤＳＰ４６は、ＲＯＭ４７から対応す
る処理プログラムを選択し、その処理プログラムに基づ
いて、補色データからＲＧＢデータへの変換処理、平均
化処理などを行い、画像メモリ４３の所定のアドレスに
データが格納される。

【００４５】また、第２の実施例では、ＴＶモニタに１
６個のマルチ画像を同時に表示する場合を説明したが、
この分割数は１６に限らず、ＲＯＭ４７に分割数に応じ
た処理ブログラムを格納しておいて、必要な分割に対応
した動作を可能にできる。さらに、第２の実施例ではＮ
ＴＳＣレートでモニタ表示をする場合を説明したが、例
えば１０００×１２００画素数の表示能力のあるコンピ
ュータ表示面への表示を行うことも可能である。この場
合は、コントローラ４５の読出しスピード、再生信号処
理回路４４の信号帯域、同期信号を、コンピュータ表示
面への表示に対応可能に設定しておく必要がある。

【００４６】このように、第２の実施例では、バッファ
回路４２がデータをブロック化して画像メモリ４３に取
込み、ＤＳＰ４６が取込まれたデータから複数の画像デ
ータを作成し、モニタに複数画像を分割された画面に同
時表示するので、コンピュータへのデータの転送前に、
短時間で転送する目的の画像の検索をすることが可能に
なる。

【００４７】次に、本発明の第３の実施例を図１１乃至
図１４を参照して説明する。ここで、図１１は第３の実
施例の構成を示すブロック図、図１２は図１１の要部の
構成を示すブロック図、図１３は第３の実施例に取り付
け可能な表示パネルの説明図、図１４は図１３の動作の
説明図である。

【００４８】先ず、ＤＳＰ７６での処理を行わない場合
には、入力Ｉ／Ｆ７１から入力されるデータは、入力バ
ッファメモリ７２に一旦格納され、何の処理もされずに
データバス７５を介して、出力Ｉ／Ｆ７４から出力Ｉ／
Ｆ７４に接続された図示せぬコンピュータに入力され
る。

【００４９】また、生データをＹＣデータに変更する場
合には、スイッチ７８に生データをＹＣデータに変換す
る切換設定を行わせることにより、ＤＳＰ７６は、ＤＳ
Ｐ７６に接続されたＲＯＭ７９に格納されている処理ブ
ログラムから該変換の処理プログラムを選択する。そし
て、ＤＳＰ７６は、データバス７５を介してＤＳＰ７６
に接続され、入力Ｉ／Ｆ７１から入力され入力バッファ
メモリ７２に格納されている画素データに対して、ＹＣ
変換処理を開始する。図１２は、第３の実施例のスイッ
チ７８とＲＯＭ７９部分の詳細構成図であり、スイッチ
７８からの選択信号は、スイッチ７８に接続されたデコ
ーダ８１でデコードされ、デコードされた選択信号は、
デコーダ８１に接続されたＲＯＭ７９に入力され、ＲＯ
Ｍ７９が格納している処理プログラムの内、ＹＣ変換処
理プログラムが選択される。そして、ＤＳＰ７６は、選
択した処理プログラムに基づいて、入力バッファメモリ
７２から演算に必要な画素データを、データバス７５を
介して取込み、所定の演算を行って得られたＹＣ変換デ
ータを、データバス７５を介してＤＳＰ７６に接続され
た出力バッフアメモリ７３の所定のアドレスに格納す
る。

【００５０】このようにして、全ての画素データの処理
が終了すると、入力バッファメモリ７２には生データ
が、出力バッファメモリ７３にはＹＣデータが格納され
た状態となり、コンピュータは生データとＹＣデータと
の何れをも取込むことが可能になる。

【００５１】さらに圧縮されたＹＣデータを伸張処理す
る場合には、スイッチ７８で伸張処理の設定をすると、
同様にしてＲＯＭ７９からは伸張処理の処理プログラム
が選択され、ＤＳＰ７６は該処理プログラムに従って、
入力バッファメモリ７２から取込んだ圧縮された画素デ
ータに対して、伸張処理を行って得られた伸張データを
出力バッファメモリ７３に格納する。全ての画素データ
の処理が終了すると、入力バッファメモリ７２には圧縮
データが、出力バッファメモリ７３には伸張データが格
納された状態となり、コンピュータは圧縮データと伸張
データとの何れをも取込むことが可能になる。

【００５２】そして、ＹＣデータのＲＧＢデータへの変
換処理をする場合には、スイッチ７８でＲＧＢ変換処理
の設定をすると、同様にしてＲＯＭ７９からはＲＧＢ変
換処理の処理プログラムが選択され、ＤＳＰ７６は該処
理プログラムに従って、入力バッファメモリ７２から取
込んだ画素のＹＣデータに対して、ＲＧＢ変換処理を行
って得られたＲＧＢデータを出力バッファメモリ７３に
格納する。全ての画素データの処理が終了すると、入力
バッファメモリ７２にはＹＣデータが、出力バッファメ
モリ７３にはＲＧＢデータが格納された状態となり、コ
ンピュータはＹＣデータとＲＧＢデータとの何れをも取
込むことが可能になる。

【００５３】以上では、ＤＳＰ７６は、入力バッファメ
モリ７２のデータを入力し、演算処理後のデータを出力
バッファメモリ７３に出力する場合を説明したが、例え
ば生データをＹＣデータに変換し、得られたＹＣデータ
を入力バッファメモリ７２に格納し、その後入力バッフ
ァメモリ７２から読出したＹＣデータをＲＧＢ変換し出
力バッファメモリ７３に格納することも可能である。こ
の場合は、従来のプログラムを一部変更したり、二つの
プログラムを結合したプログラムをＲＯＭ７９に格納し
て置けば、対応した処理プログラムを実行することがで
きる。また、ＤＳＰ７６の処理ブログラムの選択も、ス
イッチ７８で行わず、コンピュータによる制御で選択す
るようにすることも可能である。

【００５４】またコンピュータからのコマンドにより、
ホワイトバランス補正やガンマ補正等の処理も撮影時の
パラメータを基にＤＳＰ７６（図５においてはＤＳＰ４
６）により実行可能である。

【００５５】ところで第３の実施例において、どのバッ
ファメモリにどのデータが格納され、どのデータが処理
中であるかが、表示されるとオペレータにとって、大変
便利である。図１３は、このような場合に取り付け可能
なＬＥＤ表示パネルであり、この表示パネル３８には、
入力バッファメモリと出力バッファメモリの欄が設けて
あり、入力バッファメモリの欄には、生データ、圧縮Ｙ
Ｃデータ、ＹＣデータ、ＲＧＢデータ用のＬＥＤ（Ａ）
〜ＬＥＤ（Ｄ）が配置してあり、出力バッファメモリの
欄には、ＹＣデータ、ＲＧＢデータ用のＬＥＤ（Ｅ）、
ＬＥＤ（Ｆ）が配置してある。図１４に示すように、入
力バッファメモリ７２に生データが格納されていると、
同図（ア）に示すように対応するＬＥＤ（Ａ）が点灯
し、データ転送中は点灯が点滅に変化し、データ転送が
終了すると点灯に戻る。また、生データをＹＣデータに
変換し、変換したデータを入力バッファメモリ７２に戻
す場合は、図１４（イ）に示すように、処理中はＬＥＤ
（Ｃ）が点滅し、処理が終了すると同図（ウ）に示すよ
うにＬＥＤ（Ａ）が消灯し、ＬＥＤ（Ｃ）が点灯する。
そして、ＲＧＢ変換を行うと同図（エ）に示すように、
ＬＥＤ（Ｆ）が点滅し、処理が終了すると同図（オ）に
示すように、ＬＥＤ（Ｃ）、ＬＥＤ（Ｆ）が点灯状態に
なる。この状態で、入力バッファメモリ７２にはＹＣデ
ータが、出力バッファメモリ７３にはＲＧＢデータが格
納されていることが示される。

【００５６】このように、第３の実施例によると、１台
のＤＳＰ７６が、ＲＯＭ７９から各種の処理プログラム
を選択し、その処理プログラムを実行して、画像処理を
行うようにしたために、小型化され低消費電力型の構成
で、コンピュータの性能に依存せず各種の画像処理を行
う画像処理装置が提供される。

【００５７】次に、本発明の第４の実施例を図１５乃至
図１７を参照して説明する。ここで、図１５は第４の実
施例の構成を示すブロック図、図１６は第４の実施例の
第１の変形例の要部の構成を示すブロック図、図１７は
第４の実施例の第２の変形例の要部の構成を示すブロッ
ク図である。

【００５８】図１５で入力Ｉ／Ｆ６１には、ＣＰＵ２７
３とスイッチＳＷ１とが接続され、入力Ｉ／Ｆ２６１
は、ＣＰＵ２７３により制御されて、図示せぬ記録媒体
から１０００（Ｖ）×１２００（Ｈ）の画素データから
なる輝度（Ｙ）信号、色差（Ｒ−Ｙ、Ｒ−Ｂ）信号を、
所定の転送速度で取込む。前記スイッチＳＷ１の切換端
子には、それぞれバッファメモリ２６２、２６３が接続
され、また、これらのバッファメモリ２６２、２６３に
はメモリコントローラ２６４が接続され、スイッチＳＷ
１はＣＰＵ２７３で切り換え制御されるようにしてあ
る。また、バッファメモリ２６２、２６３はＹ、Ｒ−
Ｙ、Ｒ−Ｂの３プレン構成で、バッファメモリ２６２に
は偶数ラインデータが、バッファメモリ２６３には奇数
ラインデータが格納されるようにしてある。このため
に、ＣＰＵ２７３は、入力される１ラインの画像データ
の数、或いは画像データと共にラインの切換点に挿入さ
れるマーカデータを基にして、ラインの切換点を検知
し、スイッチＳＷ１を切り換え、バッファメモリ２６２
には偶数ラインデータが、バッファメモリ２６３には奇
数ラインデータが格納されるように制御する。

【００５９】バッファメモリ２６２、２６３には、連動
スイッチＳＷ２、ＳＷ３が接続され、ＣＰＵ７３が連動
スイッチＳＷ２、ＳＷ３を制御するように接続してあ
り、スイッチＳＷ２の共通端子には、ＤＡ変換器２６５
が接続され、ＤＡ変換器２６５にはエンコーダ２６６が
接続してある。また、スイッチＳＷ３の共通端子には、
ＤＳＰ２６７が接続され、このＤＳＰ２６７には、ＲＡ
Ｍ２６８と出力Ｉ／Ｆ２６９とが接続してある。

【００６０】１画面のデータが全てバッファメモリ２６
２、２６３に入力されると、ＣＰＵ２７３によつて、Ｓ
Ｗ２はａ端子にＳＷ３はｂ端子に切り換えられ、バッフ
ァメモリ２６２のＹ、Ｒ−Ｙ、Ｒ−Ｂデータは、メモリ
コントローラ２６４によって、例えばＮＴＳＣレートで
読み出され、ＤＡ変換器２６５によりアナログ信号に変
換され、エンコーダ２６６に入力される。エンコーダ２
６６は、入力されるＹ、Ｒ−Ｙ、Ｂ−Ｙデータからコン
ポジットビデオ信号を作成し、図示せぬモニタにビデオ
信号が入力され再生が行われる。

【００６１】一方、バッファメモリ２６３の各画素に対
応するＹ、Ｒ−Ｙ、Ｒ−Ｂのデータは、ＤＳＰ２６７に
取込まれＲＧＢデータに変換される。ＲＡＭ２６８はこ
の変換演算時のデータのワークエリアとして使用され、
また、データを出力Ｉ／Ｆ２６９に出力する際のバッフ
ァとしても使用される。ＤＳＰ２６７でＲＧＢデータに
変換された画像データは、ＤＳＰ２６７により制御され
る転送速度で、出力Ｉ／Ｆ２６９に接続されたコンピュ
ータに出力される。このように、第４の実施例では、Ｄ
ＳＰ２６７の制御によって、出力Ｉ／Ｆ２６９に接続さ
れるコンピュータの性能に応じた転送レートでデータの
処理と転送とか行われる。

【００６２】このようにして、バッファメモリ２６３の
画像データの転送が終了すると、ＣＰＵ２７３によっ
て、スイッチＳＷ２は端子ｂ側に、スイッチＳＷ３は端
子ａ側に切り換えられ、バッファメモリ２６２の画像デ
ータが、ＤＳＰ２６７でＲＧＢデータ変換され、コンピ
ュータに転送される。この時、バッファメモリ２６３の
データが、メモリコントローラ２６４によって、例えば
ＮＴＳＣレートで読み出され、ＤＡ変換器２６５により
アナログ信号に変換され、エンコーダ２６６に入力さ
れ、エンコーダ２６６によって、入力されるＹ、Ｒ−
Ｙ、Ｂ−Ｙデータからコンポジットビデオ信号が作成さ
れ、図示せぬモニタにビデオ信号が入力され再生が行わ
れる。

【００６３】以上の説明では、モニタ出力としてカラー
のフレーム画像を使用したが、単に画像の確認を行うだ
けならば、白黒画像で十分であり、この場合には図１６
に示すような構成を取ることができる。この場合は、偶
数ラインの輝度信号データを格納するバッファメモリ２
８２、偶数ラインの輝度信号データを格納するバッファ
メモリ２８３及び全画素の色差信号データを格納するバ
ッファメモリ２８４を設ける。そして、バッファメモリ
２８２の輝度信号データをモニタに出力している時は、
バッファメモリ２８３の輝度データと対応するバッファ
メモリ２８４のＲ−Ｙ、Ｂ−Ｙの画素データをＤＳＰ２
６７に取込み、ＲＧＢデータへの変換処理を行ない、コ
ンピュータにＲＧＢ画像データ（１画面の半分のデー
タ）を転送する。この転送が終了すると、スイッチＳＷ
２は端子ｂ側に、スイッチＳＷ３は端子ａ側に切り換え
られ、バッファメモリ２８３の輝度信号データがモニタ
に出力され、バッファメモリ２８２輝度データと対応す
るバッファメモリ２８４のＲ−Ｙ、Ｒ−Ｂの画素データ
が、ＤＳＰ２６７に取込まれ、残り半分の画像データの
処理とデータの転送が行われる。

【００６４】また、記録媒体に圧縮された輝度データ、
色差データが記録されている場合には、図１７に示すよ
うに、入力Ｉ／Ｆ２６１とバッファ回路２８７間に、伸
張回路２８６を設けるとよい。

【００６５】このように、第４の実施例では、ディジタ
ル変換された輝度データと色差データが格納されるバッ
ファメモリを複数の領域に分割し、モニタ出力とＲＧＢ
データ変換処理とが同時に、各領域については時分割的
に行われるので、装置のメモリ容量が削減され、小型で
低製造コストの画像処理装置が提供される。

【００６６】

【発明の効果】以上に説明したように、本発明による
と、間引き手段が、ディジタルデータに変換された撮像
素子の画素情報の所定の色の画素データを間引き、間引
かれた画素情報に基づいてビデオ信号が作成され、作成
されたビデオ信号を、出力手段が出力するので、外部機
器での処理を行うことなく、迅速に電子スチルカメラの
撮影画像を確認することが可能になる。

【００６７】また、本発明によると、ディジタルデータ
に変換された撮像素子からの複数画像の画素情報から、
バッファ回路が予め設定された一定のブロック単位で、
ブロック化されたデータを出力し、ディジタルシグナル
プロセッサが、入力されたデータに所定の演算処理を施
し、再生手段が、演算処理が施されたデータに再生処理
を施し、モニタで複数画像の同時表示を行うので、外部
機器へのデータの転送前に、短時間で転送する目的の画
像の検索をすることが可能になる。

【００６８】さらに、本発明によると、データの処理プ
ログラムを内蔵したディジタルシグナルプロセッサが、
少なくとも撮像素子の画素情報のディジタルデータが格
納される第１のメモリと、該ディジタルデータの処理デ
ータが格納される第２のメモリとに格納されているデー
タを、選択的に読出して所定のプログラムに応じた処理
を行い、処理後のデータを前記第１のメモリまたは、前
記第２のメモリに格納するので、小型化された低消費電
力型の構成で、コンピュータの性能に依存せず各種の画
像処理を行う画像処理装置が提供される。

【００６９】そして、本発明によると、撮像素子の画素
情報の一画像分のディジタルデータが記憶されるバッフ
ァメモリ回路が、それぞれ独立して制御可能な第１領域
と第２領域とを含み、前記第１領域と前記第２領域と
は、制御手段によって、一方が、ディジタルデータをア
ナログ変換して出力する再生信号処理回路に接続される
時には、他方が、ディジタルデータを、第２のディジタ
ルデータに変化するデータ変換回路に接続されるので、
装置のメモリ容量が削減され、効率的に作動する小型で
低製造コストの画像処理装置が提供される。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示すブロック図
である。

【図２】本発明の第１の実施例の撮像素子のフィルタ配
列を示す説明図である。

【図３】本発明の第１の実施例のシリアルデータの転送
タイミングを示すタイムチャートである。

【図４】本発明の第１の実施例の変形例の要部の構成を
示すブロック図である。

【図５】本発明の第２の実施例の構成を示すブロック図
である。

【図６】本発明の第２の実施例の画像データの説明図で
ある。

【図７】本発明の第２の実施例のディジタルシグナルプ
ロセッサで処理を行う画像データブロックの説明図であ
る。

【図８】本発明の第２の実施例のディジタルシグナルプ
ロセッサで処理後のデータが格納される画像メモリの説
明図である。

【図９】本発明の第２の実施例の１６画面の同時表示の
説明図である。

【図１０】本発明の第２の実施例の撮像素子の補色フィ
ルタの配列の説明図である。

【図１１】本発明の第３の実施例の構成を示すブロック
図である。

【図１２】図１１の要部の構成を示すブロック図であ
る。

【図１３】本発明の第３の実施例に取り付け可能な表示
パネルの説明図である。

【図１４】図１３の動作の説明図である。

【図１５】本発明の第４の実施例の構成を示すブロック
図である。

【図１６】本発明の第４の実施例の第１の変形例の要部
の構成を示すブロック図である。

【図１７】本発明の第４の実施例の第２の変形例の要部
の構成を示すブロック図である。

【図１８】従来の電子スチルカメラでの画像データの外
部機器への転送を行う転送装置の説明図である。

【図１９】従来の画像信号再生装置の構成を示すブロッ
ク図である。

【図２０】従来の画像信号再生装置での画像の同時表示
の説明ずである。

【図２１】従来の画像信号転送装置の構成を示すブロッ
ク図である。

【図２２】従来の他の画像信号転送装置の構成を示すブ
ロック図である。

【図２３】従来の画像信号処理装置の構成を示すブロッ
ク図である。

【図２４】従来の他の画像信号処理装置の構成を示すブ
ロック図である。

【符号の説明】

１データ入力端子４パラレルデータ出力端子５スタートビット検出回路６間引き回路７メモリ９ＬＰＦ１０加算回路１２ビデオ信号出力端子４１入力Ｉ／Ｆ４２バッファ回路４３画像メモリ４４再生信号処理回路４５コントローラ４６ディジタルシグナルプロセッサ（ＤＳＰ）４７ＲＯＭ４８ＣＰＵ４９出力Ｉ／Ｆ７１入力Ｉ／Ｆ７２入力バッファメモリ７３出力バッファメモリ７４出力Ｉ／Ｆ７５データバス７６ＤＳＰ７７ＣＰＵ７８スイッチ７９ＲＯＭ２６１入力Ｉ／Ｆ２６２、２６３バッファメモリ２６４メモリコントローラ２６６ＤＡ変換器２６６エンコーダ２６７ＤＳＰ２６８ＲＡＭ２６９出力Ｉ／Ｆ２７３ＣＰＵ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 5/907 Ｂ 7916−5Ｃ 9/64 Ｚ 8942−5Ｃ

Claims

【特許請求の範囲】

【請求項１】ディジタルデータに変換された撮像素子
の画素情報の所定の画素データを間引く間引き手段と、
該間引き手段で間引かれた画素データに基づいてビデオ
信号を作成するビデオ信号作成手段と、該ビデオ信号作
成手段で作成されたビデオ信号を出力する出力手段とを
有することを特徴とする画像信号処理装置。
【請求項２】ディジタルデータに変換された撮像素子
からの複数画像の画素情報が入力される入力インタフェ
ース回路と、前記ディジタルデータから、予め設定され
た一定のブロック単位で、ブロック化されたデータを出
力するバッファ回路と、該バッファ回路からのデータが
入力され、入力されたデータに所定の演算処理を行い、
得られた演算データを画像メモリの所定のアドレスに格
納するディジタルシグナルプロセッサと、前記画像メモ
リから前記演算データを読出し、該演算データに再生処
理を施して外部のモニタに出力する再生信号処理回路
と、前記画像メモリから前記演算データを読み出し、外
部機器に出力する外部インタフェース回路とを有するこ
とを特徴とする画像信号処理装置。
【請求項３】前記演算処理が、前記バッファ回路から
のデータに対するフィルタリング処理およびＲＧＢ変換
処理の少なくとも一方を含むことを特徴とする請求項２
記載の画像信号処理装置。
【請求項４】前記画像メモリに格納され前記外部のモ
ニタに表示される画像の数は前記出力インタフェース回
路に接続された前記外部機器により設定可能であること
を特徴とする請求項３記載の画像信号処理装置。
【請求項５】前記外部機器からの指令に応じて前記デ
ィジタルシグナルプロセッサにより実行される演算処理
プログラムが選択されることを特徴とする請求項３記載
の画像信号処理装置。
【請求項６】ディジタルデータに変換された撮像素子
の画素情報が入力される入力インタフェース回路と、少
なくとも前記ディジタルデータが格納される第１のメモ
リと、前記ディジタルデータの処理データが格納される
第２のメモリと、データの処理プログラムを内蔵し、前
記第１のメモリ及び前記第２のメモリに格納されている
データを選択的に読出し、所定のプログラムに応じた処
理を行い、処理後のデータを前記第１のメモリまたは前
記第２のメモリに格納するディジタルシグナルプロセッ
サとを有することを特徴とする画像信号処理装置。
【請求項７】ディジタルデータに変換された撮像素子
の画素情報が入力される入力インタフェース回路と、一
画像分のディジタルデータを記憶するバッファメモリ回
路と、該バッファメモリ回路から出力されるディジタル
データをアナログ変換して出力する再生信号処理回路
と、前記バッファメモリ回路から出力されるディジタル
データを第２のディジタルデータに変換するデータ変換
回路と、前記第２のディジタルデータを外部機器に出力
する出力インタフェース回路とを備えた画像信号処理装
置であって、前記バッファメモリ回路は、それぞれ独立
して制御可能な第１領域と第２領域とを含み、前記第１
領域及び前記第２領域の一方を、前記再生信号処理回路
に接続する時は、他方を、前記データ変換回路に接続す
る制御手段を有することを特徴とする画像信号処理装
置。
【請求項８】前記第１領域には、前記映像信号の偶数
ラインのデータ及び奇数ラインのデータの一方が、前記
第２領域には該データの他方がそれぞれ格納されている
ことを特徴とする請求項７記載の画像信号処理装置。
【請求項９】前記データ変換回路は、Ｙ、Ｒ−Ｙ、Ｒ
−Ｂデータを、Ｒ、Ｇ、Ｂデータに変換するように構成
されていることを特徴とする請求項７または、請求項８
記載の画像信号処理装置。