JPH06125421A - ファクシミリ装置とこのファクシミリ装置の動作方法 - Google Patents

Abstract

(57)【要約】 【構成】ファクシミリ装置のラインイメージセンサ１０
０を構成する薄膜トランジスタに、ラインイメージセン
サ１００の休止中である一枚の原稿または一件の原稿５
００の読み取りの終了時に、負のゲート・ソース電圧を
印加することにより、読み取り動作によって変動した薄
膜トランジスタのしきい値電圧を、初期の値に戻す。 【効果】一枚の原稿または一件の原稿の読み取りにより
変動したファクシミリ装置のラインイメージセンサを構
成する薄膜トランジスタのしきい値電圧を、元の値に戻
すことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は非晶質シリコン（以下ａ
−Ｓｉと略す）よりなる薄膜トランジスタから構成され
た駆動回路を用いたラインイメージセンサを有するファ
クシミリ装置に関する。

【０００２】

【従来の技術】ａ−Ｓｉ薄膜トランジスタを用いた論理
回路には、例えば、特開昭61−15363号公報に記載のシ
フトレジスタ回路がある。この従来例にあるように、論
理回路ではインバータが論理回路の基本要素となってい
る。このインバータを多段に組み合わせて回路を構成す
るので、インバータの出力は次段のインバータの入力に
なる。インバータの出力電圧は電源電圧の範囲にあるた
めインバータの入力側には常に０Ｖ以上の電圧が加わる
ことになる。

【０００３】また、ａ−Ｓｉ薄膜トランジスタを用いた
イメージセンサは日経エレクトロニクスのＮo.４３４
（１９８７年１１月１６日）の第２０７項から第２２１
項で論じられている。この従来例ではａ−Ｓｉ薄膜トラ
ンジスタはスイッチとして使用しており論理回路を含ん
でいない。

【０００４】

【発明が解決しようとする課題】図８に示すようなａ−
Ｓｉ薄膜トランジスタはエンハンスメント型の電界効果
トランジスタを構成できるが、材料や製造プロセスに依
存する材料の物性に起因するしきい値電圧変動とよばれ
るしきい値電圧の好ましくない変化現象をもっている。
即ち、ゲート・ソース電圧を加えるとしきい値電圧が、
正のゲート・ソース電圧では正の方向、つまり、しきい
値電圧の値が増大する方向に、負の場合には負の方向、
つまり、しきい値電圧の値が減少する方向に変動する。
そのため、常に０Ｖ以上のゲート・ソース電圧の加わる
論理回路では、ａ−Ｓｉ薄膜トランジスタのしきい値電
圧は正に変動し、長時間の回路動作を行うと変動が大き
くなってトランジスタの電流駆動能力は低下し、ついに
は動作しなくなる場合もでてくる。それ故、ファクシミ
リ装置の原稿読み取り部であるラインイメージセンサの
機能が失われる場合もある。材料の改善によってある程
度はこのしきい値電圧変動は低減できるが、ａ−Ｓｉ３
０４自体の物性の不安定さ及びチャンネルのできるゲー
ト絶縁膜３０３とａ−Ｓｉ３０４との界面の不安定さが
あり根本的になくすことは難しい。そのため、回路上も
動作上もしきい値電圧変動を低減する工夫が必要であ
る。なお、通常、ゲート電極３０２やソース・ドレイン
電極３０６はスパッタで形成し、ゲート絶縁膜３０３，
ｉ−ａ−Ｓｉ３０４，ｎ−ａ−Ｓｉ３０５はモノシラン
やアンモニア等のガスを原料としてＣＶＤ法等のプロセ
スを用いて形成する。このような方法により形成したａ
−Ｓｉ薄膜トランジスタはキャリアのドリフト移動度が
０.０１〜２.０cm²／Ｖ・ｓ 、しきい値電圧が１〜４Ｖ
程度のエンハンスメント型トランジスタとなる。

【０００５】このしきい値電圧変動の原因は、主に薄膜
トランジスタの活性層であるａ−Ｓｉ３０４中のキャリ
アがゲート絶縁膜３０３中に注入され、ゲート絶縁膜中
に多数存在するトラップ準位にトラップされるためであ
ることが知られている。単結晶Ｓｉの熱酸化膜により形
成されるＭＯＳＦＥＴのゲート絶縁膜に比べて、ＣＶＤ
法により形成される薄膜トランジスタのゲート絶縁膜は
多数の欠陥を含み、多くのキャリアをトラップする。こ
の現象は主に、正のゲート・ソース電圧を印加した場
合、しきい値電圧が正の方向に変動する際の主な原因と
なる。逆に、上記のような、絶縁膜中のトラップ準位に
キャリアがトラップされている薄膜トランジスタに、負
のゲート・ソース電圧を印加すると、トラップされてい
たキャリアがａ−Ｓｉ中に放出され、変動していたしき
い値電圧はほぼ初期の値に回復する。

【０００６】上記従来技術はａ−Ｓｉ薄膜トランジスタ
をスイッチとして用いる場合を除き、論理回路に用いる
時にこのしきい値電圧変動を防止することと薄膜トラン
ジスタの特性の劣化を防止することに関して考慮されて
おらず、長時間の回路動作ではしきい値電圧が変動した
り、特性が劣化して回路が動かなくなる問題があった。

【０００７】本発明の目的はａ−Ｓｉ薄膜トランジスタ
から構成された回路を持つラインイメージセンサを有す
るファクシミリ装置において、ラインイメージセンサ内
の薄膜トランジスタのしきい値電圧変動を低減して長時
間の回路動作の信頼性を向上するファクシミリ装置の動
作方法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は薄膜トランジスタを駆動回路に用いたライ
ンイメージセンサにより、原稿の画像情報を電気信号に
変換し公衆回線網に出力する機能と、公衆回線網より入
力された電気信号を画像情報に変換する機能を有するフ
ァクシミリ装置において、原稿の読み取りが終了し、次
の原稿の読み取りを開始するまでの期間内に、前記ライ
ンイメージセンサ内の薄膜トランジスタのゲート電極に
負のゲート・ソース電圧を印加する制御回路を設けた。

【０００９】

【作用】一般に薄膜トランジスタのしきい値電圧の変動
は、ゲート・ソース電圧が正の場合には正の方向に、負
の場合には負の方向に変化する。この原因については先
に述べたとうりである。

【００１０】薄膜トランジスタを用いて論理回路を形成
する際に用いられるのはインバータであり、このインバ
ータを多段に組み合わせて論理回路を形成するため、イ
ンバータの出力は次段のインバータの入力になる。そし
て、インバータの出力電圧は電源電圧の範囲にあるため
インバータの入力電圧、つまり、インバータを構成する
薄膜トランジスタのゲート・ソース電圧は常に０Ｖ以上
の電圧が加わることになる。これが薄膜トランジスタを
用いた論理回路やラインイメージセンサ、ひいてはファ
クシミリ装置の動作停止につながる。

【００１１】論理回路を含むダイナミック回路やスタテ
ィック回路は、電源やグランドの電位は一定であり、常
に動作する状態を想定するのが通例である。しかし、フ
ァクシミリに用いられるラインイメージセンサは常に動
作しているわけではなく、動作しているのは原稿を読み
取っている間のみである。本発明の基本的な作用は、所
定の回路動作をしている期間に変動したラインイメージ
センサ内の薄膜トランジスタのしきい値電圧を、回路が
休止している期間、つまり、ラインイメージセンサが原
稿の読み取りを行っていない間である、原稿一枚の読み
取りを終了した後、または一件の送信が終了した後に、
電源電圧やその他の入力電圧を適当なシーケンスで、回
路動作をしている状態から変化させることにより、ゲー
ト絶縁膜中にトラップされたキャリアを放出せしめ、し
きい値電圧を元の値に戻すものである。

【００１２】

【実施例】以下、本発明の実施例を図を用いて説明す
る。

【００１３】図１は、本発明によりファクシミリ装置を
構成した場合の一実施例のブロック図を表しており、ラ
インイメージセンサ１００による原稿の読み取り，記録
ヘッド６００による画像の描き出し，機構系の制御・電
源回路２００による制御及び電源の供給を行う構成とな
っている。制御・電源回路２００はＣＰＵ２０２，ＲＯ
Ｍ２０８，ＲＡＭ２０９，ＭＯＤＥＭ２１０，ＮＣＵ２
１１，センサ制御・検出回路２０３，記録制御回路２０
４，機構制御回路２０５，入・出力インターフェイス２
０６，電源２０７、及びクロック２０１から構成されて
いる。クロック２０１はＣＰＵ２０２をはじめ制御・電
源回路２００の動作タイミングを決める。ＣＰＵ２０２
はクロック２０１のクロック信号に同期してＲＯＭ２０
８に用意したソフトウエアに従ってファクシミリ装置の
動作を制御する。ＲＡＭ２０９は画像データや制御デー
タの一時記憶に、また、ソフトウエアから見るとワーク
エリアになる。ＭＯＤＥＭ２１０は外部回線からの音声
帯域の信号をディジタル信号に、またディジタル信号を
音声帯域の信号に変えて回線に送るものである。また、
ＮＣＵ２１１は外部回線との接続を制御するものであ
る。センサ制御・検出回路２０３はラインイメージセン
サ１００を駆動するクロック，スタート信号，動作ある
いは休止を指定するモード信号等を出力し、特に休止時
にはラインイメージセンサ内の薄膜トランジスタに負の
ゲート・ソース電圧を印加させる。また、センサからの
読み取りアナログ信号を検出し、目的にあわせて多値化
したディジタルデータとする。記録制御回路２０４は、
感熱記録ヘッド等の記録ヘッド６００に記録データを転
送し記録制御するものである。機構制御回路２０５は、
記録紙や読み取り原稿をモータで搬送及び、紙の異常送
り検出や、原稿の検知等を行って、機構系を制御するも
のである。また、入・出力インターフェイスは電話番号
の入力や原稿濃度の指定などの入力及びファクシミリの
状態を表示する、操作する人とのインターフェイスであ
る。また、電源回路２０７は、制御・電源回路２００の
各回路ブロック及びラインイメージセンサ１００，記録
ヘッド600や機構系に電源電力を供給するものである。
この制御電源回路２００はまた、省電力のためにイメー
ジセンサ１００，記録ヘッド６００や機構系を使用して
いないときにはリレー等でその部分の電源を切断する機
能を持つ。

【００１４】図２は本発明により構成したファクシミリ
装置の動作シーケンスを時間を追って示したものであ
る。図２のａに示すように、原稿のコピー、あるいはフ
ァクシミリ電送のときには、ラインイメージセンサは電
源及び制御信号を供給されて、一枚ずつの原稿読み取り
動作を行う。既に説明したように、この動作期間にライ
ンイメージセンサの薄膜トランジスタのしきい値電圧は
正に変動する。動作時には、例えば、ＣＰＵ２０２は動
作モードを指定し、それに応じてセンサ制御・検出回路
２０３は動作を指定するモード信号を出力し、ラインイ
メージセンサは動作モードとなる。

【００１５】ファクシミリ装置における原稿読み取り系
は図９に示す構成となっている。原稿５００は舌片１０
３を経た後、プラテンローラ４０１ａと４０１ｂにより
ラインイメージセンサ１００へと送られる。ここで、ラ
インイメージセンサ１００は発光ダイオードの光源等を
含んだものとして表現している。本図の原稿読み取り系
には読み取り中の原稿の終端を検知するための原稿検知
センサ１０１と読み取りのまだ行われていない原稿の存
在を検知するための原稿検知センサ１０２がある。一般
には、これらの原稿検知センサの内、特に原稿検知セン
サａが、原稿の終わりと次の原稿の始まりを検知するた
めには、この原稿検知センサａが機械的に動くことが必
要なため、０でない有限な間隔が前後の原稿の間に必要
となる。そのために、一般にはプラテンローラ４０１ａ
の紙送りの速度をプラテンローラ４０１ｂの紙送りの速
度よりも大きく設定しておきプラテンローラ４０１ｂに
より送り出されたときは前後の原稿の間隔がほぼ０であ
ったものが、原稿検知センサ１０１及びラインイメージ
センサ１００を通過するときには所定の原稿間隔を持つ
ようになっている。この間隔はファクシミリ装置にもよ
るが、一般には５から３０mmであり、この距離を時間間
隔に直すとほぼ１ｓ内外の時間に相当する。

【００１６】従って、原稿を電気信号に変換し、公衆回
線網に送信する際には、原稿検知センサ１０１により原
稿の終端を検出した後、一定の時間を経て原稿の終端ま
でラインイメージセンサ１００による読み取りが終了し
た後、ラインイメージセンサを休止モードとし、ライン
イメージセンサの駆動回路を構成する薄膜トランジスタ
のゲート・ソース電圧及びゲート・ドレイン電圧を負と
し、変動したしきい値電圧を回復させるシーケンスを実
行すれば良い。これが、図２の（ａ）に示した変動した
しきい値電圧の回復期間に当たる。

【００１７】また、図２の（ａ）に示したように、原稿
一枚を読み取る度に、ラインイメージセンサの薄膜トラ
ンジスタのゲート・ソース電圧を負にするのではなく、
図２の（ｂ）に示すように一件の読み取りが全て終了し
た後、つまり、図９において、原稿検知センサ１０２が
原稿の存在を検知していない状態で、原稿検知センサ１
０１により原稿の終端を検出した後、一定の時間を経て
原稿の終端までラインイメージセンサ１００による読み
取りが終了した後、ラインイメージセンサを休止モード
とし、ラインイメージセンサの駆動回路を構成する薄膜
トランジスタのゲート・ソース電圧及びゲート・ドレイ
ン電圧を負とし、変動したしきい値電圧を回復させるシ
ーケンスを実行しても良い。なお、図２は模式的なシー
ケンスを表しており、正確な時間の関係を示しているわ
けではない。

【００１８】次に、薄膜トランジスタを用いた論理回路
に一般的に使用される負荷抵抗とこれに接続した薄膜ト
ランジスタで構成したインバータ(Ｅ／Ｒインバータと
略す)からなるＥ／Ｒシフトレジスタの構成と回路動作
について説明する。

【００１９】図３の（ａ）は、負荷抵抗と、これと接続
した薄膜トランジスタとからなるＥ／Ｒインバータから
構成された標準的なＥ／Ｒシフトレジスタの一例であ
る。簡単に回路構成を説明する。負荷抵抗Ｒ１及び駆動
トランジスタＤ１によってＥ／Ｒインバータを構成し、
インバータの入力にデータの入力を制御するパストラン
ジスタＰ１を接続している。パストランジスタは、入力
信号の導通，非導通を制御するスイッチとしての機能を
持ち、このインバータとパストランジスタとの基本要素
を組み合わせてダイナミック論理回路やスタティック論
理回路を構成することができる。このシフトレジスタは
この要素を４段接続したもので、各段のパストランジス
タのゲートはクロックΦ１とΦ２に交互に接続されてい
る。各要素のインバータの電源は電源線ＶＤに接続して
おり、駆動トランジスタのソースはグランド線に接続さ
れている。これによりダイナミックＥ／Ｒシフトレジス
タを構成している。

【００２０】このＥ／Ｒシフトレジスタの回路動作のシ
ーケンスを図３の（ｂ）に示す。シフトレジスタの動作
時には電源線ＶＤには正の電源電圧ＶＨを加え、グラン
ド線ＶＳはグランド電圧ＶＬを印加する。そして外部回
路より供給され、ダイナミック動作のタイミングを決め
る交互に論理１となるクロックΦ１，Φ２をパストラン
ジスタのゲートに入力し、ＶＡ１に図に示すようなデー
タを入力すると、データは、順次、シフトされてＶＡ
２，ＶＡ３，ＶＡ４，ＶＡ５は図に示すような動作をす
る。この時、電源線ＶＤには正の電圧ＶＨが、またグラ
ンド線ＶＳにはグランドの電圧ＶＬが加わっている。こ
のインバータの負荷抵抗と駆動トランジスタのオン抵抗
の比は、６対１以上あることが望ましい。回路図では示
していないが、薄膜トランジスタは固有の容量及び寄生
容量を持っており、この容量への充放電によりダイナミ
ック動作している。負荷抵抗の代わりに負荷トランジス
タを用い、これと接続した薄膜トランジスタとからなる
Ｅ／Ｅインバータも、Ｅ／Ｒシフトレジスタと同様なＥ
／Ｅシフトレジスタが構成できる。なお、負荷トランジ
スタのゲート電極は電源線ＶＤよりも高電位の別の電源
線を設け、これに接続してもよい。図３の（ａ）及び
（ｂ）から分かるように、シフトレジスタの動作中に
は、シフトレジスタを構成する薄膜トランジスタに印加
されるゲート・ソース電圧は常にグランド線ＶＳの電位
ＶＬと電源線ＶＤの電位ＶＨのどちらか一方もしくはそ
の中間の値をとる。従って、シフトレジスタを構成する
薄膜トランジスタは、動作状態にある時には常にそのし
きい値電圧が正の方向に変動し得る。これはＥ／Ｅシフ
トレジスタでも同じである。このため、薄膜トランジス
タからなる論理回路であるシフトレジスタは、なんらか
の手段を講じない限り、しきい値電圧の変動により長時
間の動作を行うことが困難である。

【００２１】次に、ラインイメージセンサ内の薄膜トラ
ンジスタに、どうして図１，図２で示したようなシーケ
ンスに従い、負のゲート・ソース電圧を印加するのかを
説明する。シフトレジスタを構成する薄膜トランジスタ
に負のゲート・ソース電圧を印加する手法は種々考えら
れるが、Ｅ／Ｒインバータにより構成されたＥ／Ｒシフ
トレジスタについて、その一例を図４により説明する。
本実施例では、負荷抵抗Ｒ１及び駆動トランジスタＤ１
によってＥ／Ｒインバータを構成し、インバータの入力
にデータの入力を制御するパストランジスタＰ１を接続
している。このシフトレジスタはこの要素を４段接続し
たもので、各段のパストランジスタのゲートはクロック
Φ１とΦ２に交互に接続されている。各要素のインバー
タの電源は二本の電源線ＶＤ１及びＶＤ２に交互に接続
しており、駆動トランジスタのソースはグランド線に接
続されている。これによりダイナミックＥ／Ｒシフトレ
ジスタを構成している。

【００２２】次に図４のダイナミックＥ／Ｒシフトレジ
スタの動作シーケンスを図５を用いて説明する。なお、
以下の説明は、Ｅ／Ｅインバータを用いたＥ／Ｅシフト
レジスタの場合にもそのまま当てはまる。

【００２３】シフトレジスタの動作時には電源線ＶＤ
１，ＶＤ２には正の電源電圧ＶＨを加え、グランド線Ｖ
Ｓはグランド電圧ＶＬを印加する。そうすると、クロッ
クΦ１，Φ２及びデータ入力に対してデータを図５の
（ａ）のようにシフトする。

【００２４】次に、図５の（ｂ−１）に薄膜トランジス
タのゲート・ソース電圧に負の電圧を加えるシーケンス
を示す。まずパストランジスタＰ１，負荷抵抗Ｒ１及び
駆動トランジスタＤ１で構成する要素で説明する。クロ
ックΦ１を短時間だけＶＨとし同時にＶＡ１をＶＬとす
ることにより、駆動トランジスタＤ１のゲート電圧ＶＢ
１をＶＬの電圧とする。次に、クロックΦ１をＶＬとし
てパストランジスタをカットオフし、ＶＢ１の回路節点
の容量にＶＬの電圧を保持させる。この時に電源線ＶＤ
２及びグランド線ＶＳは共にＶＨの電圧となっているた
め駆動トランジスタＤ１のゲート・ソース電圧には−Ｖ
Ｈの負の電圧を加えることができる。３番目の要素を構
成する駆動トランジスタＤ３も同じ接続構成なので同様
に負のゲート・ソース電圧が加わる。同様に２及び４番
目の要素は、クロックΦ２と電源線ＶＤ２を同期させて
駆動トランジスタのゲートの電圧をＶＬとし、その後、
ソースとドレイン電圧をＶＨの状態とすることによって
負のゲート・ソース電圧を加えることができる。

【００２５】なお、この時ラインイメージセンサの駆動
回路を構成する薄膜トランジスタに印加する負のゲート
・ソース電圧またはゲート・ドレイン電圧は、ラインイ
メージセンサの動作時に薄膜トランジスタに印加される
ゲート・ソース電圧またはゲート・ドレイン電圧に対
し、符号が反対で絶対値はこれよりも大きい方が良い。
なぜならば、これまで述べてきたシーケンスに従えば、
ラインイメージセンサを駆動している時間に比べ、負の
ゲート・ソース電圧を印加できる時間が短いため、この
時間内に、変動したしきい値電圧を元の値に戻す必要が
あるためである。そのため、ファクシミリ装置の電源
は、少なくとも三種の出力電圧を持つものを必要とす
る。つまり、グランド電圧，第一の電源電圧，第二の電
源電圧の三種類である。

【００２６】駆動トランジスタのゲートを電圧ＶＬとす
るために要する時間ｔ１は、駆動トランジスタのゲート
にある容量をＣとし、負荷抵抗ＲとパストランジスタＰ
の合成抵抗をＲＴとするとそれらの積を時定数とする値
となる。また、ゲート・ソース電圧が負となるのに要す
る時間ｔ２は、容量Ｃとリーク抵抗の値ＲＬの積を時定
数とする時間となる。それぞれ実際の値は、前者が１０
μｓ〜１００μｓであるのに対して後者は１０ｍｓ〜１
００ｍｓであり十分負の電圧を加えることができる。

【００２７】尚、シフトレジスタの奇数の要素と偶数の
要素の駆動トランジスタのゲートをＶＬとするタイミン
グをずらしているのは、寄生容量を通じての電圧変動に
より発生する駆動トランジスタのゲート電圧の変動がな
るべく小さくなるように考慮しているためである。即
ち、１番目の要素を用いて説明すると、駆動トランジス
タＤ１のドレインは電源線ＶＤ２に接続しており、ＶＢ
１の電圧をＶＬとした後に、ＶＤ２の電圧がＶＬからＶ
Ｈとなるときに、ゲートとドレインの容量を通じて電圧
の容量分割が発生してＶＢ１の電圧が上昇する現象を防
止するためである。

【００２８】一方、パストランジスタＰ１からＰ４のゲ
ート・ソース電圧を負に印加するためには、図５の（ｂ
−２）に示すように短時間クロックΦ１，Φ２をＶＨと
してパストランジスタを導通状態としてＶＢ１からＶＢ
４の電圧をＶＨ（厳密にはしきい値電圧だけ低い電圧と
なる）とし、その後、クロックΦ１，Φ２を電圧ＶＬと
する。この時電源線ＶＤ１，ＶＤ２及びグランド線ＶＳ
の電圧はＶＨとしており、そのためパストランジスタの
ソース及びドレインはＶＨの電圧となっている。このよ
うにパストランジスタのゲート・ソース電圧を負とする
ことができ、長期間の回路の信頼性を確保できる。

【００２９】このように、駆動トランジスタ及び負荷ト
ランジスタのゲート・ソース電圧を負に印加する条件
と、パストランジスタのゲート・ソース電圧を負に印加
する条件を区別している理由は全てのトランジスタに同
時に負のゲート・ソース電圧を加えられないからであ
る。

【００３０】このようなシーケンスを取ることにより、
駆動トランジスタ及びパストランジスタに負のゲート・
ソース電圧を印加することが可能であるが、本発明を実
際に適用する際には、それぞれのシーケンスを必要な時
間だけ、図２に示したように一枚の原稿の読み取りまた
は一件の読み取りが終了した後継続すれば良い。

【００３１】本実施例では、シーケンスは先の図３のＥ
／Ｒシフトレジスタの例と比較して複雑であるが特に回
路素子を増やすことなく、一枚の原稿の読み取りまたは
一件の読み取りが終了した後の回路の休止時に負のゲー
ト電圧を加えることができる効果がある。なお、図４，
図５において、電源線ＶＤ１とＶＤ２は同じ動作であり
一本にまとめることもできる。しかし、本実施例ではＶ
Ｄ１とＶＤ２を分離しているため、ＶＤ１とＶＤ２の電
圧を、例えば、それぞれＶＬおよびＶＨとして、クロッ
ク線Φ１とΦ２をＶＨとして各段のインバータの入力を
同時にリセットできる効果がある。

【００３２】図６により、本発明をファクシミリ装置の
ラインイメージセンサに適用した例を説明する。図６は
本発明のファクシミリ装置に用いられるラインイメージ
センサのブロック図である。イメージセンサ基板１０に
薄膜トランジスタより形成したシフトレジスタ１１，バ
ッファ１２，転送スイッチ１４，非晶質シリコンからな
る光電変換素子１３，信号マトリクス１５，読み取り信
号電荷の蓄積容量１６を形成している。イメージセンサ
基板の外には電源駆動回路２０，タイミングコントロー
ル回路２１及び信号の検出回路２２を持っており、外部
端子３０より電源や動作基準となるスタート信号ＳＰと
クロックＣＬＫと動作及び休止を指定する信号ＭＯＤＥ
を入力し、読取信号ＶＩＤＥＯを出力する。

【００３３】原稿の読み取り中である読取モードのとき
にはシフトレジスタ１１をリセットした後、シフトレジ
スタ１１の１段目のＳ／Ｒ１よりＳ／Ｒｎまで、順次、
ブロック選択信号をシフトする。この信号はバッファ１
２を介して波形を整形し、かつ電流駆動能力を増して転
送スイッチ１４を１ブロックずつ順次選択して行く。ブ
ロックＢ１が選択されると接続されたブロックの転送ス
イッチが導通状態となり、光電変換素子１３で光電変換
され、読み取り信号電荷の蓄積容量１６に蓄積された電
荷を信号マトリクス１５に転送する。本実施例では光電
変換素子１３は等価的に可変抵抗で表現される光導電型
の受光素子を用いているが、入射光の照度、または入射
光子の数に応じて素子に流れる光電流が変化するもので
あれば、例えば、フォトダイオード等を用いても良い。
信号マトリクス１５に転送された光電変換信号は検出回
路２２によって増幅及びパラレル・シリアル変換され読
取信号ＶＩＤＥＯとして外部に出力される。このような
動作は外部端子３０より入力されるスタート信号ＳＰ，
基準タイミングであるクロック信号ＣＬＫ，動作または
非動作指定のＭＯＤＥ信号を元にしてタイミングコント
ロール２１で制御信号を生成し、検出回路及び電源駆動
回路を所定のタイミングで動作させることによって行
う。一方、外部からＭＯＤＥにより、一枚の原稿読み取
り、または、一件分の原稿の読み取りが終了して、休止
が指定されると、イメージセンサは休止モードとなり、
シフトレジスタ１１，バッファ１２を構成するａ−Ｓｉ
薄膜トランジスタのゲートに負の電圧が加わるような、
または、電源供給を停止するようなシーケンスを取る。

【００３４】ここで、バッファ１２は、図４で示したＥ
／Ｒダイナミックシフトレジスタをそのままスタティッ
ク回路として使用することにより構成できる。つまり、
ラインイメージセンサの動作中である原稿の読み取り時
には、図４中のクロック線Φ１，Φ２にＶＨの電圧を加
えて常に導通状態としインバータの出力が次段のインバ
ータに直接回路的に接続するようにすればよい。また、
原稿の読み取りの終了時に、変動したしきい値電圧を元
に戻す場合には、図５で説明したシーケンスを用いてバ
ッファ１２の薄膜トランジスタに負のゲート・ソース電
圧を加えることができる。

【００３５】なお、本実施例の回路は、通常ガラス基板
上にａ−Ｓｉ等の薄膜を積層して形成し、基台に光源と
ともにアセンブルして原稿の読み取りに用いる。

【００３６】次に、本発明のファクシミリ装置の断面図
を図７に示す。筐体４０４内にラインイメージセンサ１
００をばね支持でプラテンローラ４０１に押しつけて読
み取り系を構成し、感熱記録ヘッド６００をばね支持に
よってプラテンローラ４０２に押しつけている。そのほ
か、記録紙４０３，制御・電源回路２００を組み込んで
いる。原稿読み取り時は原稿５００をラインイメージセ
ンサに読み込ませ、また、記録時には記録紙４０３に記
録ヘッド６００を用いて記録する。所定の紙搬送はプラ
テンローラ４０１，４０２を、例えば、パルスモータを
用いて回転させて行う。このように、小型のセンサを搭
載することによって、ファクシミリ装置の小型化が図
れ、また設計自由度が大きくなる。

【００３７】

【発明の効果】本発明によれば、一枚の原稿または一件
の原稿の読み取りにより変動した、ファクシミリ装置の
ラインイメージセンサを構成する薄膜トランジスタのし
きい値電圧を、ラインイメージセンサの休止中である一
枚の原稿の読み取り終了時、または、一件の原稿の読み
取り終了時に、ラインイメージセンサを構成する薄膜ト
ランジスタに負のゲート・ソース電圧を印加することに
より、元の値に戻すことができる。そのため、ファクシ
ミリ装置及びラインイメージセンサの信頼性を長期間に
わたって確保することができる。

【図面の簡単な説明】

【図１】本発明の一実施例のファクシミリ装置のブロッ
ク図。

【図２】本発明の実施例におけるファクシミリ装置の動
作シーケンスを示すタイムチャート。

【図３】Ｅ／Ｒダイナミックシフトレジスタの回路とそ
の動作を示すタイミングチャート。

【図４】Ｅ／Ｒダイナミックシフトレジスタの回路図。

【図５】本発明のＥ／Ｒダイナミックシフトレジスタの
回路動作と入力を示すタイミングチャート。

【図６】本発明の一実施例のファクシミリ装置における
ラインイメージセンサの回路ブロック図。

【図７】本発明の一実施例のファクシミリ装置の断面
図。

【図８】薄膜トランジスタの構造の説明図。

【図９】ファクシミリ装置における原稿読み取り系の説
明図。

【符号の説明】

１００…ラインイメージセンサ、２０１…クロック、２
０２…ＣＰＵ、２０３…センサ制御・検出回路、２０９
…ＲＡＭ、４０１…プラテンローラ、５００…原稿、６
００…記録ヘッド。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 29/784 (72)発明者 橋本 悟 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内

Claims (1)

【特許請求の範囲】
1. 【請求項１】薄膜トランジスタを駆動回路に用いたライ
   ンイメージセンサにより原稿の画像情報を電気信号に変
   換し公衆回線網に出力する機能と、前記公衆回線網より
   入力された電気信号を前記画像情報に変換する機能を有
   するファクシミリ装置において、一枚の原稿の読み取り
   が終了し、次の一枚の原稿の読み取りを開始するまでの
   期間内に、前記ラインイメージセンサ内の前記薄膜トラ
   ンジスタのゲート電極に負のゲート・ソース電圧を印加
   する制御回路を有することを特徴とするファクシミリ装
   置。