JP3958296B2 - 光電変換装置及び密着型イメージセンサ - Google Patents

Description

本発明は、光電変換素子と信号を保持する容量素子を有する構成の光電変換装置及び密着型イメージセンサに関する。密着型イメージセンサは、複数実装した光電変換装置により被読取原稿面の画像の反射光を読み取るものである。

図６は、従来の光電変換装置の模式図である。

図６において、６画素のリニアセンサの回路を例にとったものである。各画素は、１列に並べられている。１はフォトダイオードなどの光電変換素子であり一例として正孔蓄積型のフォトダイオードを示している（なお、各画素において、光電変換素子１は、１−１，１−２，…の枝番の符号が付けられており、以下他の素子も同様である）。２は第１のリセットＭＯＳトランジスタ、３は第１のソースフォロワの入力ＭＯＳトランジスタ、４は第１のソースフォロワの定電流源、入力ＭＯＳトランジスタ３と定電流源４を合わせて第１のソースフォロワ５を形成する。同図では一例としてＰＭＯＳを用いたソースフォロワを示している。６は第１の転送ＭＯＳトランジスタであり一例としてＮ型ＭＯＳトランジスタの例を示している。７は第１の保持容量、８は第２のソースフォロワの入力ＭＯＳトランジスタ、９は第２のソースフォロワの定電流源、入力ＭＯＳトランジスタ８と定電流源９を合わせて第２のソースフォロワ１０を形成する、同図では一例としてＰＭＯＳを用いたソースフォロワを示している。１１は第２の転送ＭＯＳトランジスタ、１２は第２の保持容量、１３は第３の転送ＭＯＳトランジスタ、１４は第３の保持容量、１５は走査回路、１６は走査回路１５からの信号で駆動される第４の転送ＭＯＳトランジスタ、１７は第４の転送ＭＯＳトランジスタ１６の一端が共通接続された共通出力線、１８は共通出力線１７が接続された差動入力の出力アンプ、１９は上記共通出力線１７をリセットする第２のリセットＭＯＳトランジスタ、２０は上記各リセットＭＯＳトランジスタ及び転送ＭＯＳトランジスタの動作を制御するパルスを生成するロジック回路、２１は第１のリセット電源、２２は第２のリセット電源である。

図７は、前記回路の動作タイミングを示す図である。

図７において、回路の動作を簡単に説明する。ＰＲＥＳはリセットＭＯＳトランジスタ２のゲートに入力されるリセットパルス、ＰＣＭは第１の転送ＭＯＳトランジスタのゲートに入力される第１の転送パルス、ＰＴＮは第２の転送ＭＯＳトランジスタ１１のゲートに入力される第２の転送パルス、ＰＴＳは第３の転送ＭＯＳトランジスタ１３のゲートに入力される第３の転送パルス、ＳＲ_１〜ＳＲ_６は走査回路１５から順次出力される走査パルス、ＰＲＥＳ２は第２のリセットＭＯＳトランジスタ１９のゲートに入力される第２のリセットパルスである。ＶＳＦ_１は第１のソースフォロワ５の出力端子電位、ＶＭは第１の保持容量７上の電位、ＶＮは第２の保持容量１２上の電位、ＶＳは第３の保持容量１４上の電位、ＶＯＵＴは出力アンプ１８の出力端子電位である。

まず、時刻ｔ_０にＰＲＥＳにより第１のリセットＭＯＳトランジスタ２をオンして光電変換素子１をリセットする。その後、時刻ｔ_１にＰＣＭにより第１の転送ＭＯＳトランジスタ６をオンして第１のソースフォロワ５を介してリセット電圧を第１の保持容量７に転送する。時刻ｔ_２に第１の転送ＭＯＳトランジスタ６をオフしてリセット電圧を第１の保持容量７に保持する。光電変換素子１は光信号の蓄積動作に入り入射した光の量に応じて信号電荷を発生させる。発生した信号電荷は図示していないが光電変換素子１と第１の入力ＭＯＳトランジスタ３が接続した部分に存在する容量によって信号電圧に変換される。

前記容量は一般にフォトダイオードの接合容量、リセットＭＯＳトランジスタのドレイン接合容量、入力ＭＯＳトランジスタのゲート容量、接続配線間容量等が相当する。また意図的に付加した容量の場合もある。時刻ｔ_３にＰＴＮにより第２の転送ＭＯＳトランジスタ１１をオンして第２のソースフォロワ１０を介して保持容量７上のリセット電圧を第２の保持容量１２上に転送する。時刻ｔ_４に第２の転送ＭＯＳトランジスタ１１をオフしてリセット電圧を第２の保持容量１２上に保持する。

次に蓄積時間終了の時刻ｔ_５に再度ＰＣＭにより第１の転送ＭＯＳトランジスタ６をオンして信号電圧を第１のソースフォロワ５を介して第１の保持容量７上に転送する。時刻ｔ_６に第１の転送ＭＯＳトランジスタ６をオフして信号電圧を保持容量７上に保持する。次に時刻ｔ_７にＰＴＳにより第３の転送ＭＯＳトランジスタ１３をオンして第１の保持容量７上の信号電圧を第３の保持容量１４上に転送する。時刻ｔ_８に第３の転送ＭＯＳトランジスタ１３をオフして信号電圧を第３の保持容量１４に保持する。時刻ｔ_９に光電変換素子１は、ＰＲＥＳにより第１のリセットスイッチをオンすることで再度リセットされ、その後次のフィールドの光信号蓄積を開始する。それと並行して共通出力腺はＰＲＥＳ_２をオンすることでリセットされる。リセットされた後に走査パルスＳＲ_１により第４の転送ＭＯＳトランジスタ１６がオンして保持容量１２，１４上のリセット電圧及び信号電圧が共通出力線１７に読み出される。上記二つの電圧の差電圧が差動入力の出力アンプ１８を介してＶＯＵＴとして出力されるものである。

以下、ＰＲＥＳ_２とＳＲ_２〜ＳＲ_６を順次オンすることで６画素リニアセンサの信号を連続して読み出すものである。本例のような読み出し回路を用いることで、光電変換素子部での光信号蓄積動作と信号読み出し動作を並行して行うことができ高速な動作は可能となる。
特開平１１−２３４４７３号公報

図８は、図６における第１の転送ＭＯＳトランジスタ６の周辺を模式的に示した図である。

同図において、図６と同一部材は同一符号を付けている。図８（ａ）は、全ての転送ＭＯＳトランジスタがオン状態にある場合、図８（ｂ）は一部の転送ＭＯＳトランジスタがオン状態にある場合、図８（ｃ）は、全ての転送ＭＯＳトランジスタがオフ状態にある場合を示している。３０１は転送ＭＯＳトランジスタ６のゲート、３０２は転送ＭＯＳトランジスタ６のソース、３０３は転送ＭＯＳトランジスタ６のドレイン、３０４は転送ＭＯＳトランジスタ６がオンしているときにゲート３０１の下にゲート絶縁膜を介して形成されるチャネル領域、チャネル領域３０４の下はウエル領域である。３０５はゲート３０１とソース３０２の間の容量、３０６はゲート３０１とドレイン３０３の間の容量、３０７はＭＯＳトランジスタ６がオンしているときにゲート３０１とチャネル３０４間に形成される容量、３０８はＭＯＳトランジスタ６がオフしたときにゲートとウエルとの間に形成される容量、３０９はソースフォロワ５から保持容量７の間に付く抵抗成分、３１０は第１の転送ＭＯＳトランジスタ６のゲートを駆動する制御配線、３１１はこの制御配線に付く抵抗成分を模式的に表したものである。抵抗成分３０９はソースフォロワ内部の内部抵抗や第１の転送ＭＯＳトランジスタ６のチャネル抵抗がそれにあたる。また、抵抗成分３１１は制御配線の配線抵抗が相当する。

図８（ａ）に示したように、制御配線に付く容量はＭＯＳトランジスタ６がオン状態のときは容量３０５，３０６，３０７である。図８（ｃ）に示したようにオフ状態のときは３０５，３０６，３０８となる。３０８はゲート絶縁膜の容量とウエルの空乏層容量の直列容量となるため３０７より小さな値になる。そのためＭＯＳトランジスタ６がオン状態のときの方が制御配線に付く容量はオフ状態のときより大きくなる。

ここで、図７における時刻ｔ₂の転送ＭＯＳトランジスタ６の動作を更に詳しく考察する。図８（ａ）に示したようにゲート電圧がハイレベルにいるときは全ての転送ＭＯＳトランジスタ６がオン状態にあるため制御配線には全ての転送ＭＯＳトランジスタ６の容量３０５，３０６，３０７が負荷として付く。次に時刻ｔ₂のオフ動作の過程でゲート電圧が徐々に低くなりソース電圧との差がおよそ閾値電圧程度になると転送ＭＯＳトランジスタ６はオフ状態になるため、図８（ｃ）に示したように制御配線に付く容量は前述したように小さくなる。時刻ｔ₂には光電変換素子はリセット直後なので全ての転送ＭＯＳトランジスタ６のソースはおよそリセット電圧に応じた電位にある。そのためほぼ同タイミングで全ての転送ＭＯＳトランジスタ６はオン状態からオフ状態へと切り替わる。

次に、図９（ａ），（ｂ）は、図７における時刻ｔ_２の動作のタイミングを詳細に示す図である。

図９（ａ）は、転送ＭＯＳトランジスタ６のゲート電圧の経時変化である。同図においてＴ₁期間は制御配線に付く容量が大きいため配線の持つ抵抗３１１と容量に起因するＲＣ時定数のためにゲート電圧の変化量は同図のように緩やかなものとなる。ゲート電圧が徐々に低下して前述したように転送ＭＯＳトランジスタ６がオフ状態になると制御配線に付く容量が小さくなるため期間Ｔ₃に示したようにゲート電圧の変化は急になる。図９（ｂ）は転送ＭＯＳトランジスタ６に接続した第１の保持容量７上の電位ＶＭを示したものである。第１の保持容量７と制御配線３１０は、図８（ａ）に示したように容量３０５，３０６，３０７で結合している。ソースフォロワ５との間の抵抗が十分低ければ保持容量７上の電圧はソースフォロワの出力電圧に固定されるはずであるが、実際には抵抗成分３０９が存在するため制御配線の電位の変化に応じて保持容量上の電位は過渡的に変化する。この過渡的な電位変化分は転送ＭＯＳトランジスタ６がオフ状態になったときに固定され、その分が本来保持容量７上に読み出すべき電圧からのずれとなる。

図９（ｂ）に示したように、期間Ｔ_１にはゲート電圧の変化量に応じて保持容量７上の電圧も変化していく。期間Ｔ_３で転送ＭＯＳトランジスタはオフ状態になるのでオン状態の時に生じた過渡的な電位変化は固定され、更に依然として残る制御配線との間の容量３０６での結合により保持容量７上の電位は変化する。

図９（ｃ），（ｄ）は、図７の時刻ｔ₆の動作を更に詳細に考察したものである。このとき図１の光電変換素子１−１〜１−３には光が照射されており、１−４〜１−６は暗状態にあるものとする。図９（ｃ）の期間Ｔ₁には全ての転送ＭＯＳトランジスタ６がオン状態にあるので図９（ａ）の期間Ｔ₁と同じ変化量でゲート電圧は変化する。同様に保持容量７上の電圧も図９（ｄ）に示したように同様に変化する。次に期間Ｔ₂について考える。光が照射された光電変換素子が接続した画素のソースフォロワ５の出力電圧は暗状態にある画素よりも高い電圧にあるため、その画素の転送ＭＯＳトランジスタ６−１〜６−３は先にオフ状態となる。６画素中３画素がオフ状態、３画素がオン状態になっている期間Ｔ₂の様子を示したのが図８（ｂ）である。同図からわかるように制御配線に付く容量は期間Ｔ₁と期間Ｔ₃の間の容量値となるため、制御配線の電圧変化の傾きも期間Ｔ₁と期間Ｔ₃の中間の傾きを持つことになる。そのため図９（ｄ）に示したように、暗状態における画素の保持容量７上の電位変化量は期間Ｔ₂での電位変化量に応じて図９（ｂ）の場合とは異なる量になる。

ここで、光電変換素子１−４〜１−６が接続した画素は自分自身には光が照射されていないので本来時刻ｔ₂と時刻ｔ₆の保持容量７上の電位は一致して差動出力アンプ１８の出力は０であるはずだが、上述したように他の光電変換素子１−１〜１−３に光照射された光量に応じて時刻ｔ₂と時刻ｔ₆の保持容量７上の電位に差が生じてしまうので図１の出力アンプ１８からはマイナスの信号が出力される。そのため本来暗状態として規定したレベルよりも低いレベルが出力されることとなり画像上その部分が極度に黒く表示され画質が悪化するという問題点があった。

図１０は、前述の光電変換装置を複数実装されて構成した密着型イメージセンサを模式的に示した図である。

密着型イメージセンサとしては、例えば上記特許文献１などが開示されている。図１０（ａ）において４０１は個々の光電変換装置、４０２は光電変換素子、４０３は光電変換装置内の周辺処理回路部である。同図では６画素を有する光電変換装置を３つ実装した密着型イメージセンサ４０４の場合を一例に示している。その下に示した図１０（ｂ）は、従来の光電変換装置について、光電変換装置からの出力を縦軸に、横軸を対応する画素の空間的配置として示したものである。

ここで、光電変換装置４０１−１の前半３画素に光が照射され、それ以外の画素は暗状態にある場合を考える。光電変換装置４０１−１の前半の３画素ａ〜ｃは照射された光量に応じた信号が出力される。後半の３画素ｄ〜ｆの出力は上述した保持容量上の電位変化に起因して後半の画素ほど大きなマイナスの信号が出力される。しかし、光電変換装置４０１−２，４０１−３は、全画素に光が照射されていないため上述したようなマイナス信号は出力されない。そのため光電変換装置４０１−１の６番目の画素ｆの出力と光電変換装置４０１−２の１番目の画素ａの出力は、ともに暗状態に対応した信号を出力するべきところが一方は大きなマイナス信号を出力するためその境界が段差として認識され、単一の光電変換装置の場合よりも更に著しく画質が悪化するという問題があった。

そこで、本発明の目的は、暗状態にある画素からの信号が本来出力されるべきレベルからずれて画質が悪化することを防止し、画質を向上させることにある。

上記課題を解決するため、本発明の光電変換装置は、複数の光電変換素子と、
該光電変換素子からの信号をそれぞれ増幅する複数の増幅手段と、
前記光電変換素子をそれぞれリセットする複数のリセット手段と、
該増幅手段の出力信号をそれぞれスイッチ手段を介して保持する複数の信号保持手段と、
該スイッチ手段に制御配線を介して制御信号を供給する制御信号供給手段と、
を有する光電変換装置において、
前記光電変換素子のリセット時の前記出力信号と、前記光電変換素子に生じた光電荷に対応した前記出力信号と、を差分する差分手段を有し、
前記両出力信号をそれぞれ前記信号保持手段に保持する際に、前記制御信号供給手段と前記制御配線により生じるＲＣ時定数を、前記増幅手段から前記信号保持手段までの抵抗成分と前記信号保持手段により生じるＲＣ時定数より高く設定したことを特徴とする。

本発明によれば、光が照射された画素数による制御配線のＲＣ時定数の変化の影響を低減し、信号保持容量上の電位変化を抑えることができる。それにより、暗状態にある画素からの信号が本来出力されるべきレベルからずれて画質が悪化することを防止し、画質を向上させることができる光電変換装置を実現できるものである。特に、複数の光電変換装置を実装した密着型イメージセンサにおいて有効である。

［第１の実施形態］
図１は、本発明の第１の実施形態を示した模式図である。

図８と同一部材は同一符号を付けている。５０１はロジック回路２０の内部にあるバッファであり例えばＣＭＯＳインバータなどが用いられる。５０２は前記バッファの出力抵抗を模式的に示したものである。例えばＣＭＯＳインバータで上記バッファ５０１を構成した場合、構成要素のＭＯＳトランジスタのオン抵抗がバッファの出力抵抗の主成分となる。本発明は、第１の転送ＭＯＳトランジスタ６の制御信号を出力する前記バッファ５０１の出力抵抗５０２と制御配線３１０に付加する容量により生じるＲＣ時定数を、抵抗成分３０９と第１の保持容量７により生じるＲＣ時定数より高く設定するようにしたものである。

前述したように、保持容量７とソースフォロワ５との間の抵抗が十分低ければ保持容量７上の電圧はソースフォロワの出力電圧に固定されるはずであるが、実際には抵抗成分３０９が存在するため制御配線の電位の変化に応じて保持容量上の電位は過渡的に変化する。この過渡的に変化した電圧を元のソースフォロワで決まる電圧にセットするためには、抵抗３０９と保持容量７により生じるＲＣ時定数だけの時間が必要となる。本発明は制御配線のＲＣ時定数をそれよりも高くすることで一時的には保持容量上の電位に変化が生じても本来読み出すべき電圧にセットするために必要な時間を確保するようにしたものである。

本発明により、光電変換装置４０１−１の５，６番目の画素に生じていたマイナス信号が出力されるという問題点は解消され、密着型イメージセンサの場合特に大きな問題となっていた光電変換装置間の出力段差も解消することができた。

［第２の実施形態］
図２は、本発明の第２の実施形態を示した模式図である。

図８及び図１と同一部材は同一符号を付けている。本発明は制御信号のオン状態からオフ状態への変化にランプ波形を用いたものである。図２の６０１はＰＭＯＳトランジスタ、６０２は定電流源である。ＰＭＯＳトランジスタ６０１と定電流源６０２とでバッファ５０１を構成している。ＰＭＯＳトランジスタ６０１のゲートがロウレベルの時はＰＭＯＳがオンしてバッファ５０１の出力はハイになる。ＰＭＯＳトランジスタ６０１のゲートをハイレベルにするとＰＭＯＳはオフする。バッファ５０１の出力には制御配線３１０を介して容量が付加しているので、バッファ５０１の出力がロウになるためには定電流源６０２を通して容量上の電荷をリセットする必要がある。

バッファ５０１の出力電位は定電流源が流せる電流をＩ、上記容量をＣとすると、
ΔＶ／Δｔ＝Ｉ／Ｃ
の傾きを持ったランプ波形で変化する。このランプ波形を抵抗３０９と保持容量７により生じるＲＣ時定数に対して制御することにより、実施形態１と同様の効果が得られるものである。

本実施形態では定電流源を流れる電流と制御配線に付加する容量を用いてランプ波形を生成する場合を例にとって説明したが、これに限るものではなく、例えばオペアンプを用いたりＤＡ変換器を用いてランプ波形を実現しても同様の効果が得られるものである。また、本実施形態では制御信号がハイからロウにランプ波形で変化する場合を例にとって説明したがこれに限るものではなく、制御信号で制御する転送ＭＯＳトランジスタの極性によって逆の構成を選択することで同様の効果が得られるものである。

［第３の実施形態］
図６において、保持容量７上の電位をセットする時間は、第１の転送ＭＯＳトランジスタ６のオン抵抗と保持容量７で決まるＲＣ時定数か定電流源４が流す電流Ｉと保持容量７の値で決まる時定数のいずれか遅い方になるものである。

ＲＣ時定数が支配的な場合は、制御配線が有するＲＣ時定数より小さくなるように第１の転送ＭＯＳトランジスタ６のオン抵抗を下げることで、一時的に保持容量上の電位に変化が生じても本来読み出すべき電圧にセットするために必要な時間が確保することができる。

また、定電流源４の電流で決まる時定数が支配的な場合は、制御配線が有するＲＣ時定数より小さくなるように電流を増やすことで同様に一時的に保持容量上の電位に変化が生じても本来読み出すべき電圧にセットするために必要な時間が確保でき、光電変換装置４０１−１の５，６番目の画素に生じていたマイナス信号が出力されるという問題点を解消し、密着型イメージセンサの場合特に大きな問題となっていた光電変換装置間の出力段差も解消することができたものである。

［第４の実施形態］
図３は、本発明の第４の実施形態を示した模式図である。

図６と同一部材は同一符号を付けている。７０１は第１のソースフォロワの入力ＭＯＳトランジスタ、７０２は第１のソースフォロワの定電流源（なお、各画素において、入力ＭＯＳトランジスタは、７０１−１，７０１−２，…の枝番の符号が付けられており、また、定電流源７０２も同様である）、入力ＭＯＳトランジスタ７０１と定電流源７０２を合わせて第１のソースフォロワ５を形成する。

本実施形態は、ＮＭＯＳを用いたソースフォロワの例である。ソースフォロワに定電流源を用いることでゲインを１に近くできるため感度の高い光電変換装置を実現できるものであるが、実施形態３で述べたように定電流源の電流で決まる時定数が支配的な場合は定電流源を構成する素子のサイズが大きくなってしまうという課題を残していた。

本発明のように、第１の転送ＭＯＳトランジスタ６がＮＭＯＳの場合にＮＭＯＳを用いたソースフォロワを使うことで、制御信号がオフ状態に遷移して過渡的に保持容量７上の電位がロウ側に変位すると入力ＮＭＯＳトランジスタ７０１のゲート、ソース間によりバイアスがかかるため入力ＮＭＯＳトランジスタ７０１のオン抵抗が下がりすみやかに保持容量７上の電位をセットできるものである。

［第５の実施形態］
上記の実施形態は、第１の転送ＭＯＳトランジスタ６について述べたが、本発明はこれに限るものではない。本発明は第２の転送ＭＯＳトランジスタ１１、第３の転送ＭＯＳトランジスタ１３に用いても有効なものである。前述したように、第２の保持容量１２及び第３の保持容量１４にはそれぞれ転送ＭＯＳトランジスタ１１，１３を介してリセット電圧及び信号電圧が書き込み、保持される。転送ＭＯＳトランジスタ１１，１３についても同様に制御配線のＲＣ時定数の変化により保持される電位に変化が生じていたものであるが、上記実施形態１〜４の構成をとることにより前述の電位変化を十分に低減することができた。

［第６の実施形態］
本実施形態は、本発明の光電変換装置を原稿画像記録装置の密着型イメージセンサに適用した例である。

図４，５に基づいて、本発明の光電変換装置をシートフィード式の原稿画像読取装置の密着型イメージセンサに適用した場合の一実施形態について詳述する。

図４は、原稿画像を読み取る原稿画像読取装置の概略図である。

図５は、図４の制御回路１１０を詳細に説明するための電気的構成を示すブロック図である。

１０１は、密着型イメージセンサ（以下、「ＣＩＳ」とも呼ぶ）であり、光電変換装置１０２、セルフォック（登録商標）レンズ１０３、ＬＥＤアレイ１０４及びコンタクトガラス１０５から構成されている。

搬送ローラ１０６は、ＣＩＳ１０１の前後に配置されており、原稿を配置させるために使用される。コンタクトシート１０７は、原稿をＣＩＳ１０１に接触させるために使用される。１１０は、制御回路であり、ＣＩＳ１０１からの信号の処理を行う。

原稿検知レバー１０８は、原稿が差し込まれたことを検知するためのレバーであり、原稿が差し込まれたことを検知すると、原稿検知レバー１０８が傾くことにより、原稿検知センサー１０９の出力が変化することにより、その状態を制御回路１１０内のＣＰＵ２１５に伝達することにより、原稿が差し込まれたと判断して、原稿搬送ローラ１０６駆動用モータ（図示せず）を駆動させることにより、原稿搬送を開始させ読み取り動作を行う。

以下、図５により、その回路動作を説明する。

図５において、２０１は密着型イメージセンサ（図４のＣＩＳ１０１）であり、光源である各色Ｒ，Ｇ，ＢのＬＥＤ２０２も一体化されており、ＣＩＳ１０１のコンタクトガラス１０５上で原稿を搬送させながら、ＬＥＤ制御（ドライブ）回路２０３にて１ライン毎に各色Ｒ，Ｇ，ＢのＬＥＤ２０２を切り替えて点灯させることにより、Ｒ，Ｇ，Ｂ線順次のカラー画像を読み取ることが可能である。

ＡＭＰ２０４は、ＣＩＳ２０１より出力された信号を増幅させる増幅器であり、２０５は、この増幅出力のＡ／Ｄ変換を行って、例えば８ビットのディジタル出力を得るＡ／Ｄ変換器である。シェーディングＲＡＭ２０６は、キャリブレーション用のシートを予め読み取ることにより、シェーディング補正用のデータが記憶されており、シェーディング補正回路２０７は、前記シェーディングＲＡＭ２０６のデータに基づいて読み取られた画像信号のシェーディング補正を行う。ピーク検知回路２０８は、読み取られた画像データにおけるピーク値を、ライン毎に検知する回路であり、原稿の先端を検知するために使用される。ガンマ変換回路２０９は、ホストコンピュータより予め設定されたガンマカーブに従って読み取られた画像データのガンマ変換を行う。

バッファＲＡＭ２１０は、実際の読み取り動作とホストコンピュータとの通信におけるタイミングを合わせるために、画像データを１次的に記憶させるためのＲＡＭであり、パッキング／バッファＲＡＭ制御回路２１１は、ホストコンピュータより予め設定された画像出力モード（２値、４ビット多値、８ビット多値、２４ビット多値）に従ったパッキング処理を行った後に、そのデータをバッファＲＡＭ２１０に書き込む処理と、インターフェース回路２１２にバッファＲＡＭ２１０から画像データを読み込んで出力させる。

インターフェース回路２１２は、パーソナルコンピュータなどの本実施例に係る画像読み取り装置のホスト装置となる外部装置との間でコントロール信号の受容や画像信号の出力を行う。

２１５は、例えばマイクロコンピュータ形態のＣＰＵで有り、処理手順を格納したＲＯＭ２１５Ａ及び作業用のＲＡＭ２１５Ｂを有し、ＲＯＭ２１５Ａに格納された手順に従って、各部の制御を行う。

２１６は、例えば水晶発振器のような発振器、２１４は、ＣＰＵ２１５の設定に応じて発振器２１６の出力を分周して動作の基準となる各種タイミング信号を発生するタイミング信号発生回路である。２１３は、インターフェース回路２１２を介して制御回路と接続される外部装置であり、外部装置の一例としてはパーソナルコンピュータ等が挙げられる。

以上、第１〜６の実施形態について説明した。

本発明の光電変換装置は、正孔蓄積型の光電変換素子の場合のみならず電子蓄積型の場合に応用しても有効であることはいうまでもない。

また、本発明は、ソースフォロワの場合のみならず、反転アンプを用いた場合に応用しても有効であることはいうまでもない。

また、転送ＭＯＳトランジスタはＮＭＯＳの場合のみならずＰＭＯＳの場合も有効であることはいうまでもない。

上記の組み合わせによって、信号の向きと転送ＭＯＳトランジスタがオフするときの電位変動の向きが変わるがそれぞれの組み合わせにおいても本発明は有効なものである。

また、上記実施形態３，４は転送ＭＯＳトランジスタを開閉する制御信号はロジック回路２０で発生する場合に限るものではなく、例えば外部から光電変換装置のパッドに直に制御信号を供給しても有効なものである。

また、本発明は、上記で説明したような画素が一列に並べられた１次元の光電変換装置に限るものではなく画素が多数列に並べられた２次元光電変換装置に応用しても有効であることはいうまでもない。

本発明における第１の実施形態の光電変換装置を示した模式図 第２の実施形態の光電変換装置を示した模式図 第４の実施形態の光電変換装置を示した模式図 第６の実施形態の原稿画像を読み取る原稿画像読取装置の概略図 図４の制御回路１１０を詳細に説明するための電気的構成を示すブロック図 従来の光電変換装置の模式図 従来の光電変換装置の回路の動作タイミングを示す図 図６における第１の転送ＭＯＳトランジスタ６の周辺を模式的に示した図 時刻ｔ_２の動作のタイミングを詳細に示す図 光電変換装置を複数実装されて構成した密着型イメージセンサを模式的に示した図

符号の説明

１…光電変換素子
２…第１のリセットＭＯＳトランジスタ
５…第１のソースフォロワ
６…第１の転送ＭＯＳトランジスタ
７…第１の保持容量
２０…ロジック回路
３１０…制御配線
３１１…制御配線の抵抗
５０１…制御信号出力バッファ
５０２…制御信号出力バッファの内部抵抗
６０１…ＰＭＯＳトランジスタ
６０２…定電流源
７０１…第１のソースフォロワの入力ＭＯＳトランジスタ
７０２…第１のソースフォロワの定電流源

Claims (8)

1. 複数の光電変換素子と、
   該光電変換素子からの信号をそれぞれ増幅する複数の増幅手段と、
   前記光電変換素子をそれぞれリセットする複数のリセット手段と、
   該増幅手段の出力信号をそれぞれスイッチ手段を介して保持する複数の信号保持手段と、
   該スイッチ手段に制御配線を介して制御信号を供給する制御信号供給手段と、
   を有する光電変換装置において、
   前記光電変換素子のリセット時の前記出力信号と、前記光電変換素子に生じた光電荷に対応した前記出力信号と、を差分する差分手段を有し、
   前記両出力信号をそれぞれ前記信号保持手段に保持する際に、前記制御信号供給手段と前記制御配線により生じるＲＣ時定数を、前記増幅手段から前記信号保持手段までの抵抗成分と前記信号保持手段により生じるＲＣ時定数より高く設定したことを特徴とする光電変換装置。
2. 前記制御信号供給手段は制御信号を増幅するバッファ手段を有し、前記制御信号供給手段と前記制御配線により生じるＲＣ時定数は、前記バッファ手段の内部抵抗と制御配線に付加する容量により決まり、かつ前記増幅手段から前記信号保持手段までの抵抗成分と前記信号保持手段により生じるＲＣ時定数は、前記スイッチ手段の抵抗又は前記増幅手段の内部抵抗と前記信号保持手段の容量により決まることを特徴とする請求項１に記載の光電変換装置。
3. 前記制御信号供給手段は制御信号を増幅するバッファ手段を有し、該バッファ手段は定電流源回路を含み、前記制御信号供給手段と前記制御配線により生じるＲＣ時定数は、前記バッファ手段内の定電流源を流れる電流値と前記制御配線に付加する容量により決まり、かつ前記増幅手段から前記信号保持手段までの抵抗成分と前記信号保持手段により生じるＲＣ時定数は、前記スイッチ手段の抵抗又は前記増幅手段の内部抵抗と前記信号保持手段の容量により決まることを特徴とする請求項１に記載の光電変換装置。
4. 前記制御信号供給手段と前記制御配線により生じるＲＣ時定数は、制御配線抵抗と制御配線に付加する容量により決まり、かつ前記増幅手段から前記信号保持手段までの抵抗成分と前記信号保持手段により生じるＲＣ時定数は、前記スイッチ手段の抵抗又は前記増幅手段の内部抵抗と前記信号保持手段の容量により決まることを特徴とする請求項１に記載の光電変換装置。
5. 前記増幅手段は、定電流源を用いたソースフォロワであることを特徴とする請求項１に記載の光電変換装置。
6. 前記スイッチ手段は、ＭＯＳトランジスタであることを特徴とする請求項１〜５のいずれかに記載の光電変換装置。
7. 請求項１〜６のいずれかに記載の光電変換装置を複数実装したことを特徴とする密着型イメージセンサ。
8. 請求項７に記載の密着型イメージセンサを有することを特徴とする原稿画像読取装置。

Images