JPH06124341A - 空間光変調器アレイ用メモリ回路、空間光変調器システムおよびメモリセルアレイアドレス方法 - Google Patents

空間光変調器アレイ用メモリ回路、空間光変調器システムおよびメモリセルアレイアドレス方法

Info

Publication number
JPH06124341A
JPH06124341A JP5029568A JP2956893A JPH06124341A JP H06124341 A JPH06124341 A JP H06124341A JP 5029568 A JP5029568 A JP 5029568A JP 2956893 A JP2956893 A JP 2956893A JP H06124341 A JPH06124341 A JP H06124341A
Authority
JP
Japan
Prior art keywords
memory cell
array
memory
voltage
light modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5029568A
Other languages
English (en)
Inventor
Richard O Gale
オウ．ゲール リチャード
Benjamin Perrone
ペローネ ベンジャミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06124341A publication Critical patent/JPH06124341A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2/00—Demodulating light; Transferring the modulation of modulated light; Frequency-changing of light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/37—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being movable elements
    • G09F9/372—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being movable elements the positions of the elements being controlled by the application of an electric field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
    • H04N5/7458—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of deformable mirrors, e.g. digital micromirror device [DMD]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Semiconductor Memories (AREA)
  • Image Input (AREA)

Abstract

(57)【要約】 【目的】 電気的にアドレス可能なマイクロ機械変調素
子アレイを有し、そのアドレス電極により素子が入射光
線にどのように影響を及ぼすかが決定される、空間光変
調器に使用するメモリ回路を提供する。 【構成】 メモリ回路１１は各変調素子のアドレス電極
２４ａ、２４ｂと連絡された少くとも１個のスタティッ
クメモリセル３２を有する。各メモリセル３２はその各
コラムのビット線を介してそのマイクロ機械動作を決定
するデータを受信する。ローセレクト信号によりデータ
がそのローへ書込まれるかどうかが決定される。２値電
圧源から各メモリセル３２へ給電が行われ、一方の値は
セルへの書込みに使用され他方の値は変調素子の作動に
使用される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はピクセルエレメントアレ
イからなる空間光変調器に関し、特に書込データを記憶
し個々のピクセルエレメントを作動させる改良型構造に
関する。
【０００２】
【従来の技術】空間光変調器（ＳＬＭ）は電気もしくは
光入力に対応する空間パータンで入射光線を変調するト
ランスジューサである。入射光線は位相、強度、偏光も
しくは方向変調を行うことができる。光変調はさまざま
な電気光学もしくは磁気光学効果を示すさまざまな材料
および表面変形により光を変調させる材料により達成す
ることができる。ＳＬＭは光情報処理、投写ディスプレ
イ、および静電印字の領域で広く応用される。
【０００３】ピクセル毎に、ある種のデータ記憶装置を
伴うＳＬＭの応用も多い。例えば、ビデオディスプレイ
システムに使用する場合、ＳＬＭはラスター走査電子ビ
ーム装置の役割りを果す。ＳＬＭは各々が像の１点に対
応する個別にアドレス可能なピクセルエレメントのエリ
アアレイにより構成される。ディスプレイの場合は、各
ピクセルエレメントからの光が拡大され光学系によりデ
ィスプレイ画面へ投写される。変調種別は変調器が光学
系といかに組合されるかに依る。代表的には、各ピクセ
ルがアドレスされその所望状態に関するデータが関連す
るメモリセルへロードされる。次に、ピクセルが状態変
化して像を生成する。
【０００４】米国特許第４，９５６，６１９号ではさま
ざまな種類のＳＬＭについて徹底的な検討がなされてい
る。ＳＬＭと同じ構造的特長を有するデバイスが光変調
器を伴わない応用で使用されている。このような応用例
として光スイッチ、光線誘導、および加速度測定が挙げ
られる。しかしながら、ここでは“ＳＬＭ”という用語
はこれらのデバイスを記述するのに使用され、それはこ
れらのデバイスもアドレス可能なマイクロ機械素子であ
ることを特徴とするためである。
【０００５】頻繁に使用されるＳＬＭは可変形ミラーデ
バイス（ＤＭＤ）であり、各ピクセルエレメントは小さ
なミラーであってその各々が電気的入力に応答して機械
的運動を分離することができる。入射光娘は各ピクセル
エレメントからの反射により方向、位相、もしくは振幅
変調を行うことができる。さまざまなＤＭＤアーキテク
チュアが開発されており、それにはさまさまな種類のミ
ラー素子およびアドレス回路が含まれている。ミラー素
子型にはエラストマー、メンブレン、およびカンチレバ
ーもしくはトーションビーム型が含まれている。アドレ
ッシングはｅ−ビーム入力、光学的方法、もしくは電子
メモリ回路により行われる。集積回路アドレッシングと
組合せたカンチレバーおよびトーションビームアーキテ
クチュアがＰｒｏｃ．ＳＰＩＥ １１５０，ｐｐ．８６
〜１０２（１９９０）のラリージェー．ホーンベックの
論文“可変形ミラー空間光変調器”に記載されている。
そこに記載されているように、理想的には、メモリセル
回路は従来の集積回路技術によりミラー素子超構造と集
積できるように設計される。例えば、投写ディスプレイ
応用では各ＳＬＭピクセルエレメントには１個以上のメ
モリセルが付随している。従来、ＳＬＭ用メモリセル回
路はカスタム設計され通常従来のダイナミックランダム
アクセスメモリ（ＤＲＡＭ）に類似している。一形式の
ＤＭＤ用メモリセル設計の構造および操作の説明が、本
発明と同一譲受人が譲り受けた１９８９年２月２７日付
米国特許出願第３１５，６３８号“標準独立デジタルビ
デオシステム”に記載されている。
【０００６】
【発明が解決しようとする課題】ダイナミックメモリ設
計の問題点はセルサイトに比較的大きい蓄積キャパシタ
を必要とすることである。ＳＬＭ集積回路に使用する場
合、これらのキャパシタは層間誘電効果を受け易い。ま
た、双安定ＳＬＭピクセル設計ではピクセルサイトに両
信号極性が必要である。ＤＲＡＭメモリでこの双極性を
達成するには、２本の駆動線と付随蓄積キャパシタを必
要とするか、もしくは各セルにインバータを付加しなけ
ればならない。最後に、ＳＬＭの応用にはＳＬＭを照射
することが伴い、照度が高くなると照射により発生する
電荷キャリアによるＤＲＡＭのリフレッシュ要求が高く
なる。
【０００７】スタティックランダムアクセスメモリ（Ｓ
ＲＡＭ）セルをメモリセル回路に使用すればＤＲＡＭベ
ース設計の制約が幾分克服されるが、ＳＲＡＭセルに必
要な給電に関する問題がある。アレイ素子を作動させる
高い電圧値を必要とするＳＬＭデバイスでは、同じ電圧
でＳＲＡＭ回路を給電すると書込速度が低下するだけで
なくセルへの書込み中に大電流が引き出される。このよ
うな制約のないＳＲＡＭベースＳＬＭ設計に対するニー
ズがある。
【０００８】
【課題を解決するための手段】本発明の一つの特徴はア
ドレス可能なマイクロ機械素子アレイを有する空間光変
調器（ＳＬＭ）に使用されるアドレス回路である。アド
レス回路の主要素はスタティックメモリセルアレイであ
る。少くとも１個のメモリセルが各ＳＬＭ素子のアドレ
ス電極と電子的に連絡されている。メモリセルアレイの
各コラムがそのコラムの全メモリセルに共通するデータ
ビット線からデータ信号を受信する。メモリセルアレイ
両端間の給電線により各メモリセルへ２値電圧が送られ
る。メモリセルにデータが書き込まれているかメモリセ
ルがＳＬＭ素子の電極をバイアスするのに使用されてい
るかに従って、レベルシフターが給電線の電圧を変化さ
せる。各メモリセルと連絡されているローセレクトスイ
ッチにより、ローセレクト信号がそのローを指定してお
ればメモリセルへデータ信号を送出することができる。
【０００９】実施例では、各スタティックメモリセルは
従来のスタティックランダムアクセスメモリアーキテク
チュアのセルに類似している。例えば、各メモリセルは
ラッチとすることができ、特に１対の交差結合インバー
タとすることができる。
【００１０】本発明の技術的利点はＳＲＡＭベース設計
によりＤＲＡＭベース設計のリフレッシュ要求が回避さ
れることである。ＳＲＡＭ設計では照射による電荷キャ
リアに対して遥かに鈍感である。また、ＳＲＡＭセルは
ＳＬＭ素子とのキャパシタの電荷分担によるアドレス電
圧の劣化やトランジスタのボディ効果損失の影響を受け
ない。ＳＲＡＭ設計により非破壊リードバックが可能と
なり、セル内容に影響を及ぼすことなく何度もセルを読
み戻すことができる。
【００１１】既存のＳＲＡＭ回路設計を使用することが
でき、それにより新しい回路および製造技術を設計およ
びテストする必要がなくなる。本発明は集積回路の製造
を修正するものであり、ＳＬＭのサブレイヤーとして容
易に実現することができる。
【００１２】本発明はマイクロ機械ミラー素子からなる
カンチレバーもしくはトーションビームＳＬＭ設計の場
合に特に有用である。２値電源により書込み動作を抑止
することなくミラー素子を傾斜させる充分な電圧が得ら
れる。この電圧は特定のミラー素子アーキテクチュアの
ニーズを満すように適応され、それはさまざまなアーキ
テクチュアの電圧要求が代表的には５〜１０Ｖの広範な
電圧にわたるため重要な特徴である。しかしながら、セ
ルへの書込みに対しては、そのための必要最小値まで電
圧を低下させることができ、それは代表的にはミラーを
傾斜させるのに必要な電圧よりも低い。これにより書込
み中の大きな電流スパイクが防止され高速書込みを行え
るようになる。
【００１３】
【実施例】図１に空間光変調器（ＳＬＭ）アレイおよび
その周辺メモリローディング回路を示す。本出願の背景
で説明したように、ＳＬＭは個別にアドレス可能なマイ
クロ機械素子のアレイ１０を有している。説明の目的
で、ＳＬＭは可変形ミラーデバイス（ＤＭＤ）であり、
その変調素子はある種の偏向もしくは傾斜運動により変
形するミラーであるものとする。後記するように、各要
素は少くとも１対のアドレス電極によりアドレスされ、
それらはミラーをバイアスしてその運動を生じるものと
する。各ピクセルエレメントを付随するメモリセルがそ
の運動を決定するデータを記憶する。しかしながら、本
発明は電気的にアドレス可能でかつメモリセルを付随す
るマイクロ機械素子を有するいかなる種類のＳＬＭに対
しても有用である。
【００１４】ＤＭＤアレイ１０はそのミラー素子から光
を反射させて作動する。各ミラー素子は像の１画素を表
わす。ＤＭＤデバイスの一例としてテキサスインスツル
メンツ社製ＤＭＤデバイスがある。後記するように、ア
レイ１０の各ミラー素子はそのオン／オフ位置に関する
データを記憶する少くとも１個のメモリセルと連絡され
ている。
【００１５】本明細書の例では、アレイ１０は６４０×
４８０素子アレイである。しかしながら、ここで説明を
行う概念はここで説明するデータ幅を適切に変えれば任
意サイズのアレイで実現することができる。
【００１６】図１に示すアレイローディング構成は、変
調素子を付随するメモリセルがロー毎にロードされるラ
インローディングに対するものである。このため、アレ
イ１０はシフトレジスタ回路１２、ラッチ回路１３、お
よびコラムドライバ回路１４からなる入力ユニット１１
を有している。本例では、アレイ１０はシフトレジスタ
１２の４０個の１６ビットシフトレジスタにデータを受
信する。６４０コラム像に対して、１６クロツクサイク
ル後に、全ディスプレイローがシフトレジスタ回路１２
に記憶される。シフトレジスタ回路１２はクロック信号
（ＣＬＫ）により制御される。
【００１７】シフトレジスタ回路１２がロードされる
と、そのデータローがラッチ回路１３へ転送される。デ
ータがラッチされアレイ１０の選定ローに記憶される間
に、次のデータローをシフトレジスタ回路１２へロード
することができる。ラッチ回路１３はロード、セット、
およびリセット信号（ＬＤ，ＰＳＥＴ，およびＰＲＥＳ
ＥＴ）により制御される。コラムドライバ回路１４が６
４０ビット線に沿ってアレイ１０の各コラムへのローデ
ータの１ビットを駆動する。
【００１８】メモリセルからデータを読み取るための論
理を入力ユニット１１に付加することができる。像ディ
スプレイ応用に対しては、リードバック機能は主として
電気的テストに使用される。
【００１９】アレイ１０はローセレクターユニット１５
とも連絡されている。図５について後記するように、ロ
ーセレクタ１５は各々がアレイ１０の各ローを付随する
デコーダにより構成される。各デコーダはそのメモリへ
ロードすべきローを表わすアドレスデータ（ＡＤＤ）の
８ビットを受信する。ローセレクタ１５はローイネーブ
ル信号（ＥＮ）およびリード／ライト信号（Ｒ／Ｗ）も
受信する。
【００２０】図２Ａ、図２Ｂはアレイ１０からなる変調
素子等の可動ピクセルエレメント２１を示す。図２Ａお
よび図２Ｂのピクセルエレメント２１はトーションビー
ム設計であり、厚い反射ビームすなわちミラー２２が空
隙上に吊着され張力を加えた２個の薄いトーションヒン
ジ２３ａ、２３ｂにより２個の剛性支持体間に接続され
ている。ミラー２２の半分の下にあるアドレス電極２４
ａもしくは２４ｂが励起されると、ミラー２２のその部
分に吸引力が加わり、トーションヒンジ２３ａおよび２
３ｂがねじれてミラー２２はヒンジ２３ａおよび２３ｂ
の軸周りに回転する。
【００２１】ミラー２２の運動を図２Ｂに示す。ミラー
２２はその平面２５ｃに対して点線２５ａで示す位置か
ら点線２５ｂで示す位置へ軸周りに移動する。“オン”
位置において、ミラー２２のエッジはランディング電極
２６ａに接触する。ミラー２２はアドレス電極２４ａお
よび２４ｂに適切な電圧を加えることにより“オン”位
置へ移動する。電極２７を介してミラー２２に付加バイ
アスを加えることができる。電極２４ａおよび２４ｂに
反対電圧が加わると、ミラー２２は点線２５ｂで示す位
置へ回転して光を別の方向へ向ける。
【００２２】図２Ａおよび図２Ｂのトーションビームピ
クセルは一種類の変調素子構造にすぎず、他にも多くの
構造が考えられる。これらは、その変形モード、ピクセ
ル形状、およびヒンジ支持手段等の特徴により識別され
る。しかしながら、ここでは発明の目的に対して、各変
調素子がそのアドレス電極の励起により独立運動が可能
である限りいかなる構造でも良い。
【００２３】変調素子アレイ１０を付随するメモリセル
アレイ３０に関する図１のメモリローディング回路を図
３に示す。メモリセルアレイ３０の上位２行だけを示
し、完全なアレイ３０には各変調素子２１に対するメモ
リセル３２が含まれる。図３は各変調素子２１に１個の
メモリセル３２しかない点で簡単化された実施例を示す
ものであり、他の実施例では変調素子２１当り２個以上
のメモリセル３２とすることもできる。
【００２４】書込み動作に対して、メモリセルアレイ３
０は各コラムに対する入力線３１を介して入力ユニット
１１からデータ入力（ＤＡＴＡ）を受信する。前記した
ように、入力線３１に沿った各ＤＡＴＡ入力に対して、
ラッチ回路１３がそのコラムのメモリセル３２へ駆動す
る時間中データを保持する。
【００２５】ラッチされた後、各入力線３１はライトバ
ッファ３３へ進み、次に絶縁スイッチ３４へ進む。絶縁
スイッチ３４へのもう一つの入力はＲ／Ｗ信号であり、
絶縁スイッチ３４については図４に関して後記する。
【００２６】プルアップトランジスタ３５は常に“オ
ン”でありビット線３１ａの電圧を所望電圧ＶＤＤに向
って引き上げる。実施例では、ＶＤＤは５Ｖである。
【００２７】各ビット線３１ａ上のＤＡＴＡ信号はメモ
リセルアレイ３０のコラムへ入力される。ローセレクト
ユニット１５からのローセレクト線１９の１本に沿った
ローセレクト信号ＲＯＷによりＤＡＴＡを書込むローが
決定される。従来のＳＲＡＭ応用との類似点として、各
セル３２へのＲＯＷ油はメモリワード線と類似してい
る。
【００２８】各メモリセル３２は２値給電線、ＶＨ／Ｖ
Ｗ線３７から入力を受ける。第１の値、ＶＷ、はローの
メモリセル３２が書込まれる間に使用される。これらの
セル３２が新しい状態に達すると、代表的に５〜８Ｖの
高い電圧であるもう一つの値、ＶＨ、が変調素子２１の
アドレス電極２４ａおよび２４ｂの電圧を変化させて変
調素子を所望の方向に傾斜させるのに使用される。これ
らの電圧間でシフトを行うレベルシフター回路について
は図５に関して後記する。ＶＳＳ線３８は共通レベル、
本例では回路接地、に接続される。
【００２９】特にカンチレバービームやトーションビー
ムＳＬＭで使用する場合の本発明の利点は、変調素子２
１の作動に使用される第２の電圧値、ＶＨ、をその機械
的コンプライアンスに整合するように適応できることで
ある。ミラー素子２１を偏向させる閾値電圧を決定する
ことができ、ＶＨがその値に整合される。これにより、
独立電源で変調素子２１をさらにバイアスする必要性が
少くなる。最後に、二方向へ傾斜する変調素子２１に対
して、ミラー偏向電圧の両方の電圧極性を容易に得るこ
とができる。
【００３０】メモリセルアレイ３０が集積回路である場
合には、付加ＶＨ線３９に沿ってアレイ３０の各ローの
両端間にＶＨ給電が送られる。ＶＨ線３９の目的はＶＨ
給電をシリコン内のＮウェルへ供給することであり、そ
れによりＶＨ電圧値はあまり損失を生じることなく各メ
モリセル３２へ到達することができる。
【００３１】図３に示すように、実施例では、アレイ３
０両端間の各ＶＳＳ線３８およびＶＨ線３９は２行のメ
モリセル３２により共有される。これにより、スペース
および材料が経済的となる。
【００３２】前記したように、書込動作について説明を
行っているが、適切な論理回路を付加すれば読出しを行
うこともできる。例えば、出力線１１ａを絶縁スイッチ
３４の下のビット線３１ａに接続することができる。制
御およびタイミング論理を有する出力ユニット１１ｂが
これらの線１１ａ上のデータをいつ読み戻せるかを制御
する。
【００３３】図４にそのコラムに対する１個のメモリセ
ル３２だけでなく、アレイ３０の各コラムに付随する絶
縁スイッチ３４、プルアップトランジスタ３５を示す。
両回路のさまざまなトランジスタは“Ｍ＊”と呼ばれ、
＊はトランジスタ番号を示す。実施例では、各トランジ
スタは絶縁ゲートフィールド効果トランジスタである。
トランジスタＭ２、Ｍ３、Ｍ５、Ｍ７はｐチャネルトラ
ンジスタであり、トランジスタＭ４、Ｍ６、Ｍ８、Ｍ９
はｎチャネルトランジスタである。キャパシタＣ１およ
びＣ２は変調素子２１によりメモリセル３２へ示される
容量性負荷である。
【００３４】絶縁スイッチ３４は入力ユニット１１をメ
モリアレイ３０から遮断する２個のトランジスタＭ２お
よびＭ４により構成されている。信号、位相絶縁（ＩＳ
Ｏ）およびその反転（ＩＢＡＲ）、はスイッチ３４を活
性化し、反対極性の同期タイミングで印加される。トラ
ンジスタＭ２およびＭ４によりスイッチ３４を通過でき
る電圧振幅が最大とされる。
【００３５】プルアップトランジスタ３５はトランジス
タＭ３により構成され、そのドレーンは絶縁スイッチ３
４からＤＡＴＡビット線３１ａに接続されそのソースは
ＶＤＤに接続されている。前記したように、トランジス
タ３５は常に“オン”とされてコラムはＶＤＤに抵抗接
続される。
【００３６】メモリセル３２はアクセストランジスタＭ
９およびラッチ３２ａにより構成され、それはスタティ
ックランダムアクセスメモリ（ＳＲＡＭ）の基本であ
る。ロー内の全アクセストランジスタＭ９が異なるビッ
ト線３１ａからＤＡＴＡ信号を受信する。書込みを行う
特定メモリセル３２はロー信号を使用して適切なローセ
レクトトランジスタＭ９をオンとすることによりアクセ
スされる。
【００３７】実施例では、ラッチ３２ａは２つの安定状
態が可能な２個の交差結合インバータ、Ｍ５／Ｍ６およ
びＭ７／Ｍ８により構成されている。ノードＡおよびＢ
が変調素子２１の電極２４ａおよび２４ｂを表わす場合
には、状態１はノードＡハイおよびノードＢローであり
状態２はノードＡローおよびノードＢハイである。これ
らの状態はノードＡに妨害電圧が無い場合は安定してい
る。この妨害電圧はラッチ３２ａの内容を変えたい場合
にノードＡに生じる。２つの安定状態は変調素子２１へ
両信号極性を送出するのに望ましい。
【００３８】ＶＨ／ＶＷを電圧値間でシフトすることに
ついては前記した。メモリアレイ３０の回路を含むＳＬ
Ｍ回路は３つの電圧を使用する。一般的に、次の関係が
成立する。
【数１】 ＶＷ≦ＶＤＤ≦ＶＨ
【００３９】図５にＶＨ／ＶＷ線３７の電圧をメモリ
（ＶＷ）への書込みに使用する電圧値と変調素子２１
（ＶＨ）の作動に使用する電圧値間でシフトするレベル
シフター５０を示す。アレイ１０の各ローがレベルシフ
ター回路５０を有している。
【００４０】前記したように、アレイ１０の各ローはデ
コーダユニット５１を有し、それはローイネーブル信
号、ＲＯＷ ＥＮ、によりイネーブルされるとアドレス
データをデコードしてそのローへＲＯＷ ＳＥＬＥＣＴ
信号を与える。Ｒ／Ｗ信号だけでなくＲＯＷ ＳＥＬＥ
ＣＴ信号もＮＡＮＤ５２へ送出される。Ｒ／Ｗ信号はグ
ローバル信号であり、真であればその入力はＲＯＷ Ｓ
ＥＬＥＣＴの真入力と結合されてＮＡＮＤゲート５２に
ロー信号を出力させる。ＮＡＮＤゲート５２からのロー
出力によりパストランジスタ５５がオンとされ低いＶＤ
Ｄ ＷＲＩＴＥ電圧値がＶＨ／ＶＷ線３７に接続され
る。ＮＡＮＤゲート５２からのハイ出力により高いＶＤ
Ｄ ＨＯＬＤ電圧値がインバータ５３およびパストラン
ジスタ５４を介してＶＨ／ＶＷ線３７に接続される。こ
のようにして、各ローは書込中のみ低いＶＷ電圧を受電
し、その間に他の全てのローは高いＶＨ電圧を受電す
る。
【００４１】ＮＡＮＤゲート５２およびインバータ５３
は高い電圧源、ＶＤＤ ＨＯＬＤと電気的に接続されて
いる。パストランジスタ５４および５５は相補的に作動
するＰチャネルトランジスタである。
【００４２】他の実施例 特定実施例について本発明を説明してきたが、それは限
定的意味合いを有するものではない。同業者ならば別の
実施例や開示した実施例のさまざまな修正は自明のこと
と思われる。したがって、本発明の真の範囲内に入る修
正は全て特許請求の範囲に含まれるものとする。
【００４３】以上の説明に関して更に以下の項を開示す
る。 （１）． 電気的にアドレス可能なマイクロ機械素子の
空間光変調器アレイに使用するメモリ回路において、該
回路は空間光変調器の各素子がアドレス電極を介して少
くとも１つのメモリセルと連絡するスタティックメモリ
セルアレイと、前記各メモリセルアレイと連絡され前記
セルに書込みを行う少くとも第１の電圧値および前記空
間光変調器の前記素子を作動させる少くとも第２の電圧
値を供給する２値入力給雷拙と、前記入力給電線の電圧
をローごとに変化させるレベルシフターと、前記各メモ
リセルと連絡されローセレクト信号の状態に従って前記
メモリセルへデータを送出するアクセススイッチと、前
記各アクセルスイッチと連絡され前記メモリセルアレイ
の１列の全メモリセルに共通なデータビット線と、前記
各アクセススイッチと連絡されているローセレクト信号
線、により構成されるメモリ回路。
【００４４】（２）．第１項記載のメモリ回路におい
て、前記各メモリセルがラッチであるメモリ回路。
【００４５】（３）．第１項記載のメモリ回路におい
て、前記各メモリセルが１対の交差接続インバータであ
るメモリ回路。
【００４６】（４）．第１項記載のメモリ回路におい
て、前記メモリ回路は相補金属酸化物半導体（ＣＭＯ
Ｓ）製造手段により製造されるメモリ回路。
【００４７】（５）．第１項記載のメモリ回路におい
て、さらに変調素子の各コラムに付随し前記メモリセル
を前記空間光変調器の他の回路から絶縁する絶縁スイッ
チを具備するメモリ回路。
【００４８】（６）．第５項記載のメモリ回路におい
て、前記絶縁スイッチはそこへ入力する反対極性の信号
を発生するインバータと連絡されているメモリ回路。
【００４９】（７）．第１項記載のメモリ回路におい
て、さらに前記アクセススイッチのデータ入力ノードと
連絡され前記ビット線上の電圧を所望値へ向って引き上
げるプルアップトランジスタを具備するメモリ回路。
【００５０】（８）．第１項記載のメモリ回路におい
て、さらに、前記メモリセルアレイの各ローに１個づつ
の、複数個の前記レベルシフターを具備するメモリ回
路。
【００５１】（９）．第１項記載のメモリ回路におい
て、前記第１および第２の電圧は線を介して前記メモリ
セルアレイの各ローへ送出されるメモリ回路。
【００５２】（１０）．空間光変調器システムにおい
て、該システムは、各変調素子が電気的にアドレス可能
であって入射光線の変調方法を決定する空間光変調素子
アレイと、前記各変調素子がアドレス電極を介して少く
とも１個のメモリセルと連絡されているスタティックメ
モリセルアレイと、各変調素子のメモリセルと連絡され
てローセレクト信号の状態に従って前記メモリセルへデ
ータを送出するアクセススイッチと、前記各メモリセル
へ可変給電を提供する２値給電線と、前記給電線上の電
圧をローバイローベースで変えるレベルシフターと、前
記メモリセルへデータをロードする入力ローディング回
路、を具備する空間光変調器システム。
【００５３】（１１）．第１０項記載のシステムにおい
て、前記入力ローディング回路は、シフトレジスタ、並
列ラッチ、およびコラムドライバを有する空間光変調器
システム。
【００５４】（１２）．第１０項記載のシステムにおい
て、さらに前記メモリセルアレイからデータを読み出す
手段を具備する空間光変調器システム。
【００５５】（１３）．第１０項記載のシステムにおい
て、さらに前記メモリセルアレイの各ローに１個づつの
複数個の前記レベルシフターを具備する空間光変調器シ
ステム。 （１４）．第１０項記載のシステムにおいて、前記給電
線は線を介して前記メモリセルアレイの各ローへ配送さ
れる空間光変調器システム。
【００５６】（１５）．第１０項記載のシステムにおい
て、前記メモリセルは交差接続インバータにより構成さ
れる空間光変調器システム。
【００５７】（１６）．少くとも１個のメモリセルが各
変調素子を付随している変調素子アレイを有する空間光
変調器を作動させるのに使用するメモリセルアレイのア
ドレス方法において、該方法は、変調素子の状態を表わ
すデータ信号を前記メモリセルへ送出し、前記メモリセ
ルへ第１の電圧値を供給し、前記メモリセルが前記第１
の電圧値で給電されている間に前記メモリセルへ前記デ
ータ信号を書込み、前記メモリセルへ第２の電圧値を供
給し、前記メモリセルが前記第２の電圧値で給電される
間に前記変調素子を励起する、ステップからなるメモリ
セルアレイのアドレス方法。
【００５８】（１７）．第１６項記載の方法において、
さらに前記メモリセルの一行にローセレクト信号を送出
して前記メモリセルが前記データ信号を受信したかどう
かを決定するステップからなるメモリセルアレイのアド
レス方法。
【００５９】（１８）．第１６項記載の方法において、
さらに前記メモリセルアレイを前記空間光変調器の他の
電気回路から電気的に絶縁するステップからなるメモリ
セルアレイのアドレス方法。
【００６０】（１９）．第１６項記載の方法において、
さらにローセレクト信号により前記第１の電圧値の供給
および前記第２の電圧値の供給を制御するステップから
なるメモリセルアレイのアドレス方法。
【００６１】（２０）．第１６項記載の方法において、
さらに前記メモリセルの出力として前記第２の電圧値の
２つの極性を発生するステップからなるメモリセルアレ
イのアドレス方法。
【００６２】（２１）．電気的にアドレス可能なマイク
ロ機械変調素子アレイを有し、そのアドレス電極により
素子が入射光線にどのような影響を及ぼすかが決定され
る。空間光変調器に使用するメモリ回路、メモリ回路は
各変調素子のアドレス電極と連絡された少くとも１個の
スタティックメモリセルを有する。各メモリセルはその
各コラムのビット線を介してそのマイクロ機械動作を決
定するデータを受信する。ローセレクト信号によりデー
タがそのローへ書込まれるかどうかが決定される。２値
電圧娘から各メモリセルへ給電が行われ、一方の値はセ
ルへの書込みに使用され他方の値は変調素子の作動に使
用される。
【００６３】関連特許 下記の特許出願は本出願と関連があり、参照としてここ
に組み入れられている。米国特許第４，９５６，６１９
号、“空間光変調器”
【図面の簡単な説明】
【図１】空間光変調器の変調素子アレイおよびそのメモ
リローディング回路。
【図２】図１のＳＬＭアレイに使用される可動変調素子
を示し、Ａはトーションヒンジに支持されたミラーを示
す図、Ｂはミラーの運動を示す図。
【図３】図１のアレイのアドレス回路。
【図４】各コラムを付随する絶縁スイッチおよびプルア
ップトランジスタ、およびそのコラムの１個のメモリセ
ルを示す図。
【図５】各メモリセルへ電圧をシフトするレベルシフタ
ー回路。
【符号の説明】
１０ 空間光変調器 １１ メモリ回路 １２ シフトレジスタ １３ 並列ラッチ １４ コラムドライバ １５ ローセレクタ ２１ ピクセルエレメント ２２ ミラー ２３ａ トーションヒンジ ２３ｂ トーションヒンジ ２４ａ アドレス電極 ２４ｂ アドレス電極 ２６ａ ランディング電極 ２７ 電極 ３０ メモリセルアレイ ３２ メモリセル ３３ 書込バッファ ３４ 絶縁スイッチ ３５ プルアップトランジスタ ５０ レベルシフター ５１ デコーダユニット ５２ ＮＡＮＤゲート ５３ インバータ ５４ パストランジスタ ５５ パストランジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 電気的にアドレス可能なマイクロ機械素
    子の空間光変調器アレイに使用するメモリ回路におい
    て、該回路は空間光変調器の各素子がアドレス電極を介
    して少くとも１つのメモリセルと連絡するスタティック
    メモリセルアレイと、前記各メモリセルと連絡され前記
    セルに書込みを行う少くとも第１の電圧値および前記空
    間光変調器の前記素子を作動させる少くとも第２の電圧
    値を供給する２値入力給電線と、前記入力給電線の電圧
    をローごとに変化させるレベルシフターと、前記各メモ
    リセルと連絡されローセレクト信号の状態に従って前記
    メモリセルへデータを送出するアクセススイッチと、前
    記各アクセススイッチと連絡され前記メモリセルアレイ
    の１列の全メモリセルに共通なデータビット線と、前記
    各アクセススイッチと連絡されているローセレクト信号
    線、により構成されるメモリ回路。
  2. 【請求項２】 少くとも１個のメモリセルが各変調素子
    に付随している変調素子アレイを有する空間光変調器の
    作動に使用するメモリセルアレイのアドレス方法におい
    て、該方法は変調素子の状態を表わすデータ信号を前記
    メモリセルへ送出し、前記メモリセルへ第１の電圧値を
    与え、前記メモリセルが前記第１の電圧値により給電さ
    れる間に前記メモリセルへ前記データ信号を書込み、前
    記メモリセルへ第２の電圧値を供給し、前記メモリセル
    が前記第２の電圧値で給電されている間に前記変調素子
    を励起する、ステップからなるメモリセルアレイのアド
    レス方法。
JP5029568A 1991-12-31 1993-01-04 空間光変調器アレイ用メモリ回路、空間光変調器システムおよびメモリセルアレイアドレス方法 Pending JPH06124341A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US815441 1991-12-31
US07/815,441 US5285407A (en) 1991-12-31 1991-12-31 Memory circuit for spatial light modulator

Publications (1)

Publication Number Publication Date
JPH06124341A true JPH06124341A (ja) 1994-05-06

Family

ID=25217793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5029568A Pending JPH06124341A (ja) 1991-12-31 1993-01-04 空間光変調器アレイ用メモリ回路、空間光変調器システムおよびメモリセルアレイアドレス方法

Country Status (7)

Country Link
US (1) US5285407A (ja)
EP (1) EP0550887B1 (ja)
JP (1) JPH06124341A (ja)
KR (1) KR100284017B1 (ja)
CA (1) CA2086464A1 (ja)
DE (1) DE69212586T2 (ja)
TW (1) TW221536B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286332A (ja) * 2004-03-26 2005-10-13 Agilent Technol Inc 高アスペクト比空間光変調器のための角度を伴うストロボライン
US7304782B2 (en) 2004-03-24 2007-12-04 Fujifilm Corporation Driving method of spatial light modulator array, spatial light modulator array, and image forming apparatus
US7446928B2 (en) 2006-01-23 2008-11-04 Fujifilm Corporation Micro-electro-mechanical systems element array device and image forming apparatus
JP2015055768A (ja) * 2013-09-12 2015-03-23 株式会社豊田中央研究所 静電容量型アクチュエータアレイの駆動回路

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219015B1 (en) 1992-04-28 2001-04-17 The Board Of Directors Of The Leland Stanford, Junior University Method and apparatus for using an array of grating light valves to produce multicolor optical images
US5461411A (en) * 1993-03-29 1995-10-24 Texas Instruments Incorporated Process and architecture for digital micromirror printer
US5680156A (en) * 1994-11-02 1997-10-21 Texas Instruments Incorporated Memory architecture for reformatting and storing display data in standard TV and HDTV systems
EP0709822A3 (en) * 1994-10-31 1996-07-31 Texas Instruments Inc Improvements in or in connection with a data formatting device and frame memories
US5687130A (en) * 1994-11-30 1997-11-11 Texas Instruments Incorporated Memory cell with single bit line read back
US5670977A (en) * 1995-02-16 1997-09-23 Texas Instruments Incorporated Spatial light modulator having single bit-line dual-latch memory cells
JP3209877B2 (ja) * 1995-03-31 2001-09-17 アルプス電気株式会社 光学読み取り装置
US5841579A (en) 1995-06-07 1998-11-24 Silicon Light Machines Flat diffraction grating light valve
US6046840A (en) * 1995-06-19 2000-04-04 Reflectivity, Inc. Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
US5602785A (en) * 1995-12-13 1997-02-11 Micron Technology, Inc. P-channel sense amplifier pull-up circuit with a timed pulse for use in DRAM memories having non-bootstrapped word lines
US5793383A (en) * 1996-05-31 1998-08-11 Townsend And Townsend And Crew Llp Shared bootstrap circuit
US6115083A (en) * 1996-11-08 2000-09-05 Texas Instruments Incorporated Load/reset sequence controller for spatial light modulator
US5982553A (en) 1997-03-20 1999-11-09 Silicon Light Machines Display device incorporating one-dimensional grating light-valve array
US6480177B2 (en) 1997-06-04 2002-11-12 Texas Instruments Incorporated Blocked stepped address voltage for micromechanical devices
US6088102A (en) 1997-10-31 2000-07-11 Silicon Light Machines Display apparatus including grating light-valve array and interferometric optical system
US6271808B1 (en) 1998-06-05 2001-08-07 Silicon Light Machines Stereo head mounted display using a single display device
US6101036A (en) 1998-06-23 2000-08-08 Silicon Light Machines Embossed diffraction grating alone and in combination with changeable image display
US6130770A (en) 1998-06-23 2000-10-10 Silicon Light Machines Electron gun activated grating light valve
US6215579B1 (en) 1998-06-24 2001-04-10 Silicon Light Machines Method and apparatus for modulating an incident light beam for forming a two-dimensional image
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US7099065B2 (en) * 2000-08-03 2006-08-29 Reflectivity, Inc. Micromirrors with OFF-angle electrodes and stops
JP4132654B2 (ja) 2000-12-18 2008-08-13 株式会社ルネサステクノロジ 表示制御装置および携帯用電子機器
US6906850B2 (en) * 2000-12-28 2005-06-14 Texas Instruments Incorporated Capacitively coupled micromirror
US6788981B2 (en) * 2001-02-07 2004-09-07 Movaz Networks, Inc. Multiplexed analog control system for electrostatic actuator array
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
JP2003121732A (ja) * 2001-10-18 2003-04-23 Minolta Co Ltd デジタルカメラ
US7158180B2 (en) * 2001-12-31 2007-01-02 Texas Instruments Incorporated System and method for varying exposure time for different parts of a field of view while acquiring an image
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US7057795B2 (en) * 2002-08-20 2006-06-06 Silicon Light Machines Corporation Micro-structures with individually addressable ribbon pairs
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US7129925B2 (en) * 2003-04-24 2006-10-31 Hewlett-Packard Development Company, L.P. Dynamic self-refresh display memory
US7948505B2 (en) 2003-11-01 2011-05-24 Silicon Quest Kabushiki-Kaisha Method for reducing temporal artifacts in digital video systems
US8081371B2 (en) * 2003-11-01 2011-12-20 Silicon Quest Kabushiki-Kaisha Spatial light modulator and display apparatus
US20090207325A1 (en) * 2003-11-01 2009-08-20 Naoya Sugimoto Algorithm for SLM of single hinge type
US20080074562A1 (en) * 2003-11-01 2008-03-27 Taro Endo Display system comprising a mirror device with oscillation state
US7733558B2 (en) * 2003-11-01 2010-06-08 Silicon Quest Kabushiki-Kaisha Display device with an addressable movable electrode
US8179591B2 (en) * 2003-11-01 2012-05-15 Silicon Quest Kabushiki-Kaisha Spatial light modulator and mirror array device
US20090207324A1 (en) * 2003-11-01 2009-08-20 Naoya Sugimoto Circuit for SLM's pixel
US20090195858A1 (en) * 2003-11-01 2009-08-06 Naoya Sugimoto Changing an electrode function
US8432341B2 (en) * 2003-11-01 2013-04-30 Silicon Quest Kabushiki-Kaisha Color sequence control for video display apparatus
US20100079685A1 (en) * 2003-11-01 2010-04-01 Taro Endo Spatial light modulator performing a gamma correction
US7916381B2 (en) 2003-11-01 2011-03-29 Silicon Quest Kabushiki-Kaisha Spatial light modulator including drive lines
US8154474B2 (en) * 2003-11-01 2012-04-10 Silicon Quest Kabushiki Kaisha Driving method of memory access
US7969640B2 (en) * 2003-11-01 2011-06-28 Silicon Quest Kabushiki-Kaisha Color display system
US8228595B2 (en) * 2003-11-01 2012-07-24 Silicon Quest Kabushiki-Kaisha Sequence and timing control of writing and rewriting pixel memories with substantially lower data rate
US20090180038A1 (en) * 2003-11-01 2009-07-16 Naoya Sugimoto Mirror control within time slot for SLM
US20090207164A1 (en) * 2003-11-01 2009-08-20 Naoya Sugimoto Mirror control within time slot for SLM
US7969395B2 (en) 2003-11-01 2011-06-28 Silicon Quest Kabushiki-Kaisha Spatial light modulator and mirror device
US7973994B2 (en) * 2003-11-01 2011-07-05 Silicon Quest Kabushiki-Kaisha Spatial light modulator
US7957050B2 (en) 2003-11-01 2011-06-07 Silicon Quest Kabushiki-Kaisha Mirror device comprising layered electrode
US8061854B2 (en) * 2003-11-01 2011-11-22 Silicon Quest Kabushiki-Kaisha Projection display system with varying light source
US20050128559A1 (en) * 2003-12-15 2005-06-16 Nishimura Ken A. Spatial light modulator and method for performing dynamic photolithography
US7295363B2 (en) 2005-04-08 2007-11-13 Texas Instruments Incorporated Optical coating on light transmissive substrates of micromirror devices
US7826128B2 (en) * 2005-05-23 2010-11-02 Silicon Quest Kabushiki-Kaisha Projection display system with varying light source
US7728712B2 (en) * 2006-03-21 2010-06-01 Onestop Media Group Digital communication system with security features
US7649673B2 (en) * 2007-02-26 2010-01-19 Silicon Quest Kabushiki-Kaisha Micromirror device with a single address electrode
US20080231936A1 (en) * 2007-03-02 2008-09-25 Taro Endo Display system comprising a mirror device with micromirrors controlled to operate in intermediate oscillating state
US20090179837A1 (en) * 2007-03-02 2009-07-16 Taro Endo Display system comprising a mirror device with micromirrors controlled to operate in intermediate oscillating state
US20090128464A1 (en) * 2007-11-16 2009-05-21 Naoya Sugimoto Mirror array device
US20090128462A1 (en) * 2007-11-16 2009-05-21 Naoya Sugimoto Spatial light modulator and mirror device
US7876492B2 (en) * 2007-11-16 2011-01-25 Silicon Quest Kabushiki-Kaisha Spatial light modulator and mirror array device
US20090128887A1 (en) * 2007-11-16 2009-05-21 Naoya Sugimoto Spatial light modulator and mirror array device
US7848005B2 (en) * 2007-11-16 2010-12-07 Silicon Quest Kabushiki-Kaisha Spatial light modulator implemented with a mirror array device
US20090147154A1 (en) * 2007-12-06 2009-06-11 Kazuma Arai Color display system
US20090147033A1 (en) * 2007-12-06 2009-06-11 Kazuma Arai Color display system
TWI404024B (zh) * 2008-06-30 2013-08-01 Innolux Corp 畫素組、平面顯示面板及平面顯示裝置的驅動方法
US20120049041A1 (en) * 2010-09-01 2012-03-01 International Business Machines Corporation Switched rail circuitry and modified cell structure and method of manufacture and use
KR20130033805A (ko) * 2011-09-27 2013-04-04 삼성디스플레이 주식회사 표시장치
US9401200B1 (en) 2014-12-22 2016-07-26 Altera Corporation Memory cells with p-type diffusion read-only port
CN108198537B (zh) * 2018-01-03 2020-11-27 京东方科技集团股份有限公司 一种像素内存储单元、像素阵列及显示装置
US10778945B1 (en) * 2019-02-28 2020-09-15 Texas Instruments Incorporated Spatial light modulator with embedded pattern generation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916195A (ja) * 1982-07-19 1984-01-27 Toshiba Corp 半導体記憶装置
US4680579A (en) * 1983-09-08 1987-07-14 Texas Instruments Incorporated Optical system for projection display using spatial light modulator device
KR930008309B1 (ko) * 1984-02-15 1993-08-27 가부시기가이샤 다이 신꾸우 정전식 표시장치의 표시제어장치
KR850006095A (ko) * 1984-02-17 1985-09-28 고죠오 이꾸오 정전식 표시장치의 표시정보 교환장치
US4642798A (en) * 1985-10-01 1987-02-10 Intel Corporation CMOS E2 PROM decoding circuit
US4896297A (en) * 1987-10-23 1990-01-23 Mitsubishi Denki Kabushiki Kaisha Circuit for generating a boosted signal for a word line
US4956619A (en) * 1988-02-19 1990-09-11 Texas Instruments Incorporated Spatial light modulator
JP2588936B2 (ja) * 1988-07-04 1997-03-12 沖電気工業株式会社 半導体記憶装置
JPH0271499A (ja) * 1988-09-06 1990-03-12 Hitachi Ltd 半導体記憶装置
JPH0713880B2 (ja) * 1988-11-21 1995-02-15 株式会社東芝 不揮発性半導体メモリ
EP0635986B1 (en) * 1989-02-27 2000-05-10 Texas Instruments Incorporated Apparatus and method for digitized video system
US5018256A (en) * 1990-06-29 1991-05-28 Texas Instruments Incorporated Architecture and process for integrating DMD with control circuit substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304782B2 (en) 2004-03-24 2007-12-04 Fujifilm Corporation Driving method of spatial light modulator array, spatial light modulator array, and image forming apparatus
JP2005286332A (ja) * 2004-03-26 2005-10-13 Agilent Technol Inc 高アスペクト比空間光変調器のための角度を伴うストロボライン
US7446928B2 (en) 2006-01-23 2008-11-04 Fujifilm Corporation Micro-electro-mechanical systems element array device and image forming apparatus
JP2015055768A (ja) * 2013-09-12 2015-03-23 株式会社豊田中央研究所 静電容量型アクチュエータアレイの駆動回路

Also Published As

Publication number Publication date
EP0550887B1 (en) 1996-07-31
KR100284017B1 (ko) 2001-03-02
CA2086464A1 (en) 1993-07-01
DE69212586T2 (de) 1997-01-30
US5285407A (en) 1994-02-08
DE69212586D1 (de) 1996-09-05
TW221536B (ja) 1994-03-01
EP0550887A1 (en) 1993-07-14
KR930013839A (ko) 1993-07-22

Similar Documents

Publication Publication Date Title
JPH06124341A (ja) 空間光変調器アレイ用メモリ回路、空間光変調器システムおよびメモリセルアレイアドレス方法
US5682174A (en) Memory cell array for digital spatial light modulator
EP2037440B1 (en) Dynamic self-refresh display memory
US5612713A (en) Digital micro-mirror device with block data loading
JP2892887B2 (ja) 強誘電体コンデンサの非破壊的読取
US5581272A (en) Signal generator for controlling a spatial light modulator
KR920011002B1 (ko) 속기 기능을 지닌 반도체 메모리 장치
JP2000028983A (ja) 液晶を駆動する方法
KR20000031586A (ko) 온-칩 테스트 회로를 구비한 강유전체 메모리 장치
JP2004220740A (ja) 強誘電体記憶装置
US5508960A (en) Read/write memory with selective row write capability
KR19990083615A (ko) 워드라인제어회로
TW201145252A (en) Display device
US5670977A (en) Spatial light modulator having single bit-line dual-latch memory cells
US6175535B1 (en) Cycle control circuit for extending a cycle period of a dynamic memory device subarray
EP0454162B1 (en) Semiconductor memory device
JP3568876B2 (ja) 集積メモリおよびメモリに対する作動方法
KR100426997B1 (ko) 단일비트라인리드백구조를갖는메모리셀
JP2004220716A (ja) 強誘電体記憶装置
JP3441154B2 (ja) 半導体記憶装置
JP2000090667A (ja) 集積化半導体メモリ
KR960013840B1 (ko) 반도체 메모리 장치
JP2002015564A (ja) メモリセルの読み出しアクセスを制御する方法およびダイナミックランダムアクセスメモリデバイス
KR100361866B1 (ko) 반도체 메모리 소자의 워드라인 구동방법
KR100524904B1 (ko) 그래픽램및그래픽램을내장한액정표시장치드라이버