JPH06121316A - ビデオ入力切替方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明は複数のビデオ入力信号から一つを時分
割で選択して出力する切替手段と切替手段から出力され
たビデオ信号をディジタル信号へ変換する変換手段及び
変換手段の出力が書き込まれるメモリ及び該メモリの読
み出し出力を表示する表示装置へ出力する表示システム
におけるビデオ入力切替方式に関し，複数のビデオ信号
の入力切替えにおいてコマ落ちが最も少なくすることを
目的とする。 【構成】複数のビデオ入力信号の同期タイミングを同期
タイミング検出手段により検出し，複数のビデオ入力信
号を一巡すると想定される各切替パターンについて，各
ビデオ入力信号の切替毎に同期安定時間を付加して切替
時間を算出する。その中で最短の切替時間をもつパター
ンを選択し，セレクタに対し切替指示信号を供給し，取
り込み制御手段に対し取り込み動作のタイミング制御信
号を供給するよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のビデオ入力信号を
時分割で入力して表示装置に動画表示するためのビデオ
入力切替方式に関する。

【０００２】近年，複数のビデオ入力信号を受け取っ
て，選択した複数の動画を同時に表示装置に表示する技
術が，各種業務の管理や監視等において利用されてい
る。複数のビデオ入力信号は，それぞれ独自の同期信号
により動作しており，複数の入力信号を時分割で切替え
る場合，最も短い時間で一巡することが望まれている。

【０００３】

【従来の技術】ビデオ入力信号を画像データに変換し，
ビデオ信号と走査方式やタイミングの異なるコンピュー
タ装置のＣＲＴディスプレイ上に変換されたデータを用
いて動画表示を行う技術は従来から行われている。その
ような装置において，少々コマ落ちしても複数のチャネ
ルの映像を同時に同画面上に動画表示させたいという要
望がある。

【０００４】図１０は従来の複数のビデオ信号を表示す
るシステムの説明図である。複数のテレビカメラ等から
のビデオ信号（ＮＴＳＣ方式やＰＡＬ方式等）源９０か
らの信号はアナログスイッチで形成されるセレクタ９１
に入力すると，選択信号により時分割で切替えられる。
選択された一つのビデオ信号は，変換回路９２において
Ａ・Ｄ変換等の信号変換を行った上で，ディジタル化さ
れたビデオ信号がメモリ９３に格納される。メモリ９３
のビデオ信号は読み出されて表示装置９４に表示され
る。

【０００５】図１１は表示装置９４に表示されるさせる
ビデオ信号の表示例である。Ａ．の例はセレクタ９１に
おいてビデオ信号を一つ選択した例であるが，複数のビ
デオ信号を同時に表示させる例をＢ．に示す。この例に
よれば４つのビデオ信号（チャネルａ〜ｄ）を同時に動
画表示して監視等を行うことができる。

【０００６】複数のビデオ信号からの切替えにより信号
を選択する場合，各ビデオ信号は，それぞれ独立したビ
デオ装置（ＴＶカメラ等）であるため，互いに同期がと
れていないため，セレクタ９１においてビデオ信号を切
替えても，変換回路９２ではビデオ信号が確定してから
制御信号が同期するまでに多少の時間を必要とし，回路
方式により異なるが，ビデオ信号の水平同期に数水平周
期，垂直同期のために数垂直周期の時間がかかる。その
安定動作時間の後に切替えにより入力したビデオ信号に
ついて１画面（１垂直同期の期間内のビデオ信号）につ
いて信号変換をしてメモリ９３に格納する。

【０００７】複数のビデオ信号を選択する場合の従来の
切替方式として一般に使用される方式は，単純切替方式
である。この方式は，例えば，４つのビデオ信号ａ〜ｄ
が入力する場合，予め選択する順序をａ，ｂ，ｃ，ｄと
決めておいて，１垂直同期期間の信号が取込んだ後，決
められた次のビデオ信号を選択する動作を繰り返す。

【０００８】他の方法は，先着判定を行う方式である。
この方式は，現在入力しているビデオ信号の取り込みが
終了すると，次に到着する残りの複数のビデオ信号の中
で最も速く同期信号が到着するビデオ信号を判定して選
択を行うものである。この方式は，選択動作を行う毎に
入力するビデオ信号の中から最も速く到着する次のビデ
オ信号を判定するための複雑な構成が必要である。

【０００９】図１２は従来の方式によるビデオ信号の２
つのケースにおける切替の例を示す。ケース１は，４つ
のビデオ信号ａ〜ｄの垂直同期信号が図に示すような位
相関係で入力した時，の単純切替方式によりａ，ｂ，
ｃ，ｄの順に切替えた場合は３．３３コマ／秒の速度で
切替えられるのに対し，の先着判定方式により切替え
た場合は４．３コマ／秒の速度で切替えられており，こ
の場合先着判定方式の方が効率的である。

【００１０】次に図１２のケース２では，４つのビデオ
信号ａ〜ｄの垂直同期信号は，ケース１と位相関係が異
なる。このケース２では，の単純切替方式によると，
４．３コマ／秒の速度で切替えが行われるのに対し，
の先着判定方式では，３．８コマ／秒と単純切替方式よ
り遅くなる。なお，このコマ数／秒の数値は，より大き
な数値の方が動画の動きがスムーズに見せることができ
る。

【００１１】

【発明が解決しようとする課題】従来の単純切替方式で
は，前記の同期安定までの時間等が累積してコマ落ちが
ひどくなるという問題がある。また，先着判定切替方式
では，常に次に先着する信号を判定するために高速で複
雑な回路と制御を行う必要があるという問題がある。

【００１２】さらに，従来の単純切替方式と先着判定方
式の何れも，上記図１２に示すように複数の入力ビデオ
信号の相互の位相関係に応じて切替え速度が変化し，何
れか一方の方が優れているとは言えなかった。さらに図
１２のケース１，ケース２の何れにも該当しないランダ
ムな位相関係を持つ場合には，従来の方式では効率良く
切替えることが困難であった。

【００１３】本発明はコマ落ちが最も少なくなるように
入力切替を行うことができるビデオ入力切替方式を提供
することを目的とする。

【００１４】

【課題を解決するための手段】図１は本発明の原理構成
図である。図１において，１は複数のビデオ入力信号，
２は複数のビデオ入力信号の同期タイミングを測定する
同期タイミング検出手段，３は制御部，４は複数のビデ
オ入力信号から時分割で一つを出力する切替手段，５は
ビデオ入力信号をディジタル化する変換手段，６は変換
手段５の出力を格納するメモリ，７はビデオ入力信号の
変換手段５への取り込みとメモリ６へ格納のタイミング
を制御する取り込み制御手段，８は表示手段である。

【００１５】本発明は複数のビデオ入力信号のタイミン
グを検出して，各同期信号間の位相関係を得て，複数の
ビデオ入力信号の切替パターンについて一巡するための
計算を行って，その中から最適のパターンを識別する。
識別したパターンによる切替え制御及びビデオ信号の取
り込み制御を行うものである。

【００１６】

【作用】図１において，複数のビデオ入力信号１の同期
タイミングを同期タイミング検出手段２において検出す
る。制御部３のパターン別切替時間計算手段３ａにおい
て，全ビデオ入力信号を一巡する切替えパターンとして
想定される各パターン別に，１画面の取り込み時間とチ
ャネル切替時間と同期安定時間を加えてそれぞれの一巡
に要する時間を算出する。次に識別手段３ｂにより最も
早い一巡時間を持つパターンを識別する。識別されたパ
ターンの各ビデオ入力信号の切替時間は各切替のタイミ
ングで切替手段４に供給され，取り込み時間（安定時間
を考慮）は取り込み制御手段７へ供給される。これによ
り変換手段５及びメモリ６の動作は，取り込み制御手段
によりタイミング制御される。メモリ６に格納された複
数のビデオ信号は，表示手段８へ出力されて複数の信号
が同時に表示される。

【００１７】

【実施例】図２は本発明の実施例の構成図である。この
実施例はビデオ入力信号がチャネルａ（Ｃｈａ）〜チャ
ネルｄ（Ｃｈｄ）の４つが入力される例である。

【００１８】図中，２０ａ〜２０ｄは各ビデオ入力信号
の同期抽出回路，２１は同期タイミング測定回路，２２
はセレクタ，２３はチャネル切替用のデータを設定する
レジスタ，２４はアナログ信号をディジタル信号に変換
するビデオ信号デコーダ，２５はビデオメモリ，２６は
ビデオ信号デコーダ２４及びビデオメモリ２５における
取り込み動作のタイミング制御を行うビデオメモリタイ
ミングコントローラ，２７はＤ／Ａ変換回路，２８はＣ
ＲＴディスプレイ，２９はファームウェアにより後述す
る図３の処理を行うプロセッサ，３０はＲＡＭ，３１は
ファームウェアを格納するＲＯＭ，３２はバス（アドレ
スバス，データバス及び制御バス）である。

【００１９】図３は実施例の処理フローである。以下，
この図３の各処理で実行する内容を関係する構成を参照
しながら説明する。最初に同期抽出回路２０ａ〜２０ｄ
及び周期タイミング測定回路２１により各チャネルの同
期パルスのタイミング（各同期パルスの時間位置）を検
出する（図３のＳ１）。すなわち，図２の同期抽出回路
２０ａ〜２０ｄ及び同期タイミング測定回路２１及びプ
ロセッサ２９の制御により各ビデオ入力信号の同期タイ
ミングの測定が行われるが，この詳細な構成を図４によ
り説明する。

【００２０】図４は同期タイミング測定の具体的な構成
図である。図４において２０ａ〜２０ｄ（図２と同じ）
はフリップフロップ回路で構成された同期抽出回路であ
り，それぞれビデオ入力信号Ｃｈａ〜Ｃｈｄの同期パル
ス（垂直同期パルス）がデータ端子（Ｄで表示）に入力
され，同期パルスの周期より高速のクロック信号がロー
ド端子（Ｌで表示）に入力される。従って，同期抽出回
路２０ａ〜２０ｄは，それぞれ同期パルスが入力（この
例ではハイレベル）すると，クロック信号に同期して直
ちにロードされて出力信号（ハイレベル）を発生する。

【００２１】一方，クロック信号は分周回路（１／ｍで
表示）２１０で周波数がｍ分の１に分周されてカウンタ
２１１に供給されてカウントされる。このカウンタ２１
１は少なくとも１垂直同期期間（ほぼ１／６０秒）のク
ロックをカウントできる桁数を持つ。カウント出力は，
各カウントレジスタ２１２ａ〜２１２ｄのデータ入力
（Ｄ）に供給される。各カウントレジスタ２１２ａ〜２
１２ｄは，複数個のフリップフロップ回路により構成さ
れたレジスタであり，それぞれ対応する同期抽出回路２
０ａ〜２０ｄから同期パルスの発生に応じた出力信号が
ロード端子（Ｌ）に入力すると，その時のカウンタ２１
１の複数ビットからなるカウント値をラッチする。

【００２２】一方，複数のフリップフロップ回路で構成
するフラグレジスタ２１３は測定を開始する時，プロセ
ッサ２９から発生するフラグレジスタクリア信号（Ｆ
ｃ）によりリセットされ，その後同期抽出回路２０ａ〜
２０ｄが同期パルスを抽出して出力を発生すると，フラ
グレジスタ２１３の各フラグが“１”に設定されて，同
期パルスが入力したことを表示する。このフラグレジス
タ２１３は，プロセッサ２９からの制御信号であるフラ
グレジスタリード（ＦＲ）信号が発生すると，アウトプ
ットイネーブル端子（ＯＥ）が駆動されて，各フラグの
信号がバス３２に出力される。プロセッサ２９はバス３
２から各フラグの状態を検出して，４つのビデオ入力信
号に対応するフラグが全て“１”であると，全てのチャ
ネルの同期パルスについての測定が終了したことを認識
できる。

【００２３】これにより，プロセッサ２９は各カウント
レジスタ２１２ａ〜２１２ｄのカウント値を取り出すた
め，制御信号であるカウントレジスタリード信号Ｒａを
出力すると，カウントレジスタ２１２ａの端子ＯＥが駆
動されて保持しているカウント値（Ｔａとする）がバス
３２上に出力され，プロセッサ２９へ入力する。以下，
同様に各カウントレジスタ２１２ｂ〜２１２ｄのカウン
ト値がそれぞれのカウントレジスタリード信号Ｒｂ〜Ｒ
ｄが順次発生すると，各カウント値（それぞれ，Ｔｂ，
Ｔｃ，Ｔｄとする）がプロセッサ２９に供給され，これ
らの値はプロセッサ２９によりＲＡＭ３０（図２）に格
納される。なお，これらのカウント値は，カウンタ２１
１の計数値を基準とした各ビデオ入力信号の同期パルス
の時間位置を表す。

【００２４】このように各チャネルの同期パルスのタイ
ミングを検出すると，次に図３のＳ２において，相互の
時間関係，先着順から，複数の切替パターンについて，
一巡の切替時間を算出する。

【００２５】次に，入力チャネル切替パターンの決定方
法を図５を用いて説明する。入力チャネル切替パターン
は，切替がサイクリックに行われるため，次の組み合わ
せがある。

【００２６】（チャネル数−１）！ この図２に示す実施例の場合，４チャネルであるから
（４−１）！＝６通りとなり，図５のＡ．に各ケースの
切替パターンを示す。

【００２７】切替前後の各同期パルスの間隔は，各チャ
ネルのカウントレジスタ２１２ａ〜２１２ｄから読み取
った値Ｔａ〜Ｔｄの差分をとることにより算出すること
ができる。例えば，チャネルａ（Ｃｈａ）からチャネル
ｂ（Ｃｈｂ）への切替え前後の同期パルスの間隔は，
（Ｔａ−Ｔｂ）の減算により求められる。

【００２８】図５のＡ．の各ケースの中で発生するチャ
ネル間切替えの組み合わせの数は，｛（チャネル数）×
（チャネル数−１）｝の式により，４×３＝１２通りあ
り，図５のＢ．に(1) 〜(12)で示すような組み合わせで
ある。これらの, 各切替え時の同期パルス間隔を各カウ
ント値Ｔａ〜Ｔｄを用いて得ることができる。

【００２９】一方，ビデオ信号を切替える時に問題とな
るのは，従来例の説明で述べたように各チャネルの信号
は互いに非同期なので，ビデオ信号を取り込む回路（図
２のビデオ信号デコーダ２４）を切替える毎に，入力信
号に同期を合わせ直し回路の安定化を図る必要があるこ
とである。この回路の安定化に要する時間は回路の構
成，特性により固定とみなすことができる。以下，回路
安定化時間をＴｃとする。

【００３０】そこで，図５のＢ．に示す組み合わせにお
ける，同期パルスの間隔が，安定化時間（Ｔｃ）より短
い場合は，同期パルスの間隔時間をそのまま切替時間の
間隔とすることができないので，各組み合わせについて
チェックを行う。

【００３１】すなわち，図５のＢ．に示す各チャネルの
切替えの組み合わせ毎に， 切替え前後の各同期パルス間の時間は回路安定化時間
Ｔｃに納まるかを判定する。

【００３２】上記の判定で納まる場合は，算出した
同期パルス間の時間を切替え時間とする。 上記の判定で納まらない場合は，切替え後の信号の
取り込みは，次の同期パルス以降になるため，上記算出
した同期パルス間の時間に１垂直時間を加算した値を，
切替え時間とする。

【００３３】図５のＣ．は，チャネルａからチャネルｂ
への切替えを例として上記の場合の切替え時間を示
し，Ｄ．は上記の場合の切替時間を示す。このよう
に，図５のＢ．に示す各組み合わせにおける切替え時間
が求められると，図５のＡ．に示す６つのケースにおけ
る１サイクルの所要時間を同図のＥ．に示すように算出
する。なお，Ｅ．において，「ａｂ時間」は，チャネル
ａからチャネルｂへの切替時間を表し，他も同様であ
る。

【００３４】このように，各ケースにおける１サイクル
の所要時間が求められると，図３の処理フローにおい
て，各ケースの１サイクルの所要時間の中から最も短い
時間のパターンを選択する（図３のＳ３）。次にこの選
択された切替パターンに従って，チャネル切替用のレジ
スタ（図２の２３）に選択コードを書き込んで切替えを
実行する。また，同時に次に来る同期パルスにより，取
り込み制御を行うビデオメモリタイミングコントローラ
（図２の２６）のレジスタにパラメータを設定する（図
３のＳ４）。

【００３５】ビデオメモリタイミングコントローラ（図
２の２６）の具体的な構成例を図６に示す。図中，３２
は図２のバス内のデータバス，２６０〜２６３はそれぞ
れ水平開始位置，水平終了位置，垂直開始位置，垂直終
了位置の各パラメータが入力されるレジスタ，２６０ａ
〜２６３ａは各レジスタ２６０〜２６３の内容を同期し
てラッチする内部ラッチ回路，２６４は水平カウンタ，
２６５，２６７は比較回路，２６６は垂直カウンタ，２
６８，２６９はそれぞれビデオメモリの下位アドレスと
上位アドレスを出力するバッファである。

【００３６】動作を説明すると，プロセッサ（図２の２
９）が選択コードをチャネル切替用のレジスタ（図２の
２３）を設定して更に，バス３２を介して図６の各レジ
スタ２６０〜２６３にそれぞれ水平開始位置，水平終了
位置，垂直開始位置，垂直終了位置を設定する。これら
の各位置は図６の右下に示すように，切替えにより入力
するチャネル（Ｃｈａとする）のビデオ信号をビデオメ
モリ２５内のどの番地に格納するのかを指定し，は水
平開始位置，は水平終了位置，は垂直開始位置，
は垂直終了位置を表す。この例では，ビデオメモリ２５
が４つのブロックに分割され，各チャネルａ〜ｄのビデ
オ信号はプロセッサ２９により指定されたブロックの位
置に格納されるようアドレスが指定される。

【００３７】各レジスタ２６０〜２６３に設定された値
は，次の同期パルス（選択したビデオ入力信号の同期パ
ルス）が発生すると，それぞれ内部ラッチ回路２６０ａ
〜２６３ａにラッチされ，内部ラッチ回路２６０ａ，２
６２ａの出力は，比較回路２６５，２６７の各出力によ
りそれぞれ水平カウンタ２６４及び垂直カウンタ２６６
に初期値としてプリセットされる。それぞれの値はバッ
ファ２６８，２６９にクロック毎に設定され，各出力は
ビデオメモリ２５の下位及び上位アドレスとして供給さ
れる。

【００３８】この後，ビデオ信号がビデオメモリ２５に
順次入力すると，クロックを計数する水平カウンタ２６
４からビデオメモリ２５の下位アドレスを発生し，垂直
カウンタ２６６はクロック信号により垂直位置を計数
（水平走査毎に＋１のカウント）して上位アドレスを発
生する。水平カウンタ２６４の出力は内部ラッチ回路２
６１ａから出力する水平出力位置と比較回路２６５で比
較され，一致すると水平カウンタ２６４には，再び内部
ラッチ２６０ａに設定された値がプリセットされカウン
ト動作を行い，この動作は垂直カウンタ２６６が垂直終
了位置に達するまで繰り返される。

【００３９】図２のビデオメモリ２５に複数のビデオ信
号がそれぞれ指定された位置のアドレスに格納される
と，並行して読み出しが行われ，Ｄ／Ａ変換回路２７で
アナログ信号に変換されてＣＲＴディスプレイ２８に同
時に複数のビデオ信号が表示される。

【００４０】図７は入力切替パターンに従った切替の動
作タイミングである。図７の場合，チャネルａが選択さ
れている状態の次にチャネルｂに切替えられ，その後に
チャネルｃへ切替えられる例であり，図２及び図６を参
照しながら説明する。

【００４１】図２のレジスタ２３にプロセッサ２９から
チャネルｂを表すコードが設定されていると，セレクタ
２２はチャネルａについて１垂直時間が経過すると，時
間Ｔ１（同期パルスの後）にチャネルｂの入力を選択す
るよう切替えられる。続いて，時間Ｔ２にビデオメモリ
タイミングコントローラ２６（図２）に対しプロセッサ
２９から，ｂチャネルを取り込むための各パラメータ
（水平開始位置，水平終了位置等）が書き込まれる。

【００４２】時間Ｔ１から回路安定時間が経過して同期
パルス（チャネルｂの垂直同期パルス）が発生すると
（時間Ｔ３），図６に示すパラメータを設定した各レジ
スタ２６０〜２６３の値が各内部ラッチ回路２６０ａ〜
２６３ａへラッチされ，チャネルｂの画像データをビデ
オメモリ２５へ取り込む動作が実行される。チャネルｂ
の次の同期パルスが発生するタイミング（時間Ｔ４）
で，プロセッサ２９はチャネル切替用のレジスタ２３に
チャネルｃのコードを設定する。セレクタ２２はこの同
期パルスの後時間Ｔ５にチャネルｂからチャネルｃへ切
替え，続いて上記と同様にチャネルｃの取り込みパラメ
ータをビデオメモリタイミングコントローラ２６に設定
する。以下，同様の動作が順次実行される。

【００４３】このように，最短時間の切替パターンによ
り切替えを行って，各チャネルのビデオ信号がビデオメ
モリに取り込む動作が実行されるが，ビデオ信号はソー
スとなる機器によって同期タイミングがずれたりするの
で，適当なインターバルで，同期タイミング検出動作と
最短時間の切替パターンを見直す処理を実行する。この
処理は，図３に示す処理フローのステップＳ５に示す。
この場合，図３のＳ１へ戻って同様の処理が実行され
る。

【００４４】図８は実施例の構成において使用する同期
パルスの抽出回路の構成例であり，図９は図８の構成に
おける信号波形図である。図８の構成において，入力端
子からのビデオ信号ａがクランパ８０に入力すると，同
期パルスの底の電位が固定（≒０Ｖ）された信号ｂが発
生する。この信号はコンパレータ８１に入力され，ここ
で，比較電圧と比較されることにより，まず，水平同
期，等価，垂直同期の各パルスが混在する複合同期パル
スの信号ｃが出力される。

【００４５】次にこの複合同期パルス信号ｃは，反転さ
れて信号ｄとなり，抵抗とコンデンサで構成される積分
回路８２に入力される。ここで，垂直同期期間にスレッ
ショルドレベルをきる信号ｅに積分され，その後段にて
シュミットトリガ型バッファ８３を通り，垂直同期パル
ス信号ｆが出力される。

【００４６】

【発明の効果】本発明によれば複数のビデオ信号を同時
に同一画面に表示するための切替えパターンとして最短
時間のパターンを選択して，ビデオ信号の取り込みの制
御を実現することができる。従って，一定時間内に表示
できる複数画像のコマ数を多くすることができ，動画像
の動きに追従する程度を向上することができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の実施例の構成図である。

【図３】実施例の処理フローである。

【図４】同期タイミング測定の具体的な構成図である。

【図５】入力チャネル切替パターンの決定方法の説明図
である。

【図６】ビデオメモリタイミングコントローラの具体的
な構成例である。

【図７】入力切替パターンに従った切替の動作タイミン
グである。

【図８】同期パルスの抽出回路の構成例である。

【図９】図８の構成における信号波形図である。

【図１０】従来の複数のビデオ信号を表示するシステム
の説明図である。

【図１１】ビデオ信号の表示例である。

【図１２】従来の方式によるビデオ信号の２つのケース
における切替の例を示す。

【符号の説明】

１ ビデオ入力信号 ２ 同期タイミング検出手段 ３ 制御部 ４ 切替手段 ５ 変換手段 ６ メモリ ７ 取り込み制御手段 ８ 表示手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のビデオ入力信号から一つを時分割
   で選択して出力する切替手段と切替手段から出力された
   ビデオ信号をディジタル信号へ変換する変換手段及び変
   換手段の出力が書き込まれるメモリ及び該メモリの読み
   出し出力を表示する表示装置へ出力する表示システムに
   おいて， 複数のビデオ入力信号の同期タイミングを同期タイミン
   グ検出手段により検出し， 前記検出結果を入力する制御部は，複数のビデオ入力信
   号を一巡すると想定される各切替パターンについて，各
   ビデオ入力信号の切替の組み合わせ毎に同期安定時間を
   付加した切替時間を識別して，各切替パターンの一巡の
   切替時間を算出し， 前記算出された各切替時間から最短時間の切替パターン
   を選択し， 選択された切替パターンにより前記セレクタに対し切替
   指示信号を供給すると共に，前記変換回路とメモリの取
   り込み制御手段に対し取り込み動作のタイミング制御信
   号を供給することを特徴とするビデオ入力切替方式。