JPH06120991A

JPH06120991A - クロック信号再生方式

Info

Publication number: JPH06120991A
Application number: JP4264585A
Authority: JP
Inventors: Makoto Onishi; 誠大西
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-10-02
Filing date: 1992-10-02
Publication date: 1994-04-28

Abstract

(57)【要約】【構成】クロック再生回路５１２に時変係数ＦＩＲフ
ィルタによるディジタル補間回路５１０，５１１を適用
して、識別時点のデータを補間して出力する。同時に識
別時点と標本時点との遅延時間差も補間により取り除
く。【効果】補間によりデータ値を出力するので、標本化
周波数を限界まで低減することが出来、処理装置の簡略
化，低消費電力化が図れる。同時に従来方法に較べ、精
度の向上が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はクロック再生回路に係
り、特に、ディジタル移動無線で用いられるディジタル
変調方式のクロック信号再生方式に関する。

【０００２】

【従来の技術】近年、移動通信の信頼性を高めるため、
ディジタル無線方式が検討されている。ディジタル方式
では、受信側でディジタル信号を再生するために、受信
波形からクロック信号成分を抽出するクロック信号再生
回路が必要となる。最近は、信号処理回路もディジタル
化する傾向が強まっており、クロック再生回路もディジ
タル信号処理で実現されている。

【０００３】図１にディジタル信号処理で構成されたク
ロック再生回路の一例を示す。図において、１，２はＡ
−Ｄ変換器、３，４，９は帯域通過フィルタ、５，６は
掛算器、７は加算器、８は信号識別器、１０はＤ−Ａ変
換器、１１は位相同期回路で、位相同期回路１１は位相
比較器１２，ループフィルタ１３，電圧制御発振器１
４，分周器１５から構成される。１６，１７は遅延回路
である。

【０００４】受信信号は直交検波されて、同相成分Ｉ，
直交成分Ｑに分離され、各々Ａ−Ｄ変換器１，２に入力
される。ディジタル信号に変換されたＩ，Ｑ成分から、
各々帯域通過フィルタ３，４で、クロック周波数ｆc の
１／２の周波数成分を抽出し、掛算器５，６で自乗して
加算器７で加算し、帯域通過フィルタ９でクロック周波
数成分ｆc を抽出し、再生クロックとする。再生クロッ
クはＤ−Ａ変換器１０を通してアナログ信号に変換し、
位相同期回路１１で再生クロックに同期した標本化パル
スｆs を発生する。通常、標本化周波数ｆs はクロック
周波数ｆc の４倍程度に選ばれる。標本化パルスは遅延
回路１６により時間補正して信号識別点が標本点に一致
するようにし、Ａ−Ｄ変換器１，２に供給する。再生ク
ロックは遅延回路１７によって時間調整して、信号識別
器８に送り、データの識別を行う。

【０００５】ディジタル信号処理を用いて、クロック再
生回路を構成した例として、特開昭60−223243号があ
る。

【０００６】

【発明が解決しようとする課題】上記従来技術におい
て、クロックは本来、受信信号の識別点に設定されるべ
きであるが、ディジタル方式ではデータが標本化されて
いるために、標本化時点と識別点が常に一致する保証は
ない。その理由は帯域通過フィルタにより、再生クロッ
クがデータと時間ずれを生じるためである。また、位相
同期回路も再生クロック位相が、入力クロック信号位相
と常に一致するとは限らない。この時間ずれを補正する
ため、遅延回路が必要となる。しかし、再生クロックを
遅延によって精度良く時間調整することは一般に困難で
あり、アナログ処理によって行われている。

【０００７】これらの問題点を図によって説明する。図
２は図１の動作波形図である。Ａ−Ｄ変換器の出力Ｉ，
Ｑは図２のように周期Ｔc(＝１／ｆc)で識別値（±１）
を取る波形となる。但し、ディジタル化されているの
で、実際は黒点で示したデータ値しか存在しない。クロ
ック再生回路で再生されるクロック信号は図２のように
なる。すなわち、クロック再生回路の帯域通過フィルタ
に群遅延があるため、再生クロックの位相はＩ，Ｑデー
タの識別点から時間的にずれＴd を生じる。この遅延時
間は一般に周期Ｔc （あるいはその整数分の１）と一致
しない。

【０００８】アナログ方式のクロック再生回路では、遅
延補正は比較的自由に行え、しかも時間連続波形である
ので、クロックタイミングをデータ識別点に一致させる
ことは容易である。ところが、ディジタル方式では、遅
延時間の補正が任意の時間間隔で出来ないことと、補正
しても、その時点にデータが無いという問題点がある。
この難点を避けるため、従来は標本化周波数をクロック
周波数の数倍に上げ、クロックタイミングに最も近い標
本時点のデータで近似する方法が取られている。しか
し、この方法は、ディジタル処理の標本化周波数が高く
なり、構成が困難となる欠点があった。また、近似誤差
が生じるので、精度的にも問題が残る。さらに遅延時間
の調整もディジタル処理で行うのは難しい。

【０００９】本発明の目的は、従来のクロック再生回路
の問題点、すなわち、標本化周波数を必要最小限に押え
て、遅延時間の補正を行い、しかも精度の点でも問題の
無いクロック信号再生方式を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、任意の時間間隔でディジタルデータの補間が可能
な、時変係数フィルタを用いるディジタル補間装置を用
いて、クロック再生方式の標本化周波数を必要最小限に
下げ、同時に任意の時間遅延の補正を行う。

【００１１】時変係数フィルタを用いる補間装置は、例
えば、特願平3−102474 号明細書に詳述されているが、
簡単に説明する。

【００１２】標本化定理によれば、図３に示したよう
に、周期Ｔ₁で標本化されたデータ列ｆ(ｎＴ₁）から、
元の時間関数ｆ(ｔ)は、Ｓinc(ｔ)＝sinｔ／ｔを用い
て、

【００１３】

【数１】ｆ(ｔ)＝ｆ(ｎＴ)Ｓinc{π(ｔ−ｎＴ₁)／Ｔ₁}＝ｆ(ｎＴ₁)Ｓc(ｎ，τ) …(１) と表すことができる。ここでτ＝ｔ／Ｔ₁は出力時刻ｔ
をＴ₁周期で計るときの端数である。数１は離散データ
ｆ(ｎＴ₁）の一次結合で時刻ｔのデータ値を予測すると
き、結合係数Ｓc(ｎ，τ）はｔの関数となることを示し
ている。時変係数Ｓc(ｎ，τ）はｔ＝ｎＴ₁で１，ｔ＝
ｍＴ₁（ｍ≠ｎ，ｍ，ｎは整数）で０となる性質を持つ
関数であり、数１のＳinc(ｔ)や、数値解析で用いられ
るラグランジュの補間多項式など、いろいろな関数を用
いることが出来る。

【００１４】また数１は、有限個のデータＮで近似する
と、補間値ｆ(ｔ)は、時変係数Ｓc(ｎ，τ）を持つ非巡
回型（ＦＩＲ）フィルタの出力として得られることを示
している。このことから補間（あるいは標本化周波数変
換）は、時変係数フィルタによりハードウェアとして実
現できることが分かる。時変係数Ｓc(ｎ，τ）を定める
パラメータｎ，τは、出力データ系列の標本化周期Ｔ₂
によって与えられるデータ出力時刻ｔにより、数２と表
される。

【００１５】

【数２】ｔ＝ｎＴ₁＋τ＝ｍＴ₂…(２）補間装置全体のハードウェア構成を図４に示す。図にお
いて、４１₁，４１₂，〜，４１_Nは遅延素子、４２₀，
４２₁，４２₂，〜，４２_N-1，４２_Nは係数掛算器、４
３₁，４３₂，〜，４３_N-1，４３_Nは加減算器、４４はＲ
ＯＭ、４５は計時装置、４６はカウンタ、４７はラッチ
である。数２における補間時刻ｔを決めるτを求める計
時装置４５は、Ｔ₁よりも充分高速なクロックパルスを
カウンタ４６に入力し、Ｔ₁周期でリセットし、計数値
をＴ₂周期でラッチ４７に読み出すことで実現できる。
時変係数Ｓc(ｎ，τ）を前もってＲＯＭ５４に書き込ん
でおき、求めたτによりこれを読み出し、ＦＩＲフィル
タの係数として与えれば、時変係数フィルタによる補間
装置が実現される。

【００１６】ディジタル補間装置を遅延回路として用い
るときは、入出力データ系列の標本化周波数は同一と
し、遅延時間を上述のτとすればよいので、図４の計時
装置４５も不要である。

【００１７】このディジタル補間回路をクロック再生方
式に導入することによって、標本化周波数の低減と、遅
延時間の補正がディジタル的に行う事が出来、ハードウ
ェア量が少なく、しかも精度の高いクロック再生方式が
実現できる。

【００１８】

【作用】この様に、本発明のクロック再生方式では、デ
ィジタル補間装置を用いて、再生クロック信号をデータ
識別点に合わせるための遅延回路と、識別点でのデータ
の値を補間し、標本化周波数を低減する処理を同時に実
行できる。よって従来、アナログ的に行っていた遅延処
理を、誤差変動の少ないディジタル処理に替えることが
出来、またデータ識別のために高くしていた標本化周波
数を必要最小限の小さい値として、ハードウェアの処理
標本化周波数を下げることが出来る。

【００１９】さらに、本発明で用いたディジタル補間装
置は標本化周波数の変換比が２のべき乗でなくても良い
ので、従来方法のようにクロック周波数と標本化周波数
を簡単な整数比に選ぶ必要がなく、設計の自由度が大き
くなるという利点もある。また全てディジタル的に処理
が行えるので、ＬＳＩ化にも最適な方式である。

【００２０】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図５は再生クロックの遅延時間補正回路に本発明を
適用し、ディジタル処理で遅延時間を設定するものであ
る。図において、５０，５１，５２は分周器、５３，５
４，５８は帯域通過フィルタ、５５，５６は掛算器、５
７は加算器、５９はＤ−Ａ変換器、５１０，５１１はデ
ィジタル補間装置、５１２はクロック再生回路ブロッ
ク、５１３は比較器である。図５の標本化周波数ｆs と
クロック周波数ｆc の関係を数３の様に定める。

【００２１】

【数３】ｆs ＝(Ｍ／Ｎ)・ｆc …(３）ここで、Ｍ，ＮはＮ＜Ｍ＜２Ｎとなる整数値である。す
なわち、ｆc＜ｆs＜２ｆcとする。

【００２２】標本化周波数の半分よりクロック信号の方
が大きいので、折り返しが生じないようにクロック再生
回路ブロック５１２は標本化周波数ｆs′＝４ｆsで動作
させる。数３で決まる標本化周波数ｆs の標本化パルス
でＡ−Ｄ変換器１，２を動作させ、受信信号Ｉ，Ｑをデ
ィジタル信号に変換する。クロック再生回路ブロック５
１２の動作は図１の説明と同じである。ただし、動作標
本化周波数ｆs′ が入力信号の４倍となっているので、
信号のクロック周波数と標本化周波数の関係が数３のよ
うになっていても、帯域通過フィルタ５３，５４が補間
器として機能し、折り返しによる誤動作を生じる心配は
ない。クロック再生回路ブロック５１２の出力は、クロ
ック周波数ｆc を持つ正弦波信号となる。これをＮ段分
周器５２でＮ分周し、位相比較器１２に入力する。他
方、標本化周波数ｆs の信号をＭ段分周器５１でＭ分周
して、位相比較器１２に入力する。位相比較器１２は、
周波数ｆc／Ｎの信号と、ｆs／Ｍの信号の位相を比較
し、位相差に対応した出力信号を出す。位相差信号はル
ープフィルタ１３で濾波され、電圧制御発振器１４の制
御信号となり、周波数ｆs′＝４ｆsの信号を発生する。
この信号はクロック再生回路ブロック５１２の動作タイ
ミング信号となり、４分周器５０によってＡ−Ｄ変換器
１，２の標本化信号ｆs となる。

【００２３】ｆs で標本化されディジタル化されたＩ，
Ｑ信号はディジタル補間装置５１０，５１１に入力され
る。一方、再生クロック信号はＤ−Ａ変換器５９でアナ
ログ波形となった後、比較器５１３でレベル“０”と比
較されて、再びディジタルのクロック信号となって、デ
ィジタル補間装置５１０，５１１に入力される。ディジ
タル補間装置では、標本化周波数ｆs のＩ，Ｑ信号を補
間し、クロック周期１／ｆc の識別時点のデータを出力
する。この時、ディジタル補間装置に入力されるクロッ
ク信号は、入力標本化信号と周波数も、位相も、異なっ
ている。そこで、ディジタル補間装置５１０，５１１と
して図４で説明した補間器を用いる。

【００２４】図５の実施例では、標本化周波数ｆsを入
力標本化周波数ｆs１とし、再生クロック周波数ｆcを出
力標本化周波数ｆs２とする。さらに、補間時点の遅延
を合わせるため、図５のクロック再生回路ブロック５１
２の遅延時間τｄを予め求めておき、これをディジタル
補間装置の補間時刻を求める計時装置の出力するτに加
えておけばよい。この操作は図４のＲＯＭ５４に書き込
んだ時変係数Ｓc（ｎ，τ）を変更することにより、容
易に実現できる。

【００２５】以上説明した実施例で分かるように、クロ
ック再生方式にディジタル補間器を導入することによ
り、標本化周波数の低減と、遅延時間の補正がディジタ
ル的に精度良く行える。また本方式ではディジタル補間
装置を２式用いる必要があるが、図４に示したディジタ
ル補間器の計時装置部分および、係数ＲＯＭは共通に使
うことが出来るので、ハードウェアの増加はごく僅かで
済む。

【００２６】実施例ではｆs′＝４ｆsの場合に付いて説
明したが、この条件も必須のものではなく、信号の折り
返しが生じなければ、場合によっては動作標本化周波数
をさらに下げることもできる。

【００２７】以上、本発明を標本化周波数ｆs が、クロ
ック周波数ｆc に対して、ｆs＜ｆc＜２ｆs となる条件
の場合に適用した実施例に付いて説明した。本発明の特
徴として、標本化周波数とクロック周波数の関係が２の
べき乗の比でない場合にも適用できることが挙げられ
る。このことは、無線による伝送装置をディジタル信号
処理で構成する場合、周波数比を任意に選べることで設
計の自由度が大きく出来る方式であることを意味してい
る。

【００２８】

【発明の効果】本発明によれば、クロック再生回路の動
作標本化周波数を下げることが出来るので、ハードウェ
ア回路の簡素化，低消費電力化が図れる。従来の方式で
は、標本化周波数を下げると、識別時点でのデータの精
度が悪くなり、誤差が増加する欠点があったが、本発明
では時変係数のＦＩＲフィルタを用いるディジタル補間
装置を用いているので、近似誤差が増える欠点は除去さ
れている。また、従来は、再生クロックをデータの識別
時点に合わせる遅延補正が必要であったが、これも上述
したディジタル補間器を用いて簡便に、しかも正確な遅
延補正が実現できる。さらに、従来のディジタルフィル
タを用いた補間では、標本化周波数とクロック周波数の
比が２のべき乗であるという制約があったが、本発明で
はその制限も除くことが出来、クロック再生回路の設計
の自由度が大きくなり、構成が容易になると言う利点も
ある。実際の構成では、特殊な機能は要らないので、論
理回路によるハードウェアでも、汎用のプロセッサによ
るソフトウェアでも実現することが出来る。

【図面の簡単な説明】

【図１】クロック再生回路の従来例のブロック図。

【図２】図１の動作を説明するための動作波形図。

【図３】本発明で用いるディジタル補間の原理の説明
図。

【図４】本発明に用いるディジタル補間器のブロック
図。

【図５】本発明の実施例のブロック図。

【符号の説明】

１，２…Ａ−Ｄ変換器、１２…位相比較器、１３…ルー
プフィルタ、１４…電圧制御発振器、５０，５１，５２
…分周器、５３，５４，５８…帯域通過フィルタ、５
５，５６…掛算器、５９…Ｄ−Ａ変換器、５１０，５１
１…ディジタル補間装置、５１２…クロック再生回路ブ
ロック、５１３…比較器。

Claims

【特許請求の範囲】

【請求項１】ディジタル処理を用いて受信信号から変調
信号のクロック信号成分を再生するクロック信号再生方
式において、ディジタル補間装置を用いて識別時点での
データ値を求めることを特徴とするクロック信号再生方
式。
【請求項２】請求項１において、前記ディジタル補間装
置として、前記ディジタル処理の動作標本化周波数で、
周期的に初期設定される計時装置によって、再生クロッ
ク信号の時刻を計測し、前記クロック時刻で決まる係数
を持つ時変係数フィルタを用いて、前記標本化周波数で
標本化された受信信号系列から、再生クロック時点のデ
ータ系列を補間する装置を用いたクロック信号再生方
式。
【請求項３】請求項２において、前記ディジタル補間装
置のクロック時刻として、再生クロックとデータ識別時
点との遅延時間差を前記計時装置で計測したクロック時
刻に加えた合計時間を用いるクロック信号再生方式。