JPH06120828A - 逐次比較型ａｄコンバータ - Google Patents
逐次比較型ａｄコンバータInfo
- Publication number
- JPH06120828A JPH06120828A JP27025892A JP27025892A JPH06120828A JP H06120828 A JPH06120828 A JP H06120828A JP 27025892 A JP27025892 A JP 27025892A JP 27025892 A JP27025892 A JP 27025892A JP H06120828 A JPH06120828 A JP H06120828A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- circuit
- time constant
- signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＡＤ変換を短時間で確実に行うこ
とのできる逐次比較型ＡＤコンバータを提供することを
目的とする。 【構成】 本発明によれば、コンデンサ（１）の充電過
程で、時定数の大きい第１充電回路（１）（２）から時
定数の小さい第２充電回路（１）（３）に充電動作を切
り換える為、安定した充電電圧を短時間で供給でき、こ
の結果、確実なＡＤ変換を短時間で行うことができる。
とのできる逐次比較型ＡＤコンバータを提供することを
目的とする。 【構成】 本発明によれば、コンデンサ（１）の充電過
程で、時定数の大きい第１充電回路（１）（２）から時
定数の小さい第２充電回路（１）（３）に充電動作を切
り換える為、安定した充電電圧を短時間で供給でき、こ
の結果、確実なＡＤ変換を短時間で行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、逐次比較型ＡＤコンバ
ータに関する。
ータに関する。
【０００２】
【従来の技術】電子機器、産業機器等に内蔵されるマイ
クロコンピュータは機器動作を制御する為に、機器が或
る状態にある時のデータを取り込んで所定の演算処理を
施し、この時の演算データを用いて機器をシーケンシャ
ルに動作させる様な制御を繰り返し行っている。ここ
で、マイクロコンピュータでの演算処理は２進数の状態
で行うのが常識であり、この為、デジタル信号を取り込
んで演算処理を行う場合は何ら問題ないが、アナログ信
号を取り込んで演算処理を行う場合は、入力ポートとＣ
ＰＵ（演算処理部）との間にアナログ信号をデジタル信
号に変換する所謂ＡＤコンバータを内蔵することが必要
となる。
クロコンピュータは機器動作を制御する為に、機器が或
る状態にある時のデータを取り込んで所定の演算処理を
施し、この時の演算データを用いて機器をシーケンシャ
ルに動作させる様な制御を繰り返し行っている。ここ
で、マイクロコンピュータでの演算処理は２進数の状態
で行うのが常識であり、この為、デジタル信号を取り込
んで演算処理を行う場合は何ら問題ないが、アナログ信
号を取り込んで演算処理を行う場合は、入力ポートとＣ
ＰＵ（演算処理部）との間にアナログ信号をデジタル信
号に変換する所謂ＡＤコンバータを内蔵することが必要
となる。
【０００３】ところで、ＡＤコンバータには逐次比較
型、一括比較型等の種類があり、更に逐次比較型の中に
はラダー抵抗を用いるタイプ、積分器を用いるタイプ等
がある。以下、後者の積分器を用いた逐次比較型ＡＤコ
ンバータについて簡単に説明する。例えば、アナログ信
号をｎビットのデジタル信号に変換する場合、２n種類
のデューティ波形を発生できるＰＷＭ信号発生器、電圧
Ｖddをデューティに応じて積分する積分器、アナログ信
号及び積分電圧を比較する比較器、を備えて成る。初め
にデューティ５０％（ハイレベル５０％）のＰＷＭ信号
を積分し、アナログ信号及び積分電圧Ｖdd／２の比較を
行う。例えばアナログ信号が積分電圧Ｖdd／２より大き
い場合、「１」の比較結果をｎビットレジスタの最上位
ビットに保持させる。次に、アナログ信号が（Ｖdd／２
〜Ｖdd）の間にあることが判明した為、デューティ７５
％（ハイレベル７５％）のＰＷＭ信号を積分し、アナロ
グ信号及び積分電圧３Ｖdd／４の比較を行う。例えばア
ナログ信号が積分電圧３Ｖdd／４より小さい場合、
「０」の比較結果をｎビットレジスタの上位２ビット目
に保持させる。次に、アナログ信号が（Ｖdd／２〜３Ｖ
dd／４）の間にあることが判明した為、デューティ６
２．５％のＰＷＭ信号を積分し、アナログ信号及び積分
電圧５Ｖdd／８の比較を行う。例えばアナログ信号が積
分電圧５Ｖdd／８より大きい場合、「１」の比較結果を
ｎビットレジスタの上位３ビット目に保持させる。以
下、同様の動作をｎビットレジスタの最下位ビットまで
繰り返し、ｎビットのデジタル信号を作成している。そ
して、デジタル信号をＣＰＵに取り込んで所定の演算処
理を行っている。
型、一括比較型等の種類があり、更に逐次比較型の中に
はラダー抵抗を用いるタイプ、積分器を用いるタイプ等
がある。以下、後者の積分器を用いた逐次比較型ＡＤコ
ンバータについて簡単に説明する。例えば、アナログ信
号をｎビットのデジタル信号に変換する場合、２n種類
のデューティ波形を発生できるＰＷＭ信号発生器、電圧
Ｖddをデューティに応じて積分する積分器、アナログ信
号及び積分電圧を比較する比較器、を備えて成る。初め
にデューティ５０％（ハイレベル５０％）のＰＷＭ信号
を積分し、アナログ信号及び積分電圧Ｖdd／２の比較を
行う。例えばアナログ信号が積分電圧Ｖdd／２より大き
い場合、「１」の比較結果をｎビットレジスタの最上位
ビットに保持させる。次に、アナログ信号が（Ｖdd／２
〜Ｖdd）の間にあることが判明した為、デューティ７５
％（ハイレベル７５％）のＰＷＭ信号を積分し、アナロ
グ信号及び積分電圧３Ｖdd／４の比較を行う。例えばア
ナログ信号が積分電圧３Ｖdd／４より小さい場合、
「０」の比較結果をｎビットレジスタの上位２ビット目
に保持させる。次に、アナログ信号が（Ｖdd／２〜３Ｖ
dd／４）の間にあることが判明した為、デューティ６
２．５％のＰＷＭ信号を積分し、アナログ信号及び積分
電圧５Ｖdd／８の比較を行う。例えばアナログ信号が積
分電圧５Ｖdd／８より大きい場合、「１」の比較結果を
ｎビットレジスタの上位３ビット目に保持させる。以
下、同様の動作をｎビットレジスタの最下位ビットまで
繰り返し、ｎビットのデジタル信号を作成している。そ
して、デジタル信号をＣＰＵに取り込んで所定の演算処
理を行っている。
【０００４】ところで、電圧Ｖddを積分する場合、アナ
ログ信号と比較する積分電圧を短時間で生成することが
望ましい。その為には積分時定数を小さくすればよい
が、この場合、積分の過程で大きいリップルが積分電圧
に重畳し、積分が終了しても前記リップルが積分電圧か
ら消える迄にかなりの時間がかかる問題がある。即ち、
積分電圧が不安定であるが故に正確なＡＤ変換を実行で
きない問題がある。そこで、従来は積分器の時定数を大
きくし、安定した積分電圧を供給できる様にしていた。
ログ信号と比較する積分電圧を短時間で生成することが
望ましい。その為には積分時定数を小さくすればよい
が、この場合、積分の過程で大きいリップルが積分電圧
に重畳し、積分が終了しても前記リップルが積分電圧か
ら消える迄にかなりの時間がかかる問題がある。即ち、
積分電圧が不安定であるが故に正確なＡＤ変換を実行で
きない問題がある。そこで、従来は積分器の時定数を大
きくし、安定した積分電圧を供給できる様にしていた。
【０００５】
【発明が解決しようとする課題】しかしながら、積分器
の時定数を大きくすると、アナログ信号及び積分電圧の
比較時間が長引き、ＡＤ変換時間に遅れを来す問題があ
った。そこで、本発明は、ＡＤ変換を短時間で確実に行
うことのできる逐次比較型ＡＤコンバータを提供するこ
とを目的とする。
の時定数を大きくすると、アナログ信号及び積分電圧の
比較時間が長引き、ＡＤ変換時間に遅れを来す問題があ
った。そこで、本発明は、ＡＤ変換を短時間で確実に行
うことのできる逐次比較型ＡＤコンバータを提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、アナログ信号をｎビットのデジタル信号に変換す
る逐次比較型ＡＤコンバータにおいて、２n種類のデュ
ーティ波形を発生できるＰＷＭ信号発生器と、第１時定
数を有し、前記ＰＷＭ信号のデューティに応じて充電を
行う第１充電回路と、前記第１充電回路の充電素子を共
有して第２時定数（＞第１時定数）を有し、前記ＰＷＭ
信号のデューティに応じて充電を行う第２充電回路と、
前記充電素子の充電過程で、前記第１充電回路から前記
第２充電回路に充電動作を切り換える充電切換回路と、
前記充電素子の充電電圧を放電する放電回路と、前記ア
ナログ信号及び前記充電素子の充電電圧を比較する比較
器と、前記比較器の比較出力に応じてｎ種類の制御信号
を順次発生し、前記ＰＷＭ信号のデューテイ、前記充電
素子の充電時定数の切り換え、及び前記充電素子の放電
を制御する為に、前記制御信号を前記ＰＷＭ信号発生
器、前記充電切換回路、及び前記放電回路に帰還する制
御信号発生器と、前記比較器の比較出力を前記ｎ種類の
制御信号に同期して上位ビットから順次保持するｎビッ
トレジスタと、を備えた点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、アナログ信号をｎビットのデジタル信号に変換す
る逐次比較型ＡＤコンバータにおいて、２n種類のデュ
ーティ波形を発生できるＰＷＭ信号発生器と、第１時定
数を有し、前記ＰＷＭ信号のデューティに応じて充電を
行う第１充電回路と、前記第１充電回路の充電素子を共
有して第２時定数（＞第１時定数）を有し、前記ＰＷＭ
信号のデューティに応じて充電を行う第２充電回路と、
前記充電素子の充電過程で、前記第１充電回路から前記
第２充電回路に充電動作を切り換える充電切換回路と、
前記充電素子の充電電圧を放電する放電回路と、前記ア
ナログ信号及び前記充電素子の充電電圧を比較する比較
器と、前記比較器の比較出力に応じてｎ種類の制御信号
を順次発生し、前記ＰＷＭ信号のデューテイ、前記充電
素子の充電時定数の切り換え、及び前記充電素子の放電
を制御する為に、前記制御信号を前記ＰＷＭ信号発生
器、前記充電切換回路、及び前記放電回路に帰還する制
御信号発生器と、前記比較器の比較出力を前記ｎ種類の
制御信号に同期して上位ビットから順次保持するｎビッ
トレジスタと、を備えた点である。
【０００７】
【作用】本発明によれば、充電素子の充電過程で、時定
数の大きい第１充電回路から時定数の小さい第２充電回
路に充電動作を切り換える為、安定した充電電圧を短時
間で供給でき、この結果、確実なＡＤ変換を短時間で行
うことができる。
数の大きい第１充電回路から時定数の小さい第２充電回
路に充電動作を切り換える為、安定した充電電圧を短時
間で供給でき、この結果、確実なＡＤ変換を短時間で行
うことができる。
【０００８】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の逐次比較型ＡＤコンバータを示す図
であり、アナログ信号を８ビットのデジタル信号に変換
する場合の一実施例である。図１において、コンデンサ
（１）及び抵抗（２）は第１時定数を持つ第１充電回路
であり、時刻ｔ０〜ｔ１まで電源Ｖddの充電を行う。ま
た前記コンデンサ（１）及び抵抗（３）は第２時定数を
持つ第２充電回路であり、時刻ｔ１〜ｔ２まで電源Ｖdd
の充電を行う。ここで、抵抗（２）の値は抵抗（３）の
値より小さく設定してあり、即ち、第１時定数は第２時
定数より小さくなっている。（４）はＰＷＭ信号発生器
であり、２５６（＝２8）種類のデューティ波形を発生
可能なものである。即ち、ＰＷＭ信号発生器（４）は、
１周期を２５６分割した整数倍のハイ期間を持つＰＷＭ
信号を、複数周期に渡って発生する。（５）は時刻ｔ１
で第１充電回路から第２充電回路に充電動作を切り換え
る充電切換回路であり、時刻ｔ０〜ｔ１で「１」の充電
切換信号ａを発生し、時刻ｔ１〜ｔ２で「１」の充電切
換信号ｂを発生する。ＮＡＮＤゲート（６）は「１」の
充電切換信号ａが発生している時に開状態となり、ＰＷ
Ｍ信号を通過させる。同様にＮＡＮＤゲート（７）は
「１」の充電切換信号ｂが発生している時に開状態とな
り、ＰＷＭ信号を通過させる。ＰＭＯＳトランジスタ
（８）はＮＡＮＤゲート（６）の出力に応じて電源Ｖdd
及び第１充電回路を接続又は遮断するものである。即
ち、時刻ｔ０〜ｔ１の間でＰＷＭ信号がハイとなってい
る時、ＰＭＯＳトランジスタ（８）がオンして第１充電
回路は充電を行う。同様にＰＭＯＳトランジスタ（９）
はＮＡＮＤゲート（７）の出力に応じて電源Ｖdd及び第
２充電回路を接続又は遮断するものである。即ち、時刻
ｔ１〜ｔ２の間でＰＷＭ信号がハイとなっている時、Ｐ
ＭＯＳトランジスタ（９）がオンして第２充電回路は充
電を行う。（１０）はコンデンサ（１）の蓄積電荷の放
電を指示する放電回路であり、「１」の放電指示信号ｃ
を発生する。ＮＭＯＳトランジスタ（１１）は放電指示
信号ｃに応じて第１充電回路及びアースを接続又は遮断
するものである。即ち、放電回路（１０）が放電を指示
した時、コンデンサ（１）の蓄積電荷は抵抗（２）及び
ＮＭＯＳトランジスタ（１１）の経路を介して放電す
る。同様にＮＭＯＳトランジスタ（１２）は放電指示信
号ｃに応じて第２充電回路及びアースを接続又は遮断す
るものである。即ち、放電回路（１０）が放電を指示し
た時、コンデンサ（１）の蓄積電荷は抵抗（２）及びＮ
ＭＯＳトランジスタ（１１）の経路の他に抵抗（３）及
びＮＭＯＳトランジスタ（１２）の経路を介しても放電
する。
る。図１は本発明の逐次比較型ＡＤコンバータを示す図
であり、アナログ信号を８ビットのデジタル信号に変換
する場合の一実施例である。図１において、コンデンサ
（１）及び抵抗（２）は第１時定数を持つ第１充電回路
であり、時刻ｔ０〜ｔ１まで電源Ｖddの充電を行う。ま
た前記コンデンサ（１）及び抵抗（３）は第２時定数を
持つ第２充電回路であり、時刻ｔ１〜ｔ２まで電源Ｖdd
の充電を行う。ここで、抵抗（２）の値は抵抗（３）の
値より小さく設定してあり、即ち、第１時定数は第２時
定数より小さくなっている。（４）はＰＷＭ信号発生器
であり、２５６（＝２8）種類のデューティ波形を発生
可能なものである。即ち、ＰＷＭ信号発生器（４）は、
１周期を２５６分割した整数倍のハイ期間を持つＰＷＭ
信号を、複数周期に渡って発生する。（５）は時刻ｔ１
で第１充電回路から第２充電回路に充電動作を切り換え
る充電切換回路であり、時刻ｔ０〜ｔ１で「１」の充電
切換信号ａを発生し、時刻ｔ１〜ｔ２で「１」の充電切
換信号ｂを発生する。ＮＡＮＤゲート（６）は「１」の
充電切換信号ａが発生している時に開状態となり、ＰＷ
Ｍ信号を通過させる。同様にＮＡＮＤゲート（７）は
「１」の充電切換信号ｂが発生している時に開状態とな
り、ＰＷＭ信号を通過させる。ＰＭＯＳトランジスタ
（８）はＮＡＮＤゲート（６）の出力に応じて電源Ｖdd
及び第１充電回路を接続又は遮断するものである。即
ち、時刻ｔ０〜ｔ１の間でＰＷＭ信号がハイとなってい
る時、ＰＭＯＳトランジスタ（８）がオンして第１充電
回路は充電を行う。同様にＰＭＯＳトランジスタ（９）
はＮＡＮＤゲート（７）の出力に応じて電源Ｖdd及び第
２充電回路を接続又は遮断するものである。即ち、時刻
ｔ１〜ｔ２の間でＰＷＭ信号がハイとなっている時、Ｐ
ＭＯＳトランジスタ（９）がオンして第２充電回路は充
電を行う。（１０）はコンデンサ（１）の蓄積電荷の放
電を指示する放電回路であり、「１」の放電指示信号ｃ
を発生する。ＮＭＯＳトランジスタ（１１）は放電指示
信号ｃに応じて第１充電回路及びアースを接続又は遮断
するものである。即ち、放電回路（１０）が放電を指示
した時、コンデンサ（１）の蓄積電荷は抵抗（２）及び
ＮＭＯＳトランジスタ（１１）の経路を介して放電す
る。同様にＮＭＯＳトランジスタ（１２）は放電指示信
号ｃに応じて第２充電回路及びアースを接続又は遮断す
るものである。即ち、放電回路（１０）が放電を指示し
た時、コンデンサ（１）の蓄積電荷は抵抗（２）及びＮ
ＭＯＳトランジスタ（１１）の経路の他に抵抗（３）及
びＮＭＯＳトランジスタ（１２）の経路を介しても放電
する。
【０００９】（１３）はアナログ信号及びコンデンサ
（１）の充電電圧を比較する比較器であり、非反転入力
（＋）端子にアナログ信号が印加され、反転入力（−）
端子にコンデンサ（１）の充電電圧が印加される。即
ち、比較器（１３）は、アナログ信号が充電電圧より大
きい時に「１」の比較出力を発生し、反対にアナログ信
号が充電電圧より小さい時に「０」の比較出力を発生す
る。（１４）は比較器（１３）の比較出力に応じて８種
類の制御信号Ｔ１〜Ｔ８を順次発生する制御信号発生器
であり、制御信号Ｔ１〜Ｔ８をＰＷＭ信号発生器
（４）、充電切換回路（５）、及び放電回路（１０）に
帰還するものである。これによって、比較器（１３）の
比較出力が発生する度に、ＰＷＭ信号発生器（４）は次
に発生すべきＰＷＭ信号のデューティを決定し、充電切
換回路（５）は第２充電回路から第１充電回路に充電動
作を切り換え、放電回路（１０）はコンデンサ（１）の
充電電圧を放電させる。また、ＡＮＤゲート（１５）〜
（２２）は各々、制御信号Ｔ１〜Ｔ８に同期してタイミ
ング信号Ｔ１’〜Ｔ８’がハイとなった時に開状態とな
り、比較器（１３）の比較出力を通過させるものであ
る。（２３）は８ビットレジスタであり、ＡＮＤゲート
（１５）〜（２２）の出力を上位ビットから順次保持す
るものである。
（１）の充電電圧を比較する比較器であり、非反転入力
（＋）端子にアナログ信号が印加され、反転入力（−）
端子にコンデンサ（１）の充電電圧が印加される。即
ち、比較器（１３）は、アナログ信号が充電電圧より大
きい時に「１」の比較出力を発生し、反対にアナログ信
号が充電電圧より小さい時に「０」の比較出力を発生す
る。（１４）は比較器（１３）の比較出力に応じて８種
類の制御信号Ｔ１〜Ｔ８を順次発生する制御信号発生器
であり、制御信号Ｔ１〜Ｔ８をＰＷＭ信号発生器
（４）、充電切換回路（５）、及び放電回路（１０）に
帰還するものである。これによって、比較器（１３）の
比較出力が発生する度に、ＰＷＭ信号発生器（４）は次
に発生すべきＰＷＭ信号のデューティを決定し、充電切
換回路（５）は第２充電回路から第１充電回路に充電動
作を切り換え、放電回路（１０）はコンデンサ（１）の
充電電圧を放電させる。また、ＡＮＤゲート（１５）〜
（２２）は各々、制御信号Ｔ１〜Ｔ８に同期してタイミ
ング信号Ｔ１’〜Ｔ８’がハイとなった時に開状態とな
り、比較器（１３）の比較出力を通過させるものであ
る。（２３）は８ビットレジスタであり、ＡＮＤゲート
（１５）〜（２２）の出力を上位ビットから順次保持す
るものである。
【００１０】以下、図１の動作を図２の特性図を用いて
説明する。尚、図２の中で、実線は本実施例の充電電圧
特性、一点鎖線は従来の時定数の大きい充電電圧特性を
示している。初めに時刻ｔ０でデューティ５０％のＰＷ
Ｍ信号を発生させると、時刻ｔ０〜ｔ１の間でＰＷＭ信
号のハイ期間だけＰＭＯＳトランジスタ（８）がオンす
る為、第１充電回路が図２の急峻な実線カーブを描いて
充電を行い、引き続き、時刻ｔ１〜ｔ２の間でＰＷＭ信
号のハイ期間だけＰＭＯＳトランジスタ（９）がオンす
る為、第１充電回路に代わり第２充電回路が図２の緩や
かな実線カーブを描いて充電を行う。これによって、コ
ンデンサ（１）の両端にＶdd／２の充電電圧が現れる。
ここで、コンデンサ（１）の充電過程で、時刻ｔ１を堺
に時定数を小から大へ切り換える為、従来に比べてリッ
プルの小さい安定した充電電圧を短時間で生成できるこ
とになる。その後、アナログ信号及び充電電圧Ｖdd／２
は比較器（１３）で比較される。例えばアナログ信号が
充電電圧Ｖdd／２より大きい場合、比較器（１３）から
「１」の比較結果が出力され、制御信号発生器（１４）
から比較結果に応じた制御信号Ｔ１が発生する。する
と、放電回路（１０）から「１」の放電指示信号ｃが発
生し、コンデンサ（１）の蓄積電荷は抵抗（２）及びＮ
ＭＯＳトランジスタ（１１）の経路及び抵抗（３）及び
ＮＭＯＳトランジスタ（１２）の経路を介して放電され
る。また、ＰＷＭ信号発生器（４）からデューティ７５
％のＰＷＭ信号が発生する。また、コンデンサ（１）の
放電が終了した後、充電切換回路（５）から再び「１」
の充電切換信号ａが発生する。一方、「１」の比較結果
はＡＮＤゲート（１５）を介して８ビットレジスタ（２
３）の最上位ビットＭＳＢに保持される。
説明する。尚、図２の中で、実線は本実施例の充電電圧
特性、一点鎖線は従来の時定数の大きい充電電圧特性を
示している。初めに時刻ｔ０でデューティ５０％のＰＷ
Ｍ信号を発生させると、時刻ｔ０〜ｔ１の間でＰＷＭ信
号のハイ期間だけＰＭＯＳトランジスタ（８）がオンす
る為、第１充電回路が図２の急峻な実線カーブを描いて
充電を行い、引き続き、時刻ｔ１〜ｔ２の間でＰＷＭ信
号のハイ期間だけＰＭＯＳトランジスタ（９）がオンす
る為、第１充電回路に代わり第２充電回路が図２の緩や
かな実線カーブを描いて充電を行う。これによって、コ
ンデンサ（１）の両端にＶdd／２の充電電圧が現れる。
ここで、コンデンサ（１）の充電過程で、時刻ｔ１を堺
に時定数を小から大へ切り換える為、従来に比べてリッ
プルの小さい安定した充電電圧を短時間で生成できるこ
とになる。その後、アナログ信号及び充電電圧Ｖdd／２
は比較器（１３）で比較される。例えばアナログ信号が
充電電圧Ｖdd／２より大きい場合、比較器（１３）から
「１」の比較結果が出力され、制御信号発生器（１４）
から比較結果に応じた制御信号Ｔ１が発生する。する
と、放電回路（１０）から「１」の放電指示信号ｃが発
生し、コンデンサ（１）の蓄積電荷は抵抗（２）及びＮ
ＭＯＳトランジスタ（１１）の経路及び抵抗（３）及び
ＮＭＯＳトランジスタ（１２）の経路を介して放電され
る。また、ＰＷＭ信号発生器（４）からデューティ７５
％のＰＷＭ信号が発生する。また、コンデンサ（１）の
放電が終了した後、充電切換回路（５）から再び「１」
の充電切換信号ａが発生する。一方、「１」の比較結果
はＡＮＤゲート（１５）を介して８ビットレジスタ（２
３）の最上位ビットＭＳＢに保持される。
【００１１】次にデューティ７５％のＰＷＭ信号に基づ
き、第１及び第２充電回路が図２と同様の実線カーブを
描いて充電を行い、コンデンサ（１）の両端に３Ｖdd／
４の充電電圧が現れる。そして、アナログ信号及び充電
電圧３Ｖdd／４は比較器（１３）で比較される。例えば
アナログ信号が充電電圧３Ｖdd／４より小さい場合、比
較器（１３）から「０」の比較結果が出力され、制御信
号発生器（１４）から比較結果に応じた制御信号Ｔ２が
発生する。すると、放電回路（１０）から「１」の放電
指示信号ｃが発生し、コンデンサ（１）の蓄積電荷は抵
抗（２）及びＮＭＯＳトランジスタ（１１）の経路及び
抵抗（３）及びＮＭＯＳトランジスタ（１２）の経路を
介して放電される。また、ＰＷＭ信号発生器（４）から
デューティ６２．５％のＰＷＭ信号が発生する。また、
コンデンサ（１）の放電が終了した後、充電切換回路
（５）から再び「１」の充電切換信号ａが発生する。一
方、「０」の比較結果はＡＮＤゲート（１６）を介して
８ビットレジスタ（２３）の上位２ビット目に保持され
る。以上の動作を８ビットレジスタ（２３）の最下位ビ
ットＬＳＢまで繰り返すことによって８ビットのデジタ
ル信号を形成することができる。
き、第１及び第２充電回路が図２と同様の実線カーブを
描いて充電を行い、コンデンサ（１）の両端に３Ｖdd／
４の充電電圧が現れる。そして、アナログ信号及び充電
電圧３Ｖdd／４は比較器（１３）で比較される。例えば
アナログ信号が充電電圧３Ｖdd／４より小さい場合、比
較器（１３）から「０」の比較結果が出力され、制御信
号発生器（１４）から比較結果に応じた制御信号Ｔ２が
発生する。すると、放電回路（１０）から「１」の放電
指示信号ｃが発生し、コンデンサ（１）の蓄積電荷は抵
抗（２）及びＮＭＯＳトランジスタ（１１）の経路及び
抵抗（３）及びＮＭＯＳトランジスタ（１２）の経路を
介して放電される。また、ＰＷＭ信号発生器（４）から
デューティ６２．５％のＰＷＭ信号が発生する。また、
コンデンサ（１）の放電が終了した後、充電切換回路
（５）から再び「１」の充電切換信号ａが発生する。一
方、「０」の比較結果はＡＮＤゲート（１６）を介して
８ビットレジスタ（２３）の上位２ビット目に保持され
る。以上の動作を８ビットレジスタ（２３）の最下位ビ
ットＬＳＢまで繰り返すことによって８ビットのデジタ
ル信号を形成することができる。
【００１２】以上より、コンデンサ（１）の充電過程
で、時定数の大きい第１充電回路（１）（２）から時定
数の小さい第２充電回路（１）（３）に充電動作を切り
換える為、安定した充電電圧を短時間で供給でき、この
結果、確実なＡＤ変換を短時間で行うことができる。
で、時定数の大きい第１充電回路（１）（２）から時定
数の小さい第２充電回路（１）（３）に充電動作を切り
換える為、安定した充電電圧を短時間で供給でき、この
結果、確実なＡＤ変換を短時間で行うことができる。
【００１３】
【発明の効果】本発明によれば、充電素子の充電過程
で、時定数の大きい第１充電回路から時定数の小さい第
２充電回路に充電動作を切り換える為、安定した充電電
圧を短時間で供給でき、この結果、確実なＡＤ変換を短
時間で行うことを可能とできる利点が得られる。
で、時定数の大きい第１充電回路から時定数の小さい第
２充電回路に充電動作を切り換える為、安定した充電電
圧を短時間で供給でき、この結果、確実なＡＤ変換を短
時間で行うことを可能とできる利点が得られる。
【図１】本発明の逐次比較型ＡＤコンバータを示す図で
ある。
ある。
【図２】図１の充電特性を示す特性図である。
（１） コンデンサ （２）（３） 抵抗 （４） ＰＷＭ信号発生器 （５） 充電切換回路 （１０） 放電回路 （１３） 比較器 （２３） ８ビットレジスタ
Claims (2)
- 【請求項１】 アナログ信号をｎビットのデジタル信号
に変換する逐次比較型ＡＤコンバータにおいて、 ２n種類のデューティ波形を発生できるＰＷＭ信号発生
器と、 第１時定数を有し、前記ＰＷＭ信号のデューティに応じ
て充電を行う第１充電回路と、 前記第１充電回路の充電素子を共有して第２時定数（＞
第１時定数）を有し、前記ＰＷＭ信号のデューティに応
じて充電を行う第２充電回路と、 前記充電素子の充電過程で、前記第１充電回路から前記
第２充電回路に充電動作を切り換える充電切換回路と、 前記充電素子の充電電圧を放電する放電回路と、 前記アナログ信号及び前記充電素子の充電電圧を比較す
る比較器と、 前記比較器の比較出力に応じてｎ種類の制御信号を順次
発生し、前記ＰＷＭ信号のデューテイ、前記充電素子の
充電時定数の切り換え、及び前記充電素子の放電を制御
する為に、前記制御信号を前記ＰＷＭ信号発生器、前記
充電切換回路、及び前記放電回路に帰還する制御信号発
生器と、 前記比較器の比較出力を前記ｎ種類の制御信号に同期し
て上位ビットから順次保持するｎビットレジスタと、 を、備えたことを特徴とする逐次比較型ＡＤコンバー
タ。 - 【請求項２】 アナログ信号に所定の演算処理を施す為
に、マイクロコンピュータに内蔵されたことを特徴とす
る請求項１記載の逐次比較型ＡＤコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04270258A JP3081387B2 (ja) | 1992-10-08 | 1992-10-08 | 逐次比較型ａｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04270258A JP3081387B2 (ja) | 1992-10-08 | 1992-10-08 | 逐次比較型ａｄコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120828A true JPH06120828A (ja) | 1994-04-28 |
| JP3081387B2 JP3081387B2 (ja) | 2000-08-28 |
Family
ID=17483747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04270258A Expired - Fee Related JP3081387B2 (ja) | 1992-10-08 | 1992-10-08 | 逐次比較型ａｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081387B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030802B2 (en) | 2003-11-07 | 2006-04-18 | Sanyo Electric Co., Ltd. | AD converter |
| WO2019116444A1 (ja) * | 2017-12-12 | 2019-06-20 | オリンパス株式会社 | Ａｄ変換回路、撮像装置、および内視鏡システム |
-
1992
- 1992-10-08 JP JP04270258A patent/JP3081387B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030802B2 (en) | 2003-11-07 | 2006-04-18 | Sanyo Electric Co., Ltd. | AD converter |
| WO2019116444A1 (ja) * | 2017-12-12 | 2019-06-20 | オリンパス株式会社 | Ａｄ変換回路、撮像装置、および内視鏡システム |
| US10958283B2 (en) | 2017-12-12 | 2021-03-23 | Olympus Corporation | AD conversion circuit, imaging device, and endoscope system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3081387B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4344067A (en) | Analog to digital converter and method of calibrating same | |
| JP4026422B2 (ja) | 電源制御回路、多チャネル電源回路装置、及びソフトスタート回路 | |
| JP2768715B2 (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
| US6583745B2 (en) | A/D converter | |
| JP2751186B2 (ja) | ディジタル・アナログ変換回路 | |
| US5367204A (en) | Multiple digital clock edge generator circuit and method | |
| EP0926829A1 (en) | Output circuit for digital integrated circuit devices | |
| JPH11308082A (ja) | チョッパ型コンパレータ | |
| JP3081387B2 (ja) | 逐次比較型ａｄコンバータ | |
| US7834794B2 (en) | A/D converter | |
| US7573415B1 (en) | Area and power efficient analog to digital converter and methods for using such | |
| JPH1131968A (ja) | Ａｄ変換器 | |
| US6542107B1 (en) | Flash analog-to-digital converter using folded differential logic encoder having capacitors which distribute charge | |
| JP3382818B2 (ja) | Ｄ／ａ変換器のテスト回路 | |
| JPH06120829A (ja) | 逐次比較型ａｄコンバータ | |
| JP3024514B2 (ja) | ソレノイド制御装置 | |
| JP7231490B2 (ja) | データ伝送方法及びデータ転送装置 | |
| JPH06224708A (ja) | パルス幅変調回路 | |
| JPH09247497A (ja) | クランプ回路 | |
| JP3760503B2 (ja) | クランプ回路 | |
| KR100207508B1 (ko) | 디지털 아날로그 컨버터 | |
| JPH10336034A (ja) | 電圧変化によりパルスを変化させる電圧／パルス変換機 | |
| JPH11340830A (ja) | 逐次比較型ａ／ｄコンバータ回路 | |
| JP2997221B2 (ja) | Ａ／ｄ変換回路 | |
| EP0159709A2 (en) | Low power high speed analog to digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |