JPH061205B2 - ソリツドステ−ト累積動作量測定システム - Google Patents

Description

【発明の詳細な説明】 本発明は、電圧を使用し得る機械または装置の動作総量
を測定、表示する累積動作測定システムの改良に係わ
る。本発明は特に、電気装置または機器に印加される動
作電圧を検出することによって該電気装置または機器の
動作総量を測定するのに有効である。動作量の測定は総
動作時間または動作開始回数、あるいはその両方を用い
て行なう。動作電圧はシステムへの電源電圧と別個にし
ても同じにしてもよい。

発明の背景 多くの装置、特に通信、データ処理、航行管制用等の電
子システムのような電動装置では、累積動作量を測定す
る何らかの手段を備えるのが望ましい場合が多い。高い
信頼性が要求される場合は特にこのことが言える。累積
動作量測定値は、その装置または機器の信頼性を確保す
るために定期保全またはオーバーホールを行なう時期、
あるいは完全に交換する時期を決定する基準となるもの
である。航空機等の場合、信頼性は特に重要な問題とな
るものである。

従来の動作時間を測定する累積動作量測定システム
（「経過時間表示器」と称する）では周波数による電気
機械式カウンタを備え、同期モータまたはパルス回路を
用いて自動車の走行距離計の機械的レジスタと同様の機
械的数値レジスタを作動する。このような従来の構造に
は重大な限界や欠点が幾つかある。例えば、装置の精度
が色々な要因により制限されるという欠点がある。その
要因の中でも最も重要なのが動作圧力の開始に対する応
答が遅いことである。これは計時する機器を始動する毎
に５秒程度の損失があることによる。また、機体がやや
大きくかさばるという欠点もある。小型化しようとすれ
ば、分解能を約５桁に制限されるのが普通である。これ
によって累積動作時間の記憶精度がさらに低下する。ま
た、このような電気機械的累積動作時間表示器は比較的
高価でもある上、１つ１つが相当の重量になる。重量を
落とすことを重要な課題とする航空機等の搬送機械にお
いても多数の表示器を要することを考えた場合、以上に
挙げた要因は重大な問題となると言える。

電気機械的経過時間表示器のもう１つの問題点は、累積
動作時間を記録する唯一の手段ですらオペレータが経過
時間表示器を目視読取りして、読取値を手作業で記録す
る必要がある点である。

電気機械的経過時間表示器のさらにもう１つの問題点
は、累積動作時間を記録すべき機械においては各種の電
圧および周波数が錯綜するため、各種電圧および周波数
で動作するように構成された各種形式の時間表示器を備
える必要のあることである。

本発明は以上に挙げたような従来の動作量測定システム
の欠点と限界を防止、克服するものである。

本発明の実施において提供される累積動作量測定システ
ムは、電圧供給源に接続されて動作電圧に応答して動作
し、その動作電圧の存在する時の動作量の合計を精密に
測定する測定システムであって、電源電圧によって充電
されるように接続されているコンデンサと、この下位端
部において計数すべき動作電圧信号を受信して前記信号
を総動作量測定値として記憶するように接続されている
揮発性多段メモリレジスタと、前記揮発性メモリレジス
タのステージの少なくとも幾つかと対応するステージを
有している不揮発性多段メモリレジスタと、電源電圧が
除去されるとそれを検出する第１の検出手段と、前記コ
ンデンサに蓄積したエネルギーによって動力供給される
ように接続されると共に前記第１の検出手段に接続され
ており、それに応答して動作して前記揮発性メモリレジ
スタに記憶させた計数値を前記不揮発性メモリレジスタ
に転送してその中に計数値に関係なく記憶させる蓄積シ
ーケンス手段と、前記第１の検出手段の一部に接続され
ており、前記動作電圧信号が選択された最初時間内に受
信されなかったならば、前記蓄積シーケンス手段が前記
揮発性メモリレジスタに記憶された前記計数値を前記不
揮発制メモリレジスタに転送しないように構成されたリ
アームフイマ手段と、電源電圧が印加されるとそれを検
出する第２の検出手段と、前記第２の検出手段に接続さ
れており、それに応答して動作して前記不揮発制メモリ
レジスタの中に記憶されている計数値を前記揮発性メモ
リレジスタに転送し得る呼出シーケンス手段と、前記第
２の検出手段の一部及び前記呼出シーケンス手段に接続
されており、動作電圧が閾値電圧より大きくかつ前記呼
出シーケンス手段が前記揮発性メモリに記憶されたデー
タを前記揮発性メモリレジスタへと呼出す呼出シーケン
スを完了させた後にのみ動作信号を受信且つ計数するべ
く前記揮発性メモリレジスタを動作可能にするために動
作可能であり、誤った計数動作信号が前記揮発性メモリ
レジスタによって受信されないことを更に確実にする回
路手段とを含んで成る。

具体例 第１図を詳細に参照すると、ここに示されるのはスイツ
チ16を介して主端子10,12および電源14に接続される構
成の累積動作量測定システムである。スイツチ16の主目
的は電源14と電力負荷装置18とを接続することである。
本発明の動作量測定システムの主な目的は、電力負荷装
置18の総動作時間または総動作回数を測定することによ
り、その装置が信頼性を確保するために定期点検を要す
る時期または交換すべき時期を決定することであると言
える。

第１図の具体例は総動作時間の測定のみを対象とする。

第１図の動作量測定システムの主要構成部品としては、
エネルギー蓄積兼フイルタコンデンサ20、不揮発性メモ
リ22、発振器24、デイジタル割算器回路として作用する
一連のステージ28〜42を含む揮発性カウンタメモリレジ
スタ26がある。割算器回路28は係数72で割算を行なうの
が望ましい。割算器30〜42はそれぞれ係数10で割算を行
なうのが望ましい。割算器30〜42は一まとめにして10進
レジスタ27と呼ばれることがある。

スイツチ16を閉じて電圧が動作量測定システムに印加さ
れると、振揮発性メモリ22にそれまでに記憶されている
測定数値が呼出シーケンサ44によって呼出されて、揮発
性メモリレジスタ26の中に記憶されて後に時間の測定が
開始される。時間の測定は発振器24から割算器回路46お
よび接続線85を介して揮発性メモリレジスタ26に送出さ
れる計時パルスを用いて行なう。スイツチ16を開くか、
あるいは電源14の故障などによって動作量測定システム
から電圧が除去されると、揮発性メモリレジスタ26に記
憶されている数値が蓄積シーケンサ回路48の動作によっ
て不揮発性メモリ22に記憶される。この蓄積動作のため
のエネルギーは、エネルギー蓄積コンデンサ20から供給
される。但し、前記コンデンサ20から蓄積シーケンサ48
につなぐ接続線は不図示である。

メモリに記憶された情報をユーザが使用できるようにす
るために、直列エンコーダ回路50を設けて揮発性メモリ
レジスタ26に記憶されている情報を読出し、その情報を
一連のデイジタル符号化パルスとして出力バツフア54か
らレジスタ56を介してデータ出力端子54に送出するよう
にするのが望ましい。第４図に関連して後述する読取り
装置を出力端子54に接続してもよい。また端子12の12A
にも接続して電圧基準点としてもよい。読取装置を端子
59にも接続して時間測定システムへの電圧入力とし、不
揮発性メモリ22に記憶されている情報を呼出しシーケン
サ44によって揮発性メモリ26に呼び出すことにより、シ
ステムに別に付勢しなくても直列エンコーダ50を介して
読出しできるようにするのも望ましい。

揮発性メモリレジスタ26は以下、揮発性多段メモリレジ
スタまたはカウンタと称する場合がある。不揮発性メモ
リ22についても、不揮発性多段メモリレジスタと称する
場合がある。

入力端子10からの線上に直列に、直列抵抗器60とダイオ
ード62とを設けて、電源14と時間測定システムとの間を
電気的に分離するのが望ましい。時間測定システムと端
子12とも同様に分離するために、該端子からの線上に直
列抵抗器58を設けるのが望ましい。抵抗器58,60はコン
デンサ20と共に低域フイルタを形成し、高周波ノイズ信
号の通過を阻止する。ダイオード62も時間測定システム
が基本的には直流システムであるにもかかわらず交流電
源14から電力供給できるようにするという重要な機能を
果すものである。またダイオード62は、時間測定システ
ムがコンデンサ20から電力供給を受けている蓄積シーケ
ンス動作中、電力負荷装置18のインピーダンスから時間
測定システムを分離するという非常に重要な機能も果し
ている。従って、スイツチ16が開いている時、又は電源
電圧が何らかの理由で降下した時は、ダイオード62がコ
ンデンサ20からの電圧によってバツクバイアスされるた
め、電力負荷装置および電源インピーダンスが時間測定
システムをパワーダウンさせる要員となることはない。
この他、抵抗器58,60が装置のオペレータや修理工に大
きな電気ショツクを与える危険性を少なくするという所
望の機能を果している。

本発明の好適具体例では、破線64の右側に示した構成部
品全部を、大量に経済的に製造できる注文製造集積チツ
プであるモノリシツク半導体チツプ回路の中に組入れる
のが望ましい。このチツプ回路はＣＭＯＳ（相補的金属
酸化物・ケイ素）技術によって実施するのが望ましい。

集積回路チツプの外側に設ける主要構造部品は、コンデ
ンサ20、ダイオード62、そして発振器24の動作制御を行
なうように接続されている結晶66のみである。

集積回路内部では、引込み線の間に電圧制限装置68を挿
入して時間測定システムにかかる最大電圧を制限するよ
うにしている。電圧制限装置68はツエナーダイオードや
ツエナーダイオードに類似の装置としてもよい。また、
コンデンサ20の放電を行ないながら時間測定システムか
ら入力電圧を除去する時間に生じる電圧降下特性を予測
可能なものとするために、入力線の間に放電負荷回路70
を設けるのが望ましい。負荷回路70は能動回路としても
よいし、図示の抵抗器のような受動回路としてもよい。
ＣＭＯＳ回路の場合、予測可能で再現可能な負荷特性を
獲得するのが難かしいことが多いにも関わらず、放電中
のコンデンサ20両端の負荷を適正に予測して遮断中の回
路の正確な動作量および正確な動作タイミングを決定す
る必要があるため、負荷回路70の果す役割は重要であ
る。負荷回路70のインピーダンスの選択または調節は、
ＣＭＯＳ回路チツプの測定負荷インピーダンスを補償し
て遮断時間を予測可能なものにするように行なう。

呼出しシーケンサ44及び蓄積シーケンサ48はそれぞれ、
電圧比較増幅器76,78から受信する信号を基にラツチ回
路72,74によって制御される。電圧比較増幅器76,78は、
抵抗器80,82,84から成る電圧分割器ネツトワークの両端
で検出される基準電圧に一部応答する。電圧分割器ネツ
トワークは電圧基準回路と称される。電圧基準回路は、
概略的にツエナーダイオード86として図示される電圧制
限装置を含んでおり、これが電圧分割器ネツトワークの
抵抗器82,84の両端に接続される。

電圧比較増幅器76,78は、抵抗器88,90から成る電圧分割
器の両端で検出される端子電圧の一部分にも応答する。
電圧分割器80-82-84と88-90は、電源スイツチ16を閉じ
た後電圧が当初上昇する際、電圧分割器80-82-84から比
較増幅器76,78に供給される電圧の方が電圧分割器88-90
から前記比較増幅器に供給される電圧より常に大きくな
るように構成される。換言すると、90の抵抗対88の抵抗
の比の方が84の抵抗対80及び82の結合抵抗の比より小さ
くなるように構成される。このことは、比較増幅器76の
反転入力が当初ハイであり、比較増幅器78の非反転入力
が当初ハレベルイであることを意味する。つまり、比較
増幅器78の初期出力がロジツク「１」であり、比較増幅
器76の初期出力はロジツク「０」である。

ところが、両電圧分割器両端の電圧が上昇すると、電圧
制限装置86から見た抵抗器82,84両端の電圧がやがて当
該装置の定格電圧に達し、その後は２つの抵抗器両端の
電圧降下が電圧制限装置86の定格に制限される。このこ
とは、分割器80-82-84から閾値増幅器76,78への入力電
圧がその後は一定に保持される一方、電圧分割器89-90
から比較増幅器の各々に供給される電圧の方は上昇を続
けることを意味する。その結果、どこかの時点で比較増
幅器78への反転入力に印加される電圧が該比較増幅器の
非反転入力にかかる電圧を超え（閾値を超える）、電圧
分割器88,90からの高い方の電圧において、増幅器76へ
の非反転入力にかかる電圧が該増幅器への反転入力に印
加される電圧を超える（閾値を超える）。従って、比較
増幅器78からの出力がまずロジツク１からロジツク０に
切換わった後、電圧分割器88-90から誘導される電圧が
上昇するに従って比較増幅器76からの出力がロジツク０
からロジツク１に切換わる。

スイツチ16の開路により端子電圧が低下すると、逆の作
用が生じる。高い方の電圧比較増幅器76がまずオフにな
り（ロジツク１からロジツク０に切換わり）、その後低
い方の電圧比較増幅器78がオンになる（ロジツク０から
ロジツク１に切換わる）。このように比較増幅器76,78
がそのロジツク切換えシーケンスによって電圧変更方向
を示す。

電圧基準回路80-86及び電圧分割器88-90の構成部品は所
定の電圧切換えレベルになるように調和させられる。例
えば、端子10-12の入力端子電圧レベルが例えば2.5ボル
トである時に比較器78が切換わるように各回路を構成
し、比較増幅器76は端子電圧が約3.2ボルトである時に
切換わるように構成することができる。

上述の比較増幅器76,78の各出力がラツチ回路72,74を制
御して、それによって呼出しシーケンサ44及び蓄積シー
ケンサ48を制御する働きをする。初期始動と同時に増幅
器78からのロジツク１の出力が図示のようにラツチ72の
リセツト入力に与えられて、ラツチ72をリセツト状態に
維持することにより呼出しシーケンサ44が接続線77を通
じて直ちに解除されるのを防止する。ところが、電圧の
上昇と共に比較増幅器78からの出力がロジツク０にな
り、次いで比較増幅器76からの出力がロジツク１にな
り、この比較増幅器76からのロジツク１の信号がラツチ
回路72の設定入力に印加されてラツチ回路72を設定す
る。この結果、呼出しシーケンサ44へと続く出力接続線
77を介してラツチ72のＱ出力の正方向縁部がシーケンサ
を作動して、不揮発性メモリ22から揮発性メモリレジス
タ26へのデータ呼出しを開始する。

ラツチ72が設定される時点で、接続線77を介して比較器
76からのＱ出力が時間遅延回路81にも供給される。時間
遅延回路81は呼出しシーケンサ44が完全に動作できるだ
けの遅延区間をあけた後に、ＡＮＤゲート83に出力を与
える。比較器76から接続線79へ出力された出力信号は、
直接ＡＮＤゲート83へ送られる。ＡＮＤゲート83での入
力を結合することによって提供されるＡＮＤゲートの出
力が、揮発性メモリレジスタ26の第１ステージ28を始動
する。回路81による時間的遅延によって、揮発性メモリ
レジスタ26が発振器24から周波数分割器46および接続線
85を介して供給されるパルスの計数を、その前の正確な
計数値が揮発性メモリレジスタ26に無事に記憶された後
に初めて開始できる。

周波数分割器46は、比較増幅器78から接続線87を介して
与えられるロジツク１の初期出力によって動作不能にさ
れるのが望ましい。但し、比較増幅器78の閾値を通過す
ると直ちに、またロジツクがロジツク０になるともうそ
の動作不能化が無効になり、周波数分割器46は動作を開
始して接続線85を介して揮発性メモリレジスタ26の入力
へと分割したパルスを送出するようになる。

分割器46は文字「Ｃ」で概略的に示すクロツク出力も出
力し、このクロツク出力によって呼出しシーケンサ44、
蓄積シーケンサ48、直列エンコーダ50等のシステム構成
要素の動作をクロツクする。

蓄積シーケンスラツチ74は、呼出しラツチ72に供給され
たのと同じリセツト信号を比較増幅器78から受信するよ
うに接続されている。蓄積シーケンスラツチ74への設定
信号はラツチ72のＱ出力から引出されているため、ラツ
チ72が設定されるまでラツチ74が設定されることはな
い。そのため、蓄積ラツチ74は呼出シーケンサラツチ72
と連動して動作し、ラツチ72からＱ出力が与えられる時
に限って接続線89から蓄積シーケンサ48へＱ出力を出
す。ところが、蓄積シーケンサ48はＱ出力の下降縁だけ
で動作して蓄積シーケンスを開始する。従って、比較増
幅器76,78の検出する圧力が下降してラツチ74をリセツ
トするまで蓄積シーケンサが作動されることはない。ラ
ツト72と74が連動するため、また呼出シーケンサ44がＱ
信号の立上りにしか応答せず、かつ蓄積シーケンサはＱ
信号の下降縁にしか応答しないため、第１図の具体例で
は、ラツチ72及び74を単一ラツチに結合することもでき
る。

本発明のシステムはこの他にマスタリセツト回路91を含
むのが望ましい。マスタリセツト回路91は常時は入力接
続線92からのロジツク０の入力信号を受信し、その信号
がある間は動作してリセツトを生じることはない。とこ
ろが、ロジツク１の信号を受信すると同時にマスタリセ
ツト回路91が作動して、接続線94にリセツト信号を発信
し、揮発性メモリレジスタ26のカウンタ全部をリセツト
する。これはシステムの初期化や、システムをゼロに再
初期化する時に使用されるものである。例えば、マスタ
リセツト回路91により揮発性メモリレジスタ26をリセツ
トすると、システムは直ちに停止して蓄積シーケンサ48
を動作させて不揮発性メモリにゼロのカウントを蓄積さ
せることができる。

第２図は、第１図の実施態様の変更例であり、第１図の
システムを実質的に改善したものであるため、好適具体
例であると言える。第１図の類似の構成要素と直接対応
する構成要素については全て、対応する参照番号を付け
たが、分割器回路30〜42については別個に示さず、10進
レジスタ27としてまとめて示している。第２図の特徴で
第１図のものと対応するものについては詳細に説明しな
い。次の第２図に関する説明では、第１図のものと異な
る特徴に重点を置いている。

第２図の構成で最も重要な相違点の１つが、下側閾値比
較器78と上側閾値比較器76との各端子電圧の中間の入力
端子電圧に応答する閾値回路96を新たに加えたことであ
る。例えばもし下側閾値比較器78は入力端子10〜12が2.
5ボルトであるという条件に応答し、かつ上側閾値比較
器76は入力端子10〜12が3.2ボルトであるという条件に
応答するとした場合は、中間閾値は入力端子10〜12で電
圧2.9ボルトに応答する。これを達成するために、電圧
基準電圧分割器80-82-84の中に新たにもう１つの抵抗器
98を設けている。抵抗器82は、82Aの符号が意味するよ
うに抵抗器98に合わせて数値を変更することにより、両
抵抗器82Aと98の抵抗値の和が先の抵抗器82のみの場合
の抵抗値と等しくなるようにしなければならない。

中間閾値回路96を用いて、接続線100から蓄積シーケン
サラツチ74のリセツト入力に電力供給する。始動時は比
較器回路96がロジツク１であり、前の場合のようにラツ
チ74をリセツト状態に保持している。この状態が2.9ボ
ルトの閾値を超えるまで継続される。閾値を超えた時点
で比較回路96がロジツク「０」に切換わり、ラツチ74か
らリセツト信号が除去される。但し、第２図の変更実施
態様では、電圧が比較回路76の閾値である3.2ボルトの
閾値を超えると蓄積シーケンサラツチ74が直ちに設定さ
れるわけではない。代りに呼出しラツチ72から「設定」
出力がリアームタイマ(rearmtimer)102に送られて、リ
アームタイマがタイムアウトして後に初めて該リアーム
タイマから蓄積ラツチ74の「設定」入力へ「設定」信号
が供給されるのである。リアームタイマ102がタイムア
ウトしてラツチ74の設定が終るまでは、ラツチ74をリセ
ツトして電圧の波頭を負に進行させ、接続線89を介して
蓄積シーンサ48を付勢することはできない。

上述の構成の目的は、スイツチ16の故障その他の理由に
よって生じる場合のある入力端子電圧の急速な揺らぎに
応答して蓄積シーケンサ48が不要の動作や見当違いの動
作をするのを防止することにある。スイツチ16はソレノ
イド作動式電気接触器として実施することが多いことは
理解されよう。このような接触器は、接触の「バウンス
（はね返り）」と言った問題を受け易い。また、振動や
機械的シヨツクと言った状態や低電圧条件下では、誤動
作も生じ易い。リアームタイマ102は、もしそのリアー
ムタイマが設計された時間に亘って入力電圧が接続しな
ければ蓄積シーケンサラツチ74の「アーミング(armin
g)」を阻止することによって上記のような問題を回避す
るように構成されている。リアームタイマはラツチ74の
リアーミングにおいて所望の遅延間隔を与えるように設
計することができる。例えばその間隔を４秒程度とする
ことができる。但し、好適実施態様においては、リアー
ムタイマ102の遅延間隔を、付随線106の信号によって制
御するリアーム遅延セレクタ回路104によって変更する
ことができる。例えば４秒から１秒に変更することがで
きる。あるいはまた、必要に応じてリアーム遅延セレク
タに２本またはそれ以上の制御信号線を設けて、４種類
またはそれ以上の遅延間隔の中から１つを選択するよう
にもできる。

リアームタイマ102は、ラツチ72からのＱ出力がラツチ7
2のリセツトと共にロジツク「０」になると必ず自動的
にリセツトされるように構成される。従って、もし入力
電圧が一時的にしか存在しない場合は、リアームタイマ
は決してタイムアウトして蓄積シーケンサラツチ74をア
ーミングすることはなく、従って蓄積シーケンサも決し
て作動されることはない。

このことが極めて重要であるのは、回路をＣＭＯＳ（相
補形酸化金属・シリコン）技術で実施するのが最も経済
的で便利であるが、メモリ22等の不揮発性メモリをＣＭ
ＯＳ技術で実施すると「書込み」サイクル寿命が短かく
なるためである。従って、不揮発性メモリ22にデータを
記憶させることが必要な蓄積シーケンサ48の作動を、も
し無駄な場合は回避できるようにするのが非常に重要と
なる。

この他にも予防措置として、蓄積シーケンサ48の早過ぎ
る作動を防止するために、初期の低電圧条件下で比較増
幅器78からのロジツク１の出力を動作不能化信号として
接続線108,110を介して蓄積シーケンサ48に送るのが望
ましい。この後、比較増幅器78の閾値がシステムの電圧
の上昇と共に2.5ボルトに達すると同時に、この動作不
能化信号が除去される。接続線108上の電圧をゲート回
路112も動作不能化するように接続するのが望ましく、
それによって電圧の上昇に伴なって2.5ボルトの閾値を
起すまでは回路の残余部に電力が加えられるのを防止す
る。ゲート回路112は、端子電圧が2.5ボルトに達するま
では回路の大部分が作動しないという原則を示すもので
ある。但し、比較増幅器78から接続線108上に出される
出力信号によって各回路素子を直接ロジツク切換えする
と言った他の方法でも同じ結果を得ることができる。比
較増幅器78はまされに低の入力電圧から2.5ボルトまで
の範囲に亘って非常に確実にかつ一定してロジツク１の
出力を与えて、2.5ボルトの閾値に達するまでは残りの
回路部分を確実に動作不能としておけるように特別に設
計されている。これによってシステムの機能障害、特に
定格電圧に達するのが非常に遅くなると言った電源シス
テムの故障から生じる機能障害を防止できる。

第２図のシステムと第１図のシステムのもう１つの主な
相違は、呼出しシーケンサ44の動作完了まで揮発性メモ
リレジスタ26の動作を遅延させる時間遅延81の代りに、
シーケンサ44の動作完了を接続線114の出力で信号化
し、これによってＡＮＤゲート83Aを作動して揮発性メ
モリレジスタ26を動作可能にする出力を提供する点であ
る。ＡＮＤゲート83Aのもう１つの入力は、閾値回路76
の出力から接続線79Aを介して得られる。接続線117の第
３入力はシステムが時間を測定中はロジツク「１」であ
るが、これについては後に詳述することにする。このよ
うに回路構成する結果、上側の閾値電圧値3.2ボルトよ
り高くなって接続線79A上をＡＮＤゲート83Aに動作可能
化信号を与えるまではカウンタ26Aが動作可能化され
ず、出力信号が呼出シーケンサ44から出現して接続線11
4からＡＮＤゲート83Aに入るようになる。

システムを高速度で動作できる可能性を備えておくこと
は、試験を行なう上で非常に望ましいことである。この
ために望ましくはカウントダウン速度セレクタ回路を設
けて、周波数分割器46から高い方の周波数を受信選択す
るように連結し、揮発性メモリレジスタ26の高速動作に
備える。セレクタ回路118は接続線120から選択的に印加
される信号によって高い方の周波数を選択するように動
作可能とするのが望ましい。

もう１つ第２図の実施態様が第１図の実施態様と異なる
点は、揮発性メモリレジスタ26Aの割算計数72の割算器2
8Aと10進レジスタ27との間に回路122を設けて、回路動
作を累積動作量測定システムから累積事象カウンタシス
テムに変換するようにした点である。従って、回路122
を「変換回路」または「プログラム可能変換回路」と称
する。変換回路122は閾値回路76から接続線79Aを介して
閾値信号を受信する。変換回路122はまた蓄積ラツチ74
のＱ出力から接続線89Aを介して蓄積ラツチ出力も受信
する。変換回路122はさらに、図中「Ｃ」の符号の入力
で示すように周波数分割器46からクロツク信号も受信す
る。この他、変換回路122は３本の外部端子接続線124,1
26,128からプログラム信号および情報信号を受信する。

システムが累積動作時間の測定動作を行なう場合は、回
路122は直列エンコーダ50への接続線130にロジツク１の
出力を与える。これによってデータの読取り時に直列エ
ンコーダ50と出力バツフア52から供給される情報に付加
的なデータ「ビツト」が加わる。この付加的なロジツク
１のビツトは、データの読み手に対してシステムが事象
の計数ではなく累積動作時間の測定を行なっていること
を知らせる。もしシステムが事象の計数を行なっている
時は、接続線130の出力がロジツク０になり、従って読
取りシステムの読出しを動作時間ではなく事象の計数値
として識別する。

端子接続線124,126,128が電圧入力を受けない時は（ロ
ジツク０）、変換回路122は動作時間測定モードにな
り、システムの動作は上述の第２図の動作と一致する。
色々な組合わせのロジツク１の信号を入力接続線124,12
6,128に印加すると、変換回路122がシステムを変換し
て、「２線式」または「３線式」の事象カウンタとして
動作させる。本明細書の中では、２線式事象カウンタを
「パワーオン」事象を計数する事象カウンタと定義する
（動作電圧信号は電源電圧と同じ）。３線式事象カウン
タは連続的に付勢されて、「パワーオン」とは別の事象
を電気的事象信号によって計数するカウンタである（動
作電圧信号は電源電圧と別である）。

第３図は変換回路122の詳細部を示す略回路図である。
変換回路122は、ＡＮＤゲート131,132,134、ＯＲゲート
136,138,140,142,144,145、ＮＯＲゲート146、及びイン
バータ148,150を含むデイジタルロジツク切換え素子を
含んでいる。その他カウンタ152,154及びラツチ回路156
も含んでいる。

システムを３線式事象カウンタとして用いる場合は、後
に詳述するようにカウンタ回路152,154とそれに付随す
るロジツク素子とでデイジタルフイルタを構成する。

先にも言及した通り、３つの制御入力124,126,128の全
部にロジツク０の入力が与えられる時は、システムは動
作時間測定システムとして動作する。このような動作条
件下で接続線124上のロジツク０がＡＮＤゲート131を動
作不能とし、接続線126からのロジツク０と共にＮＯＲ
ゲート146の動作を許容して接続線117Aにロジツク１の
出力を与えてＡＮＤゲート132の動作を許容する。こう
してＡＮＤゲート132の動作を許容することで、割算器
回路28AからＡＮＤゲート132およびＯＲゲート136を介
して10進レジスタ27への受信パルスが自由に流れるよう
になる。ＮＯＲゲート146からのロジツク１も共通接続
線130を介して供給され、第２図の直列エンコーダ50に
対して前述のロジツク１の信号を与えることにより、シ
ステムが動作時間測定中であることを示す。ロジツク１
はまた接続線117を介して第２図のＡＮＤゲート83Aにも
供給されるため、ＡＮＤゲート83Aは第２図に関して上
に記載したように該ＡＮＤゲートに対する他の２つの入
力信号に応答することを許容される。

接続線126のロジツク０の信号もＡＮＤゲート134を不能
化するため、ラツチ回路156から接続線160を通る信号が
ＯＲゲート136を通過することはない。従って、ＡＮＤ
ゲート131,134が両方共動作不能であるため、ＯＲゲー
ト136は専ら割算器回路28からＡＮＤゲート132を介して
受信する動作時間信号に応答するようになる。接続線12
8上の連続的ロジツク０の信号が、インバータ148からＯ
Ｒゲート138に対してロジツク１の出力を与え、ＯＲゲ
ート138はカウンタ152をリセツトして該カウンタがカウ
ントアツプしないようにする。そのためカウンタ152の
出力が接続線158に出現してフリツプフロツプ156を設定
し、フリツプフロツプから接続線160にロジツク１の出
力を与えることはない。

システムが初期付勢されると、接続線162およびインバ
ータ150を介してＯＲゲート145に供給される信号により
ラツチ回路156に該ＯＲゲートからリセツト信号が与え
られる。インバータ150には第２図の閾値比較回路76か
ら接続線79Aを介してロジツク０の初期信号が供給され
る。システムの電圧が上がると、その信号がロジツク１
になり、結果的に接続線162からＯＲゲート145へロジツ
ク０が与えられる。しかし上述の動作条件下では、ラツ
チ回路156を設定する信号を与えられない。後の説明か
ら分かるように、カウンタ154が付勢されてカウントア
ツプし、結果的に接続線164に出力を出力して、ＯＲゲ
ート145からラツチ回路156へ別のリセツト信号を与え
る。

接続線126,128をロジツク０にしたままで制御接続線124
にロジツク１が与えられると、変換回路122が動作し
て、システムを２線式事象カウンタに変換する。第２図
の端子124と端子61との間にジャンパを接続して接続線1
24をロジツク１の接続線とすることができる。その動作
条件において、接続線124のロジツク１の信号によって
ＡＮＤゲート131が動作可能化される他は変換回路122は
前と同じように動作し、ＡＮＤゲート132はＮＯＲゲー
ト146によって反転された接続線124のロジツク１の信号
によって動作不能化される。従って、ロジツク０の信号
が、ＮＯＲゲート146の出力から接続130,117A,117に出
現する。ＡＮＤゲート132を動作不能化することで、割
算器回路28AからＯＲゲート136へのパルスの送出が阻止
される。またＡＮＤゲート131を動作可能化すること
で、接続線89Aから供給されるロジツク１の信号が10進
レジスタ27への入力としてＯＲゲート136を通過できる
ようになる。接続線89Aのロジツク１の信号は蓄積シー
ケンサラツチ74からの出力であり、第２図のリアームタ
イマ102のタイムアウトを知らせる。従って、このよう
な２線式事象カウンタとしての動作モードでは、パワー
アツプ動作がリアームタイマ102をタイムアウトできる
ほど長期間に亘って継続する場合、システムは１回のパ
ワーアツプ動作毎に１つずつカウントを記録して行く。
リアームタイマの動作については、先に第２図に関連し
て説明した通りである。

接続線130に供給されるＮＯＲゲート146からのロジツク
０の出力が第２図の直列エンコーダ50に送られ、読出し
情報の一部として、動作時間ではなく事象回数を測定中
であることを表示する。ＮＯＲゲート146からのロジツ
ク０の出力も接続線117を介して第２図のＡＮＤゲート8
3Aに供給され、それが割算器回路28Aを動作不能化す
る。システムの電圧が計数する事象毎に引上げられるに
従って、ロジツク１の信号がまず接続線124に出現す
る。この信号は、第２図の閾回路76が動作して呼出シー
ケンスラツチ72を介して呼出シーケンサ44の動作を開始
する前に、ＮＯＲゲート146を通過してＡＮＤゲート132
を動作不能化する。これによって、システムを２線式事
象カウンタとして動作させたい時は、第２図の割算器回
路28Aからの動作時間測定信号が変換回路122を通過しな
いようにできる。

システムを３線式事象カウンタとして使用する場合は、
接続線124の入力をロジツク０に維持し、接続線126の入
力をロジツク１に維持し、事象の計数を接続線128に印
加されるロジツク１の信号を基に行なう。このような動
作条件下では、ＡＮＤゲート131が動作不能化されるた
め、接続線89Aの信号によって検出されるリアームタイ
マ102の動作が計数に影響することはない。ところが、
接続線126にロジツク１の信号があるとＡＮＤゲート134
を動作可能化するため、カウンタ回路152,154を含むデ
イジタルフイルタから接続線160を介して供給されるロ
ジツク信号がＡＮＤゲート134を通過してＯＲゲート136
に達し、10進カウンタ27において計数される。同時に接
続線126のロジツク１の信号は、ＮＯＲゲート146を通っ
て接続線130,117A,117にロジツク０を与える。このロジ
ツク０の信号が直列エンコーダに供給される接続線130
上のロジツク１の標識を除去し、上述のようにＡＮＤゲ
ート132を動作不能化し、かつ第２図のＡＮＤゲート83A
を動作不能化して上述のように割算器28Aをターンオフ
する。

上述のようにシステムの始動と同時にラツチ156がリセ
ツトされるため、接続線160上に信号（ロジツク０の）
が出現することはない。ところが上記のように電圧の上
昇に伴なって接続線79Aのロジツク１の閾値信号がイン
バータ150を通って作用し、接続線162をロジツク０にす
るため、ＯＲゲート145からラツチ156に供給されるリセ
ツト信号が除去される。しかし設定信号が直ちにラツチ
回路156に印加されることはない。インバータ150からの
ロジツク１の初期出力もＯＲゲート144,138に送られる
が、カウンタ154及び152を動作しないリセツト状態に維
持するためである。しかし接続線79Aの信号がロジツク
１になり、かつインバータ150の出力がロジツク０にな
ると、ＯＲゲート144,138はもうその信号を受信しなく
なり、接続線128から誘導される信号にのみ応答できる
ようになる。

接続線128に計数すべきロジツク１の信号が出現する
と、その信号がインバータ148によって反転されてＯＲ
ゲート138からカウンタ152に供給されるリセツト信号の
その他の供給源を除去する。これによってカウンタ152
は、クロツク入力接続線166からＯＲゲート140を通って
供給されるクロツク信号に応答してカウントアツプでき
るようになる。カウンタ152の段階数と接続線166上のク
ロツク信号の周波数とによって決定される時間遅延間隔
の終了時にカウンタ152がタイムアウトして接続線158に
ロジツク１の信号を与え、ラツチ156を設定することに
よって、接続線160、ＡＮＤゲート134、ＯＲゲート136
を介して計数すべきパルスが与えられる。同時にロジツ
ク１の出力は分岐接続線158AからＯＲゲート140のもう
１つの入力に戻されて、カウンタ152はそのリセツト時
まで全計数状態に固定される。

その一方で接続線128上のロジツク１の信号がＯＲゲー
ト144を介してカウンタ154をリセツトしている（又は該
カウンタをリセツト状態に保持している）ため、カウン
タ154からラツチ回路156ヘリセツト信号が与えられるこ
とはない。

接続線128上の入力信号がロジツク１からロジツク０に
変わると、インバータ148がロジツク１の信号をＯＲゲ
ート138に与えてカウンタ152をリセツトし、ラツチ156
から設定信号が除去される。接続線128のロジツク０の
信号はＯＲゲート144にも供給されて、カウンタ154から
リセツト信号が除去される。その後カウンタ154は、接
続線166からＯＲゲート142を介して受信するクロツク信
号に応答してカウントアツプする。従って、もしロジツ
ク０の状態がカウンタ154をカウントアウトする程長時
間持続すると、結果的にロジツク１が接続線164に出現
して接続線164AとＯＲゲート142を介してカウンタ154を
ロツクアツプすると共にＯＲゲート145を介してラツチ1
56のリセツトも行なう。従って、接続線160においてラ
ツチ156からのロジツク１の出力が除去される。

以上の説明から理解されるように、カウンタ152,154を
含む回路はデイジタル低域フイルタの働きをしている。
従って、もしロジツク１の信号の持続時間がカウンタ15
2をカウントアウトさせてラツチ回路156を設定する程長
くない場合は、カウンタは次のロジツク０の信号によっ
て直ちにリセツトされ、ラツチ156はリセツトされず、
また間隔の短かいロジツク１の信号は計数されない。こ
れと同様に計数対象となる程度に持続時間の長いロジツ
ク１の信号がロジツク０の信号で終わっている場合は、
ラツチ156をリセツトするためには、そのロジツク０の
信号がカウンタ154をカウントアウトできる程度の期間
持続する必要がある。もし間隔がそれより短かいと、ラ
ツチ156をリセツトせずにカウンタ154がリセツトされ
る。従ってラツチ156が設定状態のままとなるため、そ
の後は計数すべきラツチ156の設定が個別に行なわれな
い。他方、もしロジツク０の状態がカウンタ154をカウ
ントアウトできる程度に長期間持続した場合は、ラツチ
156がリセツトされ、かつシステムはカウンタ152をカウ
ントアウトできる程度に持続するロジツク１の状態をも
う１つ計数できる状態となる。接続線160、ＡＮＤゲー
ト134、ＯＲゲート136、及び第２図のレジスタカウンタ
27を介して電圧の立上り波頭のみ計数されることが理解
される。

第１図及び第２図においては、各種の閾値回路78,96,76
が動作する実際の電圧は、それらの電圧の間に適当な間
隔がとられておりしかも閾値比較器回路78から回路96、
次に回路76と次第に増大して行く順序に配列されている
限り、余り重要ではない。換言すれば、上で挙げた2.5
ボルト、2.9ボルト、3.2ボルトといった閾値は単なる例
示にすぎない。但し、最も高い閾値、すなわち比較増幅
器76の閾値（以下Ｅ_Ｒと称する場合がある）は、動作温
度３０℃において2.9ボルトから3.4ボルトの範囲内とす
べきである。次の比較増幅器96の閾値電圧（以下Ｅ_Ｓと
称する場合がある）は、Ｅ_Ｒに対する比で0.87から0.95
とするのが望ましい。３番めの比較増幅器78の閾値電圧
（以下Ｅ_Ｌと称する場合がある）は、0.75Ｅ_Ｒから0.82
Ｅ_Ｒの範囲が望ましい。これらの電圧は比較増幅器の実
際の電圧ではなく比較増幅器78,96,76が動作する時の端
子10と12の間の端子電圧の値を表わすものであることは
理解されよう。

これまでの比較増幅器76,96,78の動作に関する記述で
は、基準電圧回路80〜86から３種類の基準電圧を提供
し、電圧分割器88,90からは入力電圧の分数値の１つし
か提供しないという概念に基いている。しかし必要に応
じてもっと簡単な基準電圧源から基準電圧１つを供給
し、３種類の閾値は中間抵抗器と共にさらに精巧な電圧
分割器88〜90を備えることによって設定し、入力電圧の
各部分を１つの基準電圧に付合わせて測定するようにし
てもよいことが理解されよう。集積回路チツプの構造に
おいては、80〜84および88-90のような電圧分割器を抵
抗器ではなくトランジスタ化した合成抵抗器または切換
式コンデンサ分割器として実施できることも理解されよ
う。

第２図の実施態様の動作では、システムの電圧が最初に
上昇してリアームタイマ102が始動すると、リアームタ
イマがタイムアウトする前にもし電圧が中断したり大幅
に低下して結果的にリアームタイマがリセツトされるよ
うな事態が生じた場合は、リセツト以前にリアームタイ
マの計時して来た全リアームタイマ間隔の中の一部分で
生じた時間間隔測定値がセーブされない。蓄積シーケン
スラツチが設定されて（またはリアームされて）おら
ず、従って蓄積シーケンサ48も作動されていないためで
ある。しかしこのような計時データの損失は重大なもの
ではない。なぜならこのように短時間の作動は計数に入
らない「偽似」作動であると考えられるためである。ま
たこのような事態が頻繁に起こるとも思われない。

但し、本発明の第２図の実施態様の最も興味深くかつ価
値ある特長の１つに、リアームタイマのタイムアウト中
の最初の４秒間という装置動作時間に取ったタイミング
データが、この４秒間全体で揮発性メモリレジスタ26A
において計数されるということがある。もしリアームタ
イマが通常の状況としてタイムアウトして蓄積シーケン
スラツチ74をリアームする場合は、蓄積シーケンサ48が
揮発性メモリレジスタ26Aから不揮発性メモリ22に計数
データを転送する時に４秒分全体のタイミングデータが
その蓄積シーケンサ48の動作によって最終的にセーブさ
れる。従って、システムの全体的動作の中にリアームタ
イマ102の動作によって誘因される遅延が存在すること
になるが、リアームタイマがタイムアウトする前に動作
電圧が降下するといった異常な状況を除いて４秒間（ま
たは１秒間）の遅延の間にデータが損失されることはな
い。

結晶66は、発振器24を32,768ヘルツで動作するように構
成された標準時計の結晶とするのが望ましい。割算器回
路46は、発振器24からの周波数を２から２¹⁴の係数で割
るようにするのが望ましい。その割算の結果、パルスが
接続線85上を1/2秒の速度で揮発性メモリレジスタ26
（または26A）の第１ステージに与えられる。次に係数7
2による割算シテージ28（または28A）が、1/2秒パルス
を100分の１時間に分割する。従ってステージ30（10進
レジスタ27の最下位ステージ）に印加されるパルスは、
100分の１時間の間隔毎に（36秒毎に）発生することに
なる。第１図に図示したように７つのステージがある場
合、該システムは全体で99,999.99時間の計数を1/100時
間から１万時間の単位で表示することができる。これは
測定および表示の範囲と精度を見事に組合せた結果と言
える。実際の測定値は1/2秒程度というこれよりさらに
高い精度で獲得しセーブすることができる。必要ならば
さらに小さい時間増分をセーブすることもできる。時間
間隔を測定する精度を向上するためには、ステージ28(2
8A)の測定値全部を蓄積シーケンサの動作によって不揮
発性メモリ22にセーブした後、不揮発性メモリから揮発
性メモリレジスタ26(26A)に呼出す方法をとる。

本項の冒頭で指摘したように、先行技術の電気機械的な
経過時間表示器は普通、動作電圧が最初に生じてから５
秒以内に測定動作を開始すると考えられる。これに対し
て本発明では、システムに電力を投入後数分の１秒以内
にカウンタおよび時間測定システムの動作が開始され
る。さらにシステム始動時のこの数分の１秒という遅延
でさえ、周波数分割器46とメモリレジスタカウンタ26(2
6A)のメモリレジスタ分割器ステージ28(28A)の組合わせ
の中で測定された時間に時間間隔を任意に加算すること
によって補償することができる。

システム始動時の主な誤差の原因は、コンデンサ20の初
期充電によって生じる遅延である。またシステムのター
ンオフ時にも、接続線79(79A)とＡＮＤゲート81(81A)を
介して印加される動作可能化信号の除去によって揮発性
メモリレジスタ26(26A)が停止する前に比較回路76にお
いてシステムの電圧が公称3.2ボルトまで降下しなけれ
ばならなくなり、やはり誤差の原因となる。これらの遅
延を総合したものに平均1/4秒の計数化誤差を加えたも
のを、システムの始動毎に揮発性メモリレジスタ26(26
A)に正確なミリセカンド数を任意に加算することによっ
て完全に補償し、絶対的に正確と言える数ミリセカンド
以内の精度を理論的に獲得できるようにするのが望まし
い。先行技術の装置では始動および停止誤差は、始動事
象が何回あるかによって実質的な累積誤差につながるた
め、この点が先行技術に優る重要な改良点と言える。

本発明の重要な利点および原理は、システムの応答の遅
延を必要なだけ増減できるようにして、高速に発生する
事象を認識または無視するように設計できることであ
る。この利点は、先行技術の経過時間表示器は事象カウ
ンタにはなかったものである。

揮発性メモリレジスタ26(26A)全体を２進デイジタル回
路において実施する。このことは係数72による割算ステ
ージ28(28A)が７つの２進ステージを内蔵しており、係
数10による割算の10進ステージ30〜42の各々が４つの２
進ステージを含んでいることを意味する。10進割算器ス
テージ30〜42においては、従来の２進から10進への符号
化方法を使用することができる。従って回路30のような
１つの10進ステージの４つの２進ステージの組合わせが
10までカウントアツプすると、回路は次の10進ステージ
へ「桁上げ」を送ると共にそれ自身の２進ステージ全部
をゼロにリセツトする。

本発明の実施において、この10進化２進システムを採用
することが絶対的には必要でないことは理解されよう。
従って、直２進計数メモリレジスタをレジスタ26(26A)
に用いて、構成をある程度経済的にすることもできる。
但し、２進符号化10進法の構成とすると読取器の動作と
構造の効率がややよくなり、その目的では望ましいこと
も事実である。

先にも述べたように、ＣＭＯＳ不揮発性メモリを用いて
システムをＣＭＯＳ技術で実施する場合、「書込み」サ
イクルの寿命が限られていることから必要以上の「書込
み」サイクルを避けることが極めて重要である。そのた
め揮発性メモリ26,(26A)および不揮発性メモリ22の最下
位ステージを製造する際、達成した計数値を不揮発性メ
モリ22に記憶させる時に要する状態変化数を少なくする
のが望ましい。例えば10進レジスタ27の最下位部に２進
符号化10進法カウンタではなく通称５段式ジョンソンカ
ウンタを使用することができる。５段式ジョンソンカウ
ンタはフリツプフロツプを４つではなく５つ使用してお
り、直線カウンタよりはシフトレジスタに類似の動作を
する。これと同様の最初の10進レジスタ部も10位シフト
レジスタとして実施することができる。同様の拡張を、
係数72による割算回路28(28A)と不揮発性メモリ22の関
連部分にも行なって不揮発性メモリの個々の２進素子の
状態変化数を減らすことができる。

第１図及び第２図に示した具体例、特に第２図の具体例
で重要性をもつ特長は、動作量記録システムが基本的に
はノイズ信号に応答して誤動作し易いディジタルシステ
ムであるのに対し、本発明のシステムはアナログ、デジ
タル両方の波回路とシーケンス制御回路によって完全
に保護されている点である。コンデンサ20及び関連抵抗
器が低域入力フイルタを構成し、閾値回路76,96,78の動
作によって細心の電圧シーケンス制御が行なわれ、電圧
レベルの変化の意味についてのあいまいさを無くしてい
る。またリアームタイマ102が波するかあるいは短時
間の偽似「オン」の検出からシステムを保護する。

本発明によると、メモリ22,26(26A)に記憶させたデータ
を読取るリーダを備える必要がある。第４図はこの目的
に適するリーダの概略図である。第４図のリーダは電池
168として示す電源と、信号処理器170と、メモリ172
と、デイジタル読出し表示装置174とを含む。プリンタ1
75も含ませることができる。

信号処理器は接続線176及び178に接続されており、電源
168から電力を受ける。リーダそのものは第１図のシス
テムまたは第２図のシステムに、該システムの端子59,5
4,12Aにおいて接続されている。これらの端子について
は第４図でも同じ符号を付している。端子59はそれによ
り第１図のシステムまたは第２図のシステムが電力を供
給される端子であり、読取り時に第１図または第２図の
システムに電力投入されていないと言った事故を防止す
る。端子12Aは電力返還接続または接地接続である。端
子54はデータ読出し端子である。第４図のリーダシステ
ムに瞬間接触プツシユボタン180を含ませて、これを信
号処理器170に接続して読取り動作を開始させるのが望
ましい。信号処理器170は常開接点184を含むリレーの巻
線182を不勢するように接続されており、リーダの接続
されている測定システムに電力を投入する。リレー182
〜184の代わりに電子パワースイツチを使用してもよい
ことが理解されよう。信号処理器170は、スタートボタ
ン180を閉じる毎にリレー182〜184を付勢すると共に、
読取り動作を開始する働きをする。

第１図及び第２図のシステムは、システムが付勢される
とデータ読取り端子54に順次符号化したデータの連続ス
トリームを提供するように構成されている。リーダの信
号処理器170（第４図）がそのデータストリームを受信
かつ認識し、データをメモリ172に記憶させた後、該デ
ータを視覚表示装置174上に表示するか、あるいはプリ
ンタ175でデータの印刷を行なう。データストリームの
好適なフォーマツトを示したのが第５図であり、これに
ついて次により詳細に説明する。

動作時、スタートボタン180を閉路してリレー182〜184
によって電源回路を完成した後適当な間隔をあけて、信
号処理器170が第１図のシステムまたは第２図のシステ
ムからの出力データストリームの検出と認識を開始す
る。１組の有効な直列読出しデータを認識かつ記憶する
ようにしてもよいが、望ましくは２，３組またはそれ以
上の組のデータを受信して記録し、検証のため比較する
のがよい。その後システムは自動的に停止して、パワー
リレー182〜184を開路する。この動作は代表的には４秒
以内で生ずる。第１図または第２図のシステムでは、接
続線59を通る付勢が計時する間隔の始点または計数する
事象の始点となるように見える。従って、第１図または
第２図のシステム全体が普通の方法で付勢される。ダイ
オード62がリーダのパワーシステムを電力負荷装置18の
インピーダンスから分離しているため、リーダからの電
力は専ら測定システムの方に供給される。

第２図のシステムと共に用いた場合、リーダの電力はオ
ン状態が４秒以上続かないため、リアームタイマ102の
動作を完了できる程持続しない。従って、電力を除去す
ると蓄積シーケンサ48が付勢されない。リーダを第２図
のシステムに接続する時間を付加的動作時間とて記録し
てはならないため、これは適当である。しかしリーダか
らの電力が、呼出しシーケンサ44を付勢して不揮発性メ
モリ22に記憶させたデータが揮発性メモリレジスタ26(2
6A)に転送され、かつ直列エンコーダ50と出力バツフア5
0を付勢するため、揮発性メモリレジスタ26(26A)に転送
されたデータをリーダに与えることができる。

もし第１図のシステムまたは第２図のシステムが、リー
ダが接続されてオンになっている時に能動状態にある場
合は、リーダからの電力供給は重要でなくなり、データ
リーダは前と同じように動作して出力バツフア52から与
えられるデータストリームを読取る。

通常の場合、リーダの３つの端子59,54,12Aの接続は、
３本足電気プラグコネクタを第１図または第２図のシス
テムの関連する３本足ジャツクと係合させて実施する。
従って、１台の読取り装置を何台もの異なる動作測定シ
ステムに逐次式に差込み接続し、各システムの読取りを
行なうようにすることができる。あるいはまた、読取り
装置が１台の個別の測定システムの読取りのみ行なうよ
うにして、第１図のシステムまたは第２図のシステムの
ようなシステムの恒久的部品として恒久的に配線、接続
することもできる。

もう１つの選択例として、第４図のリーダに多数の異な
る測定システム用の多数の異なる読取値を記憶できるメ
モリ172を含ませて拡張し、このリーダを多数の異なる
動作測定システムに恒久的に配線して各種の異なる動作
システムから順次測定値を取って記録するマルチプツレ
クス切換装置を含ませることもできる。

プリンタ175を設ける場合は、表示装置174の必要が無く
なることは理解されよう。

第２図では十分に示していないが、直列エンコーダ50に
より読出しを行なう揮発性メモリレジスタ26(26A)の10
進レジスタ部27は、ちょうど第１図の具体例で示したよ
うに７つの10進数字を含んでいる。好適具体例において
は、システムを動作時間測定システムとして使用する場
合は、最下位の数字が100分の数時間と10分の数時間に
なる。従って、表示レジスタ174およびプリンタ175にお
いては、小数点は下から２番目と３番目の間に置かれ
る。しかし第２図のシステムを事象カウンタとして動作
させる場合は、最小測定単位は１つの事象である。従っ
て、最下位の数字は単位事象を記憶させるために使用さ
れる。そのため第４図のリーダは、システムが事象の測
定に使用されているのか動作時間の測定に使用されてい
るのかを識別し、事象の場合は10進標識を省略し、動作
時間測定の場合は10進標識を挿入するように設計するの
が望ましい。リーダは、第２図の変換回路122から接続
線に与えられる２進ビツトの有無によって、動作時間の
測定と事象の測定を識別する。それで、もし、直列エン
コーダからの読出しの該当部分に２進ビツトが存在して
いる場合は、動作時間測定であることを意味し、小数点
が挿入される。２進ビツト信号がなければ、小数点は挿
入されない。

直列エンコーダ50の中に「リードオンリーメモリ」を含
ませることも可能である。この時直列エンコーダ50は各
動作量測定システムに関して独自の逐次番号を送るよう
にプログラム可能であるため、動作量データと共にこの
逐次番号も読取り装置に運び出される。このことは、読
取り装置が複数の種類の異なる動作量測定システムにつ
いて動作量データの読取りを行なっている場合に有効で
ある。

第５図は好適なフォーマツトを示すタイミング図であ
り、読出しデータが直列エンコーダ50と出力バツフア52
とによって第４図のリーダに呈示される状態を示してい
る。この図の時間間隔はミリセカンドである。各データ
読出しサイクルは、186に示すような正の向きの信号電
圧波頭で始まる。その信号が250ミリセカンドの間持続
し、188の時点まで一定のロジツク１の信号を示す。188
の時点で電圧がロジツク０のレベルに降下し、それが19
0に示すように最初の1.953125ミリセカンドの間持続す
る。次に利用できるデータが読出されて、２から30まで
の番号を付した一連の時間間隔におけるロジツク１の信
号の有無によって示される。前記時間間隔はそれぞれ19
0の時間間隔と等しい。参照符号130Aで示す最初の間隔
２の２進ビツトは、該システムが動作時間測定システム
として使用されているか事象計数システムとして使用さ
れているかを示す。先にも示したように、ロジツク１は
動作時間の測定中であることを示す。参照符号30Aのか
っこで示すように、ビツト位置3,4,5,6は最下位10進数
字の10進値を提供する。42Aのかっこで示すように、ビ
ツト位置27,28,29,30は最高位の10進数字の状態を示
す。５つの中間10進数字の２進ビツトは図示されていな
いが、２進ビツト位置７〜26を占める。ビツト位置30の
末端で（58.59375ミリセカンド後）、点180からの時間
間隔が合わせて250ミリセカンドになるまでは信号レベ
ルがロジツク０のままとなる。これは図中参照番号192
で示される。250ミリセカンドの時点で、別のデータサ
イクルが波頭186に相当する立上り電圧波頭186Aで開始
する。

これ以外の出力信号ホーマツトを用いても本発明の主旨
から逸脱しないことは理解されよう。

第２図のシステムは、動作時間測定システムとしても動
作事象測定システムとしても使用できるシステムとして
説明した。もちろん、第２図の開示によって教示される
原理を用いて動作時間の測定、事象の測定（２線式）、
事象の測定（３線式）など１つの目的のみに使用する簡
単なシステムとすることもできる。このように構成を単
純化したシステムでは、必要なだけの変換回路122を保
持すればよい。例えば変換回路122（第３図）は、シス
テムに動作時間の測定をさせる場合は省略することがで
きる。システムに事象の回数を測定させる（２線式）の
場合は、変換回路122のデイジタルフイルタ装置をなく
すことができる。また事象カウンタ機能の場合は、計数
72による割算回路28Aの他、ＡＮＤゲート83Aも省略して
よい。このように各専用システムは、変換回路122に関
連する構造に関して相当単純化される。

第６図は本発明のさらに別の実施態様を示しており、こ
のシステムは累積動作量を全動作時間において、また始
動回数において測定するシステムである。第６図は大部
分が第２図の具体例に対応しているため、第２図と共通
の回路構成の中には明快さを期すため省略したものであ
る。このことは特に、第２図左側に示した回路部分につ
いて言える。

第６図のシステムは、拡張形不揮発性メモリ22Bと拡張
形揮発性メモリ26Bとを含んでいる。拡張形揮発性メモ
リ26Bは、参照符号27Bで示すように元の10進レジスタ27
を含み、これが専ら経過時間の記録を行なう。揮発性メ
モリ26Bはさらに揮発性事象カウンタ10進レジスタ27Cと
揮発性識別番号レジスタ27Dとを含む。第６図のシステ
ムはあるモードから別のモードへと変換することはでき
ないため、第２図の変換回路122は省略される。第２図
の具体例に関連して先に説明したように、揮発性メモリ
レジスタ27Bにおいて動作時間が測定される。リアーム
タイマ102がタイムアウトする毎に、揮発性事象レジス
タ27Cの中に事象が登録され、またラツチ74は接続線89B
から揮発性事象レジスタ27Cの入力に信号を送るように
設定される。この動作は上述の第２図のシステムの２線
式事象カウンタモードでの動作と類似する。

揮発性識別子レジスタ27Dは、その動作量測定システム
の識別番号を記憶することができる。この番号は該動作
量測定システムが割当てられている負荷装置に割当てた
番号と対応させてもよい。揮発性識別子メモリレジスタ
27Dに記憶させる番号は、揮発性識別子メモリ27Bの最下
位レジスタに入る入力線200上で所望数のパルスを数え
ることによって決定することができる。揮発性識別子レ
ジスタは一旦設定されると、負荷装置に新しい番号が割
当てられるか、あるいは動作量測定システムを番号の異
なる新たな負荷装置に接続しない限りセツトされないの
が普通である。

第６図の具体例は、経過時間測定システムの機能と２線
式事象カウンタの機能とを併合したものである。この第
６図の具体例に３線式事象カウンタを２線式事象カウン
タの代わりに組入れることもできることは明白である。

本発明の各システムの応答時間および精度の決定または
調整は、コンデンサ20の数値または第２図または第６図
のリアームタイマ102の時間間隔の選択または調整によ
るか、あるいは結晶66の選択および第１，２，６図の割
算器カウンタレジスタ28(28A)の割算係数の選択によっ
て決定される基本周波数の選択によって行なうことがで
きる。

先にも述べたように、本発明の動作量測定システムは交
流信号または直流信号の何れの入り信号にも応答して動
作する。本発明のシステムは、少なくとも５ボルトまた
はそれ以上の入力信号電圧に応答して動作するように設
計するのが望ましい。より高い電圧を使用する場合は、
ダイオード62と直列に別の電圧降下抵抗器を使用する方
がよい。これとは別に、両入力端子10,12からの線に電
圧降下抵抗器を設けてもよい。適当な電圧降下抵抗器を
加えるという簡単な方法で、本発明の動作量測定システ
ムは５ボルトまたはそれ以上のどのような電圧にでも使
用できる上、その電圧はＤＣ電圧でも、周波数40ヘルツ
またはそれ以上のＡＣ電圧でもよい。

以上、詳細に説明した様に、本発明による累積動作測定
システムは、電源電圧が除去されるとそれを検出する第
１の検出手段と、コンデンサに蓄積されたエネルギーに
よって動作供給されるように接続されると共に第１の検
出手段に接続されており、それに応答して揮発性メモリ
レジスタに記憶されている計数値を不揮発性メモリレジ
スタに転送してその中に計数値に関係なく記憶させるよ
うに動作し得る蓄積シーケンス手段と、第１の検出手段
の一部に接続されており、動作電圧信号が選択された最
小時間内に受信されなかったならば、蓄積シーケンス手
段が揮発性メモリレジスタに記憶された計数値を不揮発
性メモリレジスタに転送しないように構成されたリアー
ムタイマ手段と、電源電圧が印加されるとそれを検出す
る第２の検出手段と、第２の検出手段に接続されてお
り、それに応答して動作して不揮発性メモリレジスタの
中に記憶されている計数値を揮発性メモリレジスタに転
送し得る呼出シーケンス手段と、第２の検出手段の一部
及び呼出シーケンス主段に接続されており、動作電圧が
閾値電圧より大きくかつ呼出シーケンス手段が不揮発性
メモリに記憶されたデータを揮発性メモリレジスタへと
呼出す呼出シーケンスを完了させた後にのみ動作信号を
受信且つ計数するべく揮発性メモリレジスタを動作可能
にするために動作可能であり、誤った計数動作信号が揮
発性メモリレジスタによって受信されないことを更に確
実にする回路手段とを備えたので、高精度な動作量測定
が可能で、小型化可能な安価な測定システムを提供し
得、さらに、スイツチ等の故障により発生する可能性の
ある入力端子電圧の急速な揺らぎに応答した装置の一部
の不要な動作及び誤動作を防止することができる。

【図面の簡単な説明】

第１図は動作時間の測定に限定される本発明の好適具体
例の概略回路図、第２図は累積動作時間または累積事象
数を測定できる本発明の第２の好適具体例の概略回路
図、第３図は第２図の一部を形成し、該システムの動作
を経過時間の記録または事象数の記録に選択的に変換す
る変換回路を示す概略回路図、第４図は第１図のシステ
ムまたは第２図のシステムによって記録された測定値を
読取るためのリーダシステムの好適具体例を示す概略回
路図、第５図は第２図の測定装置から第４図のリーダシ
ステムに与えられる読出しに利用されるデータに関して
好適なタイミングシーケンスを示すタイミング図、第６
図は第２図の具体例を動作時間と動作事象数との両方を
測定できるように変更した例を示す概略回路図である。 20……コンデンサ、 22……不揮発性メモリ、 24……発振器、 26……揮発性カウンタメモリレジス
タ。

フロントページの続き (56)参考文献 特開 昭61−50847（ＪＰ，Ａ) 特開 昭56−153598（ＪＰ，Ａ) 特開 昭56−97187（ＪＰ，Ａ) 特開 昭60−56287（ＪＰ，Ａ) 実開 昭50−136469（ＪＰ，Ｕ)

Claims (18)

【特許請求の範囲】
1. 【請求項１】電源電圧源に接続されており動作電圧に応
   答して動作し得て該動作電圧の存在している時の動作量
   の合計を精密に測定する累積動作量測定システムであっ
   て、 ― 電源電圧によって充電されるように接続されている
   コンデンサと、 ― 下位端部において計数すべき動作電圧信号を受信す
   るように接続され、かつ前記信号を総動作量の測定値と
   して記憶するように動作し得る揮発性多段メモリレジス
   タと、 ― 前記揮発性メモリレジスタの少なくとも幾つかのス
   テージに対応するステージを備える不揮発性多段メモリ
   レジスタと、 ― 電源電圧が除去されるとそれを検出する第１の検出
   手段と、 ― 前記コンデンサに蓄積されたエネルギーによって動
   力供給されるように接続されると共に前記第１の検出手
   段に接続されており、それに応答して前記揮発性メモリ
   レジスタに記憶されている計数値を前記不揮発性メモリ
   レジスタに転送してその中に計数値に関係なく記憶させ
   るように動作し得る蓄積シーケンス手段と、 ― 前記第１の検出手段の一部に接続されており、前記
   動作電圧信号が選択された最小時間内に受信されなかっ
   たならば、前記蓄積シーケンス手段が前記揮発性メモリ
   レジスタに記憶された前記計数値を前記不揮発制メモリ
   レジスタに転送しないように構成されたリアームタイマ
   手段と、 ― 電源電圧が印加されるとそれを検出する第２の検出
   手段と、 ― 前記第２の検出手段に接続されており、それに応答
   して動作して前記不揮発性メモリレジスタの中に記憶さ
   れている計数値を前記揮発性メモリレジスタに転送し得
   る呼出シーケンス手段と ― 前記第２の検出手段の一部及び前記呼出シーケンス
   手段に接続されており、動作電圧が閾値電圧より大きく
   かつ前記呼出シーケンス手段が前記不揮発制メモリに記
   憶されたデータを前記揮発性メモリレジスタへと呼出す
   呼出シーケンスを完了させた後にのみ動作信号を受信且
   つ計数するべく前記揮発性メモリレジスタを動作可能に
   するために動作可能であり、誤った計数動作信号が前記
   揮発性メモリレジスタによって受信されないことを更に
   確実にする回路手段とを備えることを特徴とする累積動
   作量測定システム。
2. 【請求項２】動作電圧が電源電圧であり、動作電圧が存
   在している時の動作量の合計を該動作電圧の存在中の経
   過時間を測定することによって求めるように構成されて
   おり、また発振器が設けられており、前記発振器からの
   出力パルスの形で電気動作信号を受信するように前記揮
   発性メモリレジスタが接続されており、前記信号の蓄積
   が総動作時間の測定値であることをさらに特徴とする、
   特許請求の範囲第１項に記載の累積動作量測定システ
   ム。
3. 【請求項３】動作電圧が存在している時の動作量の合計
   を動作電圧の存在時の経過時間を測定して求めると共に
   動作量の合計を動作電圧が動作値まで上昇する回数を計
   数して合計することによっても求めるように構成されて
   おり、前記揮発性メモリレジスタと前記不揮発性メモリ
   レジスタがどちらもそれぞれ動作電圧の存在時の経過時
   間および動作電圧が動作値に上昇する回数を計数して合
   計を記憶する部分を含んでいることをさらに特徴とす
   る、特許請求の範囲第１項に記載のシステム。
4. 【請求項４】少なくとも１つの抵抗器が電源電圧から前
   記コンデンサへの線に直列に接続されて前記コンデンサ
   と協働するフイルタ素子を形成していることをさらに特
   徴とする、特許請求の範囲第１項に記載のシステム。
5. 【請求項５】前記蓄積シーケンス手段が前記転送を達成
   することを、前記不揮発性メモリレジスタの各ステージ
   に記憶されている２進値と前記揮発性メモリレジスタの
   対応ステージに記憶されている２進値とを比較し、かつ
   前記不揮発性メモリレジスタのステージの中で前記揮発
   性メモリレジスタの対応ステージの状態と一致させるべ
   く変更を要するステージのみの状態を変更するように書
   込み動作を開始することによって実行し得ることをさら
   に特徴とする、特許請求の範囲第１項に記載のシステ
   ム。
6. 【請求項６】電源電圧を表わす電圧を受けかつそれを各
   閾回路の異なった閾値電圧と比較するように接続されて
   いる高閾値電圧回路及び低閾値電圧回路から成る閾値電
   圧回路を少なくとも２つ含んでおり、前記第２の検出手
   段が前記閾値電圧回路に接続されて電源電圧を表わす電
   圧がまず低い方の閾値電圧、次に高い方の閾値電圧の順
   序で通過するのを検出し得るべく動作する第１電圧シー
   ケンス検出回路を含んでおり、前記第１の検出手段が前
   記閾値電圧回路に接続されて電源電圧を表わす電圧がま
   ず高い方の閾値電圧、次に低い方の閾値電圧の順序で通
   過するのを検出し得ることによって電源電圧の除去を検
   出するように動作する第２電圧シーケンス検出回路を含
   んでいることをさらに特徴とする、特許請求の範囲第１
   項に記載のシステム。
7. 【請求項７】前記第１電圧シーケンス検出回路と前記第
   ２電圧シーケンス検出回路とにそれぞれ別個に低閾値電
   圧回路が設けられており、前記第２電圧シーケンス検出
   回路の低い方の電圧閾値の方が、前記第１電圧シーケン
   ス検出回路の低い方の電圧閾値より高いことをさらに特
   徴とする、特許請求の範囲第６項に記載のシステム。
8. 【請求項８】前記第１電圧シーケンス検出回路の出力と
   前記第２電圧シーケンス検出回路の上側閾値電圧レベル
   入力との間に前記第２電圧シーケンス検出回路に対して
   動作電圧が前記上側閾値電圧レベルに達したことを示す
   前記リアームタイマ手段が接続されており、前記リアー
   ムタイマ手段は、前記第１電圧シーケンス検出回路から
   動作電圧が印加されたことを識別する出力が出されて後
   に初めて前記第２電圧シーケンス検出回路に対し上側閾
   値電圧に関する信号を与え得るように動作することによ
   り、前記第１電圧シーケンス検出回路が前記呼出シーケ
   ンス手段を作動するべく動作して後に初めて前記第２電
   圧シーケンス検出回路が電圧の減少シーケンスを検出し
   て前記蓄積シーケンス手段を作動し得るように構成され
   ていることをさらに特徴とする、特許請求の範囲第６項
   に記載のシステム。
9. 【請求項９】前記リアームタイマ手段が前記第１電圧シ
   ーケンス検出回路の出力からの信号送出を遅延させ得る
   ものでそのため前記第２電圧シーケンス検出回路は前記
   リアームタイマ手段よる時間遅延後に初めて電圧の減少
   シーケンスを検出し得るように構成されており、前記第
   １電圧シーケンス検出回路が電圧の減少シーケンスを検
   出して該電圧減少シーケンスに応答して前記リアームタ
   イマ手段に出力信号を引出し得るように動作し、前記リ
   アームタイマ手段は該リアームタイマ手段がタイムアウ
   トする前に前記第１電圧シーケンス検出回路から出力信
   号が引出されるのと同時に自動的にリセツトできること
   をさらに特徴とする、特許請求の範囲第８項に記載のシ
   ステム。
10. 【請求項１０】前記上側閾値電圧回路の出力と前記揮発
    性メモリレジスタへの動作可能化入力との間に前記回路
    手段の一部が接続されており、前記回路手段の一部は動
    作電圧が前記上側閾値電圧回路の閾値電圧より上である
    間に限って前記揮発性メモリレジスタに動作信号の受信
    と計数を行なわせるように動作し得ることをさらに特徴
    とする、特許請求の範囲第８項に記載のシステム。
11. 【請求項１１】前記上側閾値電圧回路の出力と前記揮発
    性メモリレジスタへの動作可能化入力との間に接続され
    ている前記回路手段が前記呼出シーケンス手段に接続さ
    れており、前記揮発性メモリレジスタに対し、前記不揮
    発性メモリレジスタに記憶されているデータを前記揮発
    性メモリレジスタに呼出す呼出シーケンスを前記呼出シ
    ーケンス手段が完了したことを保証する時間遅延の後に
    初めて動作信号の受信および計数を可能にするように動
    作し得ることをさらに特徴とする、特許請求の範囲第10
    項に記載のシステム。
12. 【請求項１２】前記回路手段がＡＮＤゲートを有してお
    り、前記ＡＮＤゲートに前記上側閾値電圧回路の出力及
    び前記呼出シーケンス手段が接続されており、呼出シー
    ケンスの完了を示す信号を前記ＡＮＤゲートに送ること
    によって前記時間的遅延間隔が達成され、前記ＡＮＤゲ
    ートは呼出シーケンスが完了しかつ前記上側閾値電圧回
    路からの出力がシーケンス完了による信号出力と一致し
    た後に初めて前記揮発性メモリレジスタに動作信号の受
    信と計数を行なわせるべく動作し得ることをさらに特徴
    とする、特許請求の範囲第11項に記載のシステム。
13. 【請求項１３】動作電圧源への接続線に直列にダイオー
    ドが接続されており、該システムを交流動作電圧に適合
    させると共に動作電圧源および電力負荷装置が接続され
    ていればそのインピーダンスから該システムを分離して
    いることをさらに特徴とする、特許請求の範囲第１項に
    記載のシステム。
14. 【請求項１４】前記揮発性メモリレジスタから並列読出
    しデータを受信するように接続されており、かつ前記揮
    発性メモリレジスタの内容に対応する一連の２進ビツト
    を直列式に提供するべく動作し得る直列エンコーダと、
    前記直列エンコーダから直列一連２進ビツトを受信する
    ように接続されている出力バツフアと、直列出力信号を
    リーダ装置に送るための前記出力バツフアからの出力接
    続線とを含むことをさらに特徴とする、特許請求の範囲
    第１項に記載のシステム。
15. 【請求項１５】前記出力バツフアから一連の２進信号を
    受信して判続し得るリーダ装置を含み、前記直列エンコ
    ーダと前記出力バツフアが一連のデータ信号の開始を示
    す標識信号を生成する働きをなし得、前記リーダ装置が
    前記標識信号を識別して前記標識信号によって確立され
    るタイミングを基に一連のデイジタル信号を判続するた
    めの手段を含んでいることをさらに特徴とする、特許請
    求の範囲第14項に記載のシステム。
16. 【請求項１６】該システムが、動作電圧が動作値まで上
    昇する回数を計数、合計することによって動作電圧が存
    在している時の動作量の合計を求めるように動作し得、
    動作電圧が動作値まで上昇するのが検出される毎に該上
    昇は前記揮発性メモリレジスタを作動して計数値を１つ
    増分するように構成されていることをさらに特徴とす
    る、特許請求の範囲第１項に記載のシステム。
17. 【請求項１７】動作量を測定する動作電圧が電源電圧で
    あることをさらに特徴とする、特許請求の範囲第16項に
    記載のシステム。
18. 【請求項１８】発振器を含み、該発振器も変換制御信号
    に応答して選択的に動作してシステムの動作モードを任
    意に選択する変換回路を含んでおり、前記システムの動
    作モードが、前記発振器からの出力パルスをゲート制御
    することにより動作電圧が存在する総経過時間を測定す
    ると共にゲート制御発振器パルスを合計することによっ
    て動作電圧存在時の動作量の合計の測定を行なう第１動
    作モードと、動作電圧の存在が発生する毎に測定してそ
    の動作電圧発生回数を計数し合計することによって動作
    電圧存在時の動作量の合計の測定を行なう第２動作モー
    ドとから成ることをさらに特徴とする、特許請求の範囲
    第１項に記載のシステム。