JPH11266527A - アナログ形保護継電器 - Google Patents

Abstract

(57)【要約】 【課題】 リレー要素を複合化したアナログ形継電器
は、検出部の設定値や、要素毎のタイマ設定値などの調
整が複雑になるし、精度管理が難しい。ディジタル形継
電器は、比較的高価になる。また、両継電器ともにシー
ケンス回路設計や回路構成が難しい。 【解決手段】 アナログ信号検出回路２１は保護対象か
ら検出したアナログ信号をオン・オフ信号として取り込
み、入力信号変換回路２２は点検・監視信号などの各種
の入力信号を論理レベルで取り込み、これら回路からの
入力信号に対してＰＬＤ２３はディジタルタイマ部２３
Ａでタイマ処理を行い、シーケンス部２３Ｂでシーケン
ス処理を行う。駆動回路２４、２５は、ＰＬＤからのタ
イマ出力及びシーケンス処理出力で駆動出力を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタやオ
ペアンプを使用したアナログ形保護継電器に係り、特に
リレー要素を複合化したアナログ形保護継電器における
タイマ処理とシーケンス処理回路に関する。

【０００２】

【従来の技術】トランジスタや、オペアンプを使用した
アナログ形保護継電器（以後、アナログ形継電器と称
す）は、従来、図９に示すように、抵抗分圧設定回路
１、整流回路２、加減算コンパレータ３、ＣＲ時定数遅
延回路（以後ＣＲタイマと称す）４、駆動回路５、補助
リレー６など、すべてをアナログ回路で構成している。

【０００３】また、ディジタル形保護継電器（以後、デ
ィジタル形継電器）は、図１０に示すように、折り返し
誤差除去のためのローパスフィルタ１１、マルチプレク
サ１２、バッファアンプ１３等の入力部はアナログ回路
で構成し、Ａ／Ｄ変換器１４以降は、すべてディジタル
回路で構成している。

【０００４】このディジタル回路は、一般にマイクロコ
ンピュータを使用した構成であり、ＣＰＵ１５，ＲＯＭ
１６，ＲＡＭ１７、フォトカプラを絶縁要素とするディ
ジタル出力部１８等で構成される。

【０００５】

【発明が解決しようとする課題】（１）システム構成 ディジタル形継電器は、一般にアナログ入力信号をＡ／
Ｄ変換し、ディジタルデータをＣＰＵ演算で実効値に変
換し、整定による設定値と比較して保護動作するか否か
を判定する。従って、これらのディジタル回路では、Ｃ
ＰＵの他に、ＲＯＭ，ＲＡＭが必要となり、高機能化を
実現できるが、比較的に高価になる。

【０００６】また、アナログ形継電器は、検出部の設定
値や、要素毎のタイマ設定値などは、その要素毎のＣＲ
タイマの調整により時定数を決めることが多い。これら
は、構成が単純であり、故障率が低いが、調整工数がか
かることがある。また、アナログ回路で構成しているた
め、電圧変動、温度変動などによる精度管理が複雑であ
る。

【０００７】本発明の目的は、比較的低いコスト、簡単
な調整、高い精度のシステム構成にできるアナログ形継
電器を提供することにある。

【０００８】（２）リレー要素の複合化 アナログ形継電器及びディジタル形継電器において、リ
レー要素が複合化されると、点検シーケンス、監視シー
ケンス、トリップ出力シーケンスなどが複雑になる。デ
ィジタル形継電器の場合は、外部回路条件をフォトカプ
ラで絶縁してコンピュータ処理でシーケンスを実現する
が、アナログ形継電器では、シーケンスを組む場合は、
一般に補助リレーシーケンスとなることが多い。また、
ロジックでシーケンスを組む場合も、アナログ回路の電
源電圧と親和性のよいＣＭＯＳ論理ＩＣが使用されるこ
とがある。

【０００９】前者の補助リレーを使用する場合、図１１
に示すように、多数のリレー接点の組み合わせでシーケ
ンスを構成するため、補助リレーの動作時間による接点
協調、また、回り込み、補助リレー駆動回路、コイル断
線などを考慮した回路設計が必要となる。

【００１０】後者のＣＭＯＳ論理ＩＣの場合、複数のＡ
ＮＤ、ＯＲゲート用ＩＣ、フリップフロップＩＣなどを
複数使用して回路設計することになり、回路規模の複雑
化、リレー要素の組み合わせによる回路の多様化が必要
となる。

【００１１】本発明の目的は、リレー要素の複合化にも
シーケンス回路設計及び回路構成が簡単になるアナログ
形継電器を提供することにある。

【００１２】（３）タイマの管理 アナログ回路で実現していたＣＲタイマ回路では、充放
電特性により、オンディレイ、放電特性によりオフディ
レイを定めており、抵抗、コンデンサの定数が離散値で
あり、管理精度的には緩やかなものとならざるを得なか
った。

【００１３】本発明の目的は、高いタイマ精度にしなが
らタイマ管理を容易にしたアナログ形継電器を提供する
ことにある。

【００１４】（４）点検機能 保護継電器が正常に動作するか否かの自動点検や常時監
視は、アナログ形継電器では外部から点検信号を与え、
この点検信号に対する出力を外部のアナログ点検回路で
良否を判定する自動点検が可能であるが、点検手段とし
て外部のアナログ点検回路を必要とする。この点検回路
は、アナログ回路で構成されることになり、装置構成が
複雑になるし、上記のタイマの管理と同様に管理精度的
には緩やかなものとならざるを得なかった。

【００１５】本発明の目的は、精度よく、しかも構成を
簡単にした自動点検や常時監視ができるアナログ形継電
器を提供することにある。

【００１６】

【課題を解決するための手段】本発明は、アナログ形継
電器の特徴である安価でシンプルに構成できるメリット
と、ディジタル回路の中でもプログラム可能なロジック
デバイスＰＬＤ（ＰｒｏｇｒａｍａｂｌｅＬｏｇｉｃＤ
ｅｖｉｃｅ）を組み合わせたシステム構成とする。すな
わち、検出部はアナログリレーの整流回路、抵抗分圧設
定回路、加減算コンパレータ等で構成し、ＣＲタイマや
複合的に組み合わせたシーケンスなどの論理部をプログ
ラマブルロジックデバイスというディジタル回路で構成
するもので、以下の構成を特徴とする。

【００１７】抵抗分圧設定回路や整流回路、加減算コン
パレータ等のアナログ回路で構成され、保護対象から検
出したアナログ信号をオン・オフ信号として取り込むア
ナログ信号検出回路と、点検・監視信号やリレー要素の
複合化に対応した各種の入力信号を論理レベルに変換し
てオン・オフ信号として取り込む入力信号変換回路と、
前記アナログ信号検出回路からの入力信号に対してディ
ジタルタイマ処理を行う論理設計にされたディジタルタ
イマ部と、前記入力信号変換回路からの入力信号に対し
てシーケンス処理を行う論理設計にされたシーケンス部
とを有するＰＬＤと、トランジスタや補助リレーの組み
合わせで構成され、前記ディジタルタイマ部からのタイ
マ出力及び前記シーケンス部からのシーケンス出力に応
じた駆動出力を得る駆動回路とを備えたことを特徴とす
る。

【００１８】また、前記ディジタルタイマ部は、各タイ
マをディジタルカウンタ方式のタイマに構成し、カウン
タのクロックを共通のクロック発振回路から得ることを
特徴とする。

【００１９】また、前記ディジタルタイマ部は、オンデ
ィレイタイマ又はオフディレイタイマを組み合わせて動
作時間、復帰時間に連続性を得ることを特徴とする。

【００２０】また、前記抵抗分圧設定回路は、抵抗分圧
回路の各分圧電圧をアナログスイッチ回路で選択し、こ
のアナログスイッチ回路に自動点検に際して選択信号を
与えることを特徴とする。

【００２１】また、前記ＰＬＤは、クロック発振回路か
らのクロックを分周する分周回路と、この分周回路の信
号でタイマ動作をするタイマ回路と、このタイマ信号で
自動点検用制御シーケンスを発生するシーケンス部とを
備えたことを特徴とする。

【００２２】また、前記自動点検用シーケンス制御信号
の発生に際して、前記クロックの周期を監視して自動点
検のシーケンス信号発生を抑止する異常検出回路を備え
たことを特徴とする。

【００２３】また、前記分周回路の分周動作をＧＰＳ受
信機が受信する時刻信号にしたがって制御することを特
徴とする。

【００２４】また、前記ディジタルタイマ部とシーケン
ス部を１チップカスタムプロセッサで構成したことを特
徴とする。

【００２５】

【発明の実施の形態】図１は、本発明の実施形態を示す
アナログ形継電器のブロック図である。アナログ信号検
出回路２１は、従来のアナログ形継電器の検出部１〜３
と同様に、保護対象から検出したアナログ信号を入力と
し、抵抗分圧設定回路や整流回路、加減算コンパレータ
等で構成され、アナログ入力信号をそのレベル判定でオ
ン・オフ信号として検出する。図示では３つのリレー要
素分の検出回路を示す。

【００２６】入力信号変換回路２２は、点検・監視信号
やリレー要素の複合化に対応した各種の入力信号（リレ
ー接点入力等）を論理レベルに変換したオン・オフ信号
として取り込む。

【００２７】ＰＬＤ２３は、従来のアナログ形継電器の
アナログタイマ要素（時定数遅延回路）に代えたディジ
タルカウンタ方式のディジタルタイマ部２３Ａと、リレ
ー要素の複合化に対応した論理設計にされるシーケンス
部２３Ｂを備える。

【００２８】ディジタルタイマ部２３Ａは、検出回路２
１からの出力信号を取り込んで、タイマ処理やオフディ
レイタイマ、オンディレイタイマ処理を行う。シーケン
ス部２３Ｂは、入力信号変換回路２２からの出力信号を
取り込んで、シーケンス処理を行う。

【００２９】駆動回路２４は、従来のトランジスタや補
助リレーを組み合わせた駆動回路と同様の回路構成にさ
れ、ディジタルタイマ部２３Ａからのタイマ出力に応じ
た駆動出力を得る。図示では、３回路分の場合を示す。

【００３０】駆動回路２５は、シーケンス部２３Ｂから
のシーケンス出力に応じた駆動出力を得る。図示では、
３つのシーケンス出力を得る場合を示す。

【００３１】電源２６は、ＰＬＤ２３の電源を供給する
３端子レギュレータである。この電源は場合によって
は、オンボードＤＣ／ＤＣコンバータに構成される。

【００３２】以上の構成において、ＰＬＤ２３のディジ
タルタイマ部２３Ａは、例えば、図２に示す構成にさ
れ、ディジタルカウンタによるタイマ動作に必要なクロ
ックを共通のクロック発振回路２７から得る。

【００３３】このクロックは、タイマ管理精度から、ク
ロックの刻みを決定する。例えば、１秒のような秒単位
の設定が必要であるなら、クロックの刻み１０ミリ秒と
すれば、１％まで管理することができる。また、同一の
クロック源を一旦管理してしまえば、複数のディジタル
タイマの精度を一括に管理可能とする。

【００３４】すなわち、一度クロック源の周波数を調整
で決定してしまえば、ディジタルタイマの分解能による
精度は一定であり、どのような、時限つまり、カウンタ
値であっても、精度は一定であり、調整工数の削減が可
能である。

【００３５】また、ディジタルタイマ部２３Ａをオンデ
ィレイタイマ、オフディレイタイマに構成する場合を図
３の（ａ）に１つの回路分で示す。このディジタルタイ
マにおいても、検出感度を鈍らせるために連続オンを確
認してから動作するオンディレイタイマ２８に構成す
る。また、一旦動作した場合のヒステリシスを時間で持
たせるために復帰を連続オフ確認してから、復帰させる
オフディレイタイマ２９を構成する。オンディレイタイ
マとオフディレイタイマを組み合わせて、ディジタルタ
イマとする。その入力と出力のタイミングを図３の
（ｂ）に示す。

【００３６】従来のオンディレイタイマ、オフディレイ
タイマでは、ヒステリシスを設定するのに、判定値が複
数あり、設定でそれを選択するような回路では、それぞ
れの復帰レベル、つまりそれぞれのヒステリシスも切り
替えることは容易でない。そこで、加減算コンパレータ
のオペアンプ等で積分回路の構成にして、その時定数
で、応答感度を下げることになるが、アナログ回路であ
るので、選択した設定値に対する、充放電特性が一様で
ないため、整定となる抵抗分圧設定値の取り得る値によ
って応答感度が変わるようなことがある。

【００３７】これに対して、ディジタルタイマ部２３Ａ
によるオンディレイ、オフディレイ回路の構成では、検
出部の設定値によらず、均一の応答性を設定可能とな
る。

【００３８】次に、ＰＬＤ２３のシーケンス部２３Ｂ
は、リレー要素の複合化に応じて、論理シーケンス、監
視シーケンスなどが複雑になるが、このシーケンスを補
助リレーで組んでいた従来構成に代えてＰＬＤで組む。

【００３９】例えば、図４に示すように、シーケンス部
２３Ｂでホールド回路と復帰回路を構成する。入力信号
変換回路２２からの信号ａ〜ｃと復帰信号の各入力に対
して、ゲートロジック３０により信号ａ〜ｃのＡＮＤ条
件が成立したときにフリップフロップ３１をセットする
ホールド状態を得、その結果で駆動回路２５をホールド
する。そして復帰信号が与えられたときにフリップフロ
ップ３１をリセットする復帰状態を得るシーケンスに構
成される。タイマ３２は信号ｃに対するディジタルタイ
マ機能になる。

【００４０】このようなシーケンス部２３Ｂによれば、
クロックに同期した同期設計が可能となり、補助リレー
の動作時などの接点協調の問題が解消される。すべて、
同期化した入力により、必要なタイミングでシーケンス
が生成可能となる。また、机上で、シミュレーションが
可能であり、実機レベルの検証を待たずともシーケンス
のタイミング検証が可能であり、製品にする前の机上で
動作保証ができる。また、補助リレー接点のような、回
り込みの問題も生じない。

【００４１】シーケンスはＰＬＤと言われるハードウエ
アロジックで設計され、シーケンス自体はＰＬＤのロジ
ック生成の得意とするところで自在に任意に設計可能で
ある。しかも、ＣＰＵ構成を取らないため、ソフトウェ
アと言う形態を取らずに単純に構成することが可能であ
る。

【００４２】図５は、自動点検入力によるアナログ加算
回路の抵抗分圧設定回路例を示す。抵抗分圧設定回路１
は、直流一定電圧を直列接続の抵抗Ｒ１〜Ｒ４と可変抵
抗ＶＲによって４レベルの分圧電圧を整流回路２からの
アナログ入力電圧に対する整定電圧として得、この各分
圧電圧をアナログスイッチになる動作値選択回路（マル
チプレクサ）ＭＰＸで選択して加減算抵抗Ｒ５を通して
コンパレータ３に印加する。

【００４３】図６は、他の抵抗分圧設定回路例を示し、
アナログスイッチとしてフォトモススイッチを使用した
動作値選択回路の場合であり、ディジタル出力回路ＤＯ
により１つのフォトモススイッチＰＭＳをオン制御し、
１つの分圧電圧を選択する。

【００４４】これら動作値選択回路での選択は、自動点
検入力で切り替えられ、アナログ信号検出回路の自動点
検を可能にする。また、ＭＰＸ等のアナログスイッチ
は、その選択信号を外部から距離を離して与えることが
でき、選択信号を外部のＣＰＵ等から発生することで選
択信号をＣＰＵ自身が認識でき、高機能化に対応するこ
とができる。

【００４５】図７は、上記の自動点検における選択信号
の発生等のための点検回路を示す。この点検回路は、Ｐ
ＬＤ２３を使って構成し、クロック発振回路２７のクロ
ックを分周回路３３で分周し、この分周信号をディジタ
ルカウンタ構成のタイマ３４で計数することで所定のタ
イミング信号を生成し、このタイミング信号から制御シ
ーケンス回路３５が点検のためのシーケンス信号を発生
する。これらシーケンス信号は駆動回路２５によって選
択信号等として出力される。

【００４６】監視回路３６はクロック発振回路２７のク
ロック周期を監視し、異常検出回路３７はクロック周期
の異常検出で駆動回路２５の出力をロックすると共に一
部の駆動回路２５Ａを介して異常発生の警報信号を出力
する。

【００４７】また、ＧＰＳ（ＧｌｏｂａｌＰｏｓｉｔｉ
ｏｎｉｎｇＳｙｓｔｅｍ）受信機３８は、衛星からの電
波受信により時刻信号を受信し、この時刻信号をインタ
フェース回路３８を通して分周回路３３の動作制御を行
うことにより、自動点検を遠隔地から実行することを可
能にする。

【００４８】このように、ＰＬＤ２３を利用して自動点
検制御を行うことにより、これまで外付けにされた点検
回路が不要になり、信号を渡すための補助リレー部も不
要となって部品点数の削減とコンパクト化を行うことが
できる。

【００４９】また、ＧＰＳ受信機を利用した自動点検開
始制御を行う場合には、１回／日、１回／月等の比較的
長い周期を設定した自動点検が簡単にできると共に、点
検周期設定に自由度を持たせることができる。つまり、
ＰＬＤ内部で長い周期を設定しようとすると、カウンタ
回路に多数の桁要素を必要とし、フリップフロップ数に
制限があるＰＬＤのみでは対応できなくなるのをＧＰＳ
受信機を利用することでフレキシブルな点検周期設定が
可能となる。

【００５０】以上のように、本実施形態では、ＰＬＤデ
ィジタル回路を用いたアナログ形継電器を構成すること
により、リレー要素の検出部との組み合わせがＰＬＤデ
バイスのみとなり、実際の信号はＰＬＤデバイスの中の
論理設計で実現可能であるし、回路の標準化が可能とな
る。

【００５１】以上までの実施形態は、ＰＬＤディジタル
回路を用いた場合であるが、これに代えて、１チップカ
スタムプロセッサを利用することもできる。この構成を
図８に示す。１チップカスタムプロセッサ４０は、ディ
ジタル入力部（ＤＩ）４１やディジタル出力部（ＤＯ）
４２によってディジタル入力の取り込みやディジタル出
力の取りだしを行い、ディジタルタイマ部４３や制御シ
ーケンス部４４をプログラムとして構成し、内部ＲＡＭ
４５や内部ＲＯＭ４６を使ってプログラムの実行を可能
にする。

【００５２】本実施形態では、１チップカスタムプロセ
ッサ４０を使用することから、従来のディジタル形継電
器のように外部のＲＡＭやＲＯＭを不要にし、内部のＲ
ＯＭ４６にプログラムを書込んでおくことでタイマやシ
ーケンスを容易に設計できる。しかも、ＰＬＤに比べて
設計自由度が大きいため、ＰＬＤの場合のように内蔵フ
リップフロップの数による設計上の制限が少なく、適当
な容量のＲＡＭを使用して自在にタイマ機能や点検シー
ケンス機能を実現することができる。

【００５３】

【発明の効果】以上のとおり、本発明によれば、保護対
象からのアナログ信号をアナログ信号検出回路で取り込
み、監視信号などの各種の入力信号回路を入力信号変換
回路で取り込み、これら信号処理に必要なタイマ処理や
シーケンス処理をＰＬＤ又は１チップカスタムプロセッ
サで行い、この処理結果を補助リレー等で構成する駆動
回路から出力する構成にしたため、以下の効果がある。

【００５４】（１）タイマの時定数調整は、アナログ形
継電器に比べてタイマ調整を無調整化してタイマ管理が
簡単になると共に、精度管理も簡単になる。また、ＰＬ
Ｄを用意することで済み、ディジタル形継電器に比べて
コストダウンを図ることができる。

【００５５】特に、複数のリレー要素のタイマ回路のク
ロック源を同一のクロック源とすれば、複数のディジタ
ルタイマの精度を一括で精度管理できるし、クロック源
の周波数を一回だけ調整で決定してしまえば、ディジタ
ルタイマの分解能による精度は一定であり、どのよう
な、時限つまり、カウンタ値であっても、精度は一定で
あり、調整工数の削減が可能である。

【００５６】（２）従来のアナログリレーにおける検出
部は、レベル判定回路で動作、復帰を判定するためにヒ
ステリシスを設定するが、リレー要素が複合化される場
合には判定値が複数あり、設定でそれを選択するような
回路では、それぞれの復帰レベル、つまりそれぞれのヒ
ステリシスも切り替えることは容易でないし、応答感度
が変わることがある。

【００５７】これに対して、ＰＬＤによるディジタル方
式のオンディレイ及びオフディレイ回路とすることで検
出部の設定値によらず、均一の応答性が設定でき、リレ
ー要素の複合化にもシーケンス回路設計及び回路構成が
簡単になる。

【００５８】（３）抵抗分圧設定回路を抵抗分圧回路と
アナログスイッチで構成することにより、アナログ信号
検出回路の自動点検が可能になる。また、選択信号を外
部のＣＰＵ等から発生することで選択信号をＣＰＵ自身
が認識でき、高機能化に対応することができる。

【００５９】（４）自動点検用制御シーケンスもＰＬＤ
に設けることで、点検回路の構成を簡単にすることがで
きる。さらに、ＧＰＳ受信機を利用することで回路構成
が一層簡単になる。

【００６０】（５）ＰＬＤに代えて、１チップカスタム
プロセッサを使用することにより、ＰＬＤの場合のよう
に内蔵フリップフロップの数による設計上の制限が少な
く、適当な容量のＲＡＭを使用して自在にタイマ機能や
点検シーケンス機能を実現することができる。

【図面の簡単な説明】

【図１】本発明の実施形態を示すアナログ形継電器のブ
ロック図。

【図２】実施形態におけるディジタルタイマ部の構成
例。

【図３】実施形態におけるディジタルタイマ部のタイマ
構成とタイムチャート。

【図４】実施形態におけるシーケンス部の回路例。

【図５】実施形態における抵抗分圧設定回路例。

【図６】実施形態における他の抵抗分圧設定回路例。

【図７】他の実施形態を示すＰＬＤによる自動点検回路
例。

【図８】他の実施形態を示す１チップカスタムプロセッ
サ継電器。

【図９】従来のアナログ形継電器の回路例。

【図１０】従来のディジタル形継電器の回路例。

【図１１】従来の補助リレー回路例。

【符号の説明】

２１…アナログ信号検出回路 ２２…入力信号変換回路 ２３…ＰＬＤ ２３Ａ…ディジタルタイマ部 ２３Ｂ…シーケンス部 ２４、２５…駆動回路 ２６…３端子レギュレータ ２７…クロック発振回路 ２８…オンディレイタイマ ２９…オフディレイタイマ ３０…ゲートロジック ３１…フリップフロップ ３２…タイマ ３３…分周回路 ３４…タイマ ３５…制御シーケンス ３６…監視回路 ３７…異常検出回路 ３８…ＧＰＳ受信機 ４０…１チップカスタムプロセッサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 抵抗分圧設定回路や整流回路、加減算コ
   ンパレータ等のアナログ回路で構成され、保護対象から
   検出したアナログ信号をオン・オフ信号として取り込む
   アナログ信号検出回路と、 点検・監視信号やリレー要素の複合化に対応した各種の
   入力信号を論理レベルに変換してオン・オフ信号として
   取り込む入力信号変換回路と、 前記アナログ信号検出回路からの入力信号に対してディ
   ジタルタイマ処理を行う論理設計にされたディジタルタ
   イマ部と、前記入力信号変換回路からの入力信号に対し
   てシーケンス処理を行う論理設計にされたシーケンス部
   とを有するＰＬＤと、 トランジスタや補助リレーの組み合わせで構成され、前
   記ディジタルタイマ部からのタイマ出力及び前記シーケ
   ンス部からのシーケンス出力に応じた駆動出力を得る駆
   動回路とを備えたことを特徴とするアナログ形保護継電
   器。
2. 【請求項２】 前記ＰＬＤは、クロック発振回路からの
   クロックを分周する分周回路と、この分周回路の信号で
   タイマ動作をするタイマ回路と、このタイマ信号で自動
   点検用制御シーケンスを発生するシーケンス部とを備え
   たことを特徴とする請求項１に記載のアナログ形保護継
   電器。
3. 【請求項３】 前記ディジタルタイマ部とシーケンス部
   を１チップカスタムプロセッサで構成したことを特徴と
   する請求項１又は２に記載のアナログ形保護継電器。