JPH06119014A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH06119014A JPH06119014A JP26992692A JP26992692A JPH06119014A JP H06119014 A JPH06119014 A JP H06119014A JP 26992692 A JP26992692 A JP 26992692A JP 26992692 A JP26992692 A JP 26992692A JP H06119014 A JPH06119014 A JP H06119014A
- Authority
- JP
- Japan
- Prior art keywords
- process input
- output
- input
- storage area
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 エラー検出による演算時間の増加を最小限に
できる制御装置を得る。 【構成】 制御プログラム実行中にプロセス入／出力カ
ードのエラーを検出すると、エラーの原因が除去される
までプロセス入／出力処理を中止するプロセス入／出力
カード故障フラグ格納エリアを備える。
できる制御装置を得る。 【構成】 制御プログラム実行中にプロセス入／出力カ
ードのエラーを検出すると、エラーの原因が除去される
までプロセス入／出力処理を中止するプロセス入／出力
カード故障フラグ格納エリアを備える。
Description
【０００１】
【産業上の利用分野】この発明は、制御装置に関し、特
に制御プログラム実行中のプロセス入／出力カードエラ
ー検出処理に係わるものである。
に制御プログラム実行中のプロセス入／出力カードエラ
ー検出処理に係わるものである。
【０００２】
【従来の技術】図３は、例えば三菱電機カタログ「三菱
発電プラント用メンテナンスパネル（プログラミングツ
ール）ＭＥＬＳＥＰ−１１００に示されたプログラミン
グ装置を備えた制御装置を示すブロック図である。１は
プログラミング装置、２は制御装置、３は制御対象であ
る。プログラミング装置１において、11はＣＲＴ、12は
キーボード、13はＣＲＴ11とキーボード12を用いてプロ
セス入／出力を行いたいプロセス入／出力カードのアド
レスが設定されたプロセス入／出力実行アドレス情報、
14はＣＲＴ11とキーボート12を用いて作成された制御用
プログラム、15は制御装置２と通信を行う制御装置イン
ターフェースソフトウェアである。また、制御装置２に
おいて、21はＣＰＵ、22はプログラミング装置１と通信
を行うプログラミング装置インターフェースソフトウェ
ア、23は後述の制御用プログラム及びプロセス入／出力
用プログラムを定周期に起動するタイマ、24は制御用プ
ログラム、25はプロセス入／出力処理を実行するプロセ
ス入／出力カード27のアドレスが記憶されたプロセス入
／出力実行アドレス記憶エリア、27は制御対象３とのプ
ロセス入／出力処理を行うプロセス入／出力カードで、
１枚のプロセス入／出力カード内に複数種類のプロセス
入／出力実行アドレスを有している。28はプロセス入／
出力用プログラムである。なお、図４は図３の制御装置
におけるタイマの定周期処理を示すフローチャートであ
る。
発電プラント用メンテナンスパネル（プログラミングツ
ール）ＭＥＬＳＥＰ−１１００に示されたプログラミン
グ装置を備えた制御装置を示すブロック図である。１は
プログラミング装置、２は制御装置、３は制御対象であ
る。プログラミング装置１において、11はＣＲＴ、12は
キーボード、13はＣＲＴ11とキーボード12を用いてプロ
セス入／出力を行いたいプロセス入／出力カードのアド
レスが設定されたプロセス入／出力実行アドレス情報、
14はＣＲＴ11とキーボート12を用いて作成された制御用
プログラム、15は制御装置２と通信を行う制御装置イン
ターフェースソフトウェアである。また、制御装置２に
おいて、21はＣＰＵ、22はプログラミング装置１と通信
を行うプログラミング装置インターフェースソフトウェ
ア、23は後述の制御用プログラム及びプロセス入／出力
用プログラムを定周期に起動するタイマ、24は制御用プ
ログラム、25はプロセス入／出力処理を実行するプロセ
ス入／出力カード27のアドレスが記憶されたプロセス入
／出力実行アドレス記憶エリア、27は制御対象３とのプ
ロセス入／出力処理を行うプロセス入／出力カードで、
１枚のプロセス入／出力カード内に複数種類のプロセス
入／出力実行アドレスを有している。28はプロセス入／
出力用プログラムである。なお、図４は図３の制御装置
におけるタイマの定周期処理を示すフローチャートであ
る。
【０００３】次に動作について説明する。プログラミン
グ装置１では、ＣＲＴ11、キーボード12を用いてプロセ
ス入／出力実行アドレス情報13及び制御用プログラム14
を作成する。次いで、制御装置インターフェースソフト
ウェア15を介してプロセス入／出力実行アドレス情報13
及び制御用プログラム14を制御装置２へ送信する。制御
装置２は、プログラミング装置インターフェースソフト
ウェア22を介してプロセス入／出力実行アドレス情報13
及び制御用プログラム14を得る。プロセス入／出力実行
アドレス情報13は、プロセス実行アドレス記憶エリア25
に格納される。プロセス入／出力及び制御プログラムの
実行は、図５にフローチャート図で示すように、タイマ
ー23から定周期に起動される。最初に、プロセス入／出
力実行アドレス記憶エリア25よりプロセス入／出力実行
アドレスの有無を検索し（ステップ21）、プロセス入／
出力実行アドレスの存在を確認する（ステップ22）。プ
ロセス入／出力実行アドレスがあればプロセス入／出力
実行アドレス設定数分（ステップ23）プロセス入／出力
処理（ステップ24）を実行する。プロセス入／出力処理
中エラー（アクセスしたいプロセス入／出力が存在しな
いか、または故障）が発生した場合（ステップ25）は、
エラー処理（ステップ26）を行う。その後、制御プログ
ラムの実行（ステップ27）が行われる。
グ装置１では、ＣＲＴ11、キーボード12を用いてプロセ
ス入／出力実行アドレス情報13及び制御用プログラム14
を作成する。次いで、制御装置インターフェースソフト
ウェア15を介してプロセス入／出力実行アドレス情報13
及び制御用プログラム14を制御装置２へ送信する。制御
装置２は、プログラミング装置インターフェースソフト
ウェア22を介してプロセス入／出力実行アドレス情報13
及び制御用プログラム14を得る。プロセス入／出力実行
アドレス情報13は、プロセス実行アドレス記憶エリア25
に格納される。プロセス入／出力及び制御プログラムの
実行は、図５にフローチャート図で示すように、タイマ
ー23から定周期に起動される。最初に、プロセス入／出
力実行アドレス記憶エリア25よりプロセス入／出力実行
アドレスの有無を検索し（ステップ21）、プロセス入／
出力実行アドレスの存在を確認する（ステップ22）。プ
ロセス入／出力実行アドレスがあればプロセス入／出力
実行アドレス設定数分（ステップ23）プロセス入／出力
処理（ステップ24）を実行する。プロセス入／出力処理
中エラー（アクセスしたいプロセス入／出力が存在しな
いか、または故障）が発生した場合（ステップ25）は、
エラー処理（ステップ26）を行う。その後、制御プログ
ラムの実行（ステップ27）が行われる。
【０００４】
【発明が解決しようとする課題】従来の制御装置におけ
るタイマーは、以上のようにプロセス入／出力カードが
存在しないか、または故障の場合は、プロセス入／出力
カードに対してアクセスを行い、一定時間が経過しても
正常な応答が返ってこないので演算時間が増加し、制御
プログラムの実行が制御周期内に終わらず、プラントの
制御精度が悪くなるという問題点があった。
るタイマーは、以上のようにプロセス入／出力カードが
存在しないか、または故障の場合は、プロセス入／出力
カードに対してアクセスを行い、一定時間が経過しても
正常な応答が返ってこないので演算時間が増加し、制御
プログラムの実行が制御周期内に終わらず、プラントの
制御精度が悪くなるという問題点があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、プロセス入／出力カードが存
在しないか、または故障の時の演算時間の増加を最小限
にすることができる制御装置を得ることを目的とする。
るためになされたもので、プロセス入／出力カードが存
在しないか、または故障の時の演算時間の増加を最小限
にすることができる制御装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係わる制御装
置は、制御プログラム実行中にプロセス入／出力カード
のエラーを検出すると、エラーの原因が除去されるまで
プロセス入／出力処理を中止するプロセス入／出力カー
ド故障フラグ格納エリアを備えたものである。
置は、制御プログラム実行中にプロセス入／出力カード
のエラーを検出すると、エラーの原因が除去されるまで
プロセス入／出力処理を中止するプロセス入／出力カー
ド故障フラグ格納エリアを備えたものである。
【０００７】
【作用】この発明による制御装置のプロセス入／出力カ
ード故障フラグ格納エリアは、プロセス入／出力カード
が存在しないか、または故障時のエラー検出による演算
時間の増加を最小限にする。
ード故障フラグ格納エリアは、プロセス入／出力カード
が存在しないか、または故障時のエラー検出による演算
時間の増加を最小限にする。
【０００８】
実施例１．以下、この発明の実施例を図について説明す
る。図１はこの発明の実施例１によるプログラミング装
置を備えた制御装置を示すブロック図である。図におい
て、１〜３、11〜15、21〜28は従来のものと同様のため
説明を省略する。29はプロセス入／出力処理実行結果に
よるプロセス入／出力カード故障フラグ格納エリアであ
る。なお、図２は図１の制御装置における定周期タイマ
ー処理を示すフローチャート図である。
る。図１はこの発明の実施例１によるプログラミング装
置を備えた制御装置を示すブロック図である。図におい
て、１〜３、11〜15、21〜28は従来のものと同様のため
説明を省略する。29はプロセス入／出力処理実行結果に
よるプロセス入／出力カード故障フラグ格納エリアであ
る。なお、図２は図１の制御装置における定周期タイマ
ー処理を示すフローチャート図である。
【０００９】次に動作について説明する。従来と同様
に、プログラミング装置１では、ＣＲＴ11、キーボード
12を用いてプロセス入／出力情報13及び制御用プログラ
ム14を作成する。次いで、制御装置インターフェースソ
フトウェア15を介してプロセス入／出力実行アドレス情
報13及び制御用プログラム14を制御装置２へ送信する。
制御装置２は、プログラミング装置インターフェースソ
フトウェア22を介してプロセス入／出力実行アドレス情
報13及び制御用プログラム14を得る。プロセス入／出力
実行アドレス情報13は、プロセス入／出力実行アドレス
記憶エリア25に格納される。プロセス入／出力及び制御
プログラムの実行は図２のフローチャート図に示すよう
に、タイマー23から定周期に起動される。図２におい
て、最初に、プロセス入／出力カード故障フラグ格納エ
リア29を０クリア（ステップ１）し、全てのプロセス入
／出力カード27の故障フラグをリセット状態にしてお
く。次に、プロセス入／出力実行アドレス記憶エリア25
よりプロセス入／出力実行アドレスの有無を検索（ステ
ップ２）し、プロセス入／出力実行アドレスが有れば
（ステップ３）、プロセス入／出力カード故障フラグ格
納エリア29より該当するプロセス入出力カード27の故障
フラグをチェック（ステップ５）し、故障でなければ
（ステップ６）プロセス入／出力処理を実行する（ステ
ップ７）。なお、プロセス入／出力カード27が故障の場
合は、プロセス入／出力処理を実行しない。プロセス入
／出力処理中に、アクセスしたいプロセス入／出力カー
ド27が存在しないか、または、プロセス入／出力カード
27が故障等のエラーが発生した場合は、エラー処理（ス
テップ９）を行い、プロセス入／出力カード故障フラグ
格納エリア29に、該当するプロセス入／出力カード27の
故障フラグをセットする（ステップ10）。以上の動作
を、プロセス入／出力実行アドレス設定数分繰り返し
（ステップ４）、その後、制御用プログラム24の実行
（ＳＴ−１１）が行われる。
に、プログラミング装置１では、ＣＲＴ11、キーボード
12を用いてプロセス入／出力情報13及び制御用プログラ
ム14を作成する。次いで、制御装置インターフェースソ
フトウェア15を介してプロセス入／出力実行アドレス情
報13及び制御用プログラム14を制御装置２へ送信する。
制御装置２は、プログラミング装置インターフェースソ
フトウェア22を介してプロセス入／出力実行アドレス情
報13及び制御用プログラム14を得る。プロセス入／出力
実行アドレス情報13は、プロセス入／出力実行アドレス
記憶エリア25に格納される。プロセス入／出力及び制御
プログラムの実行は図２のフローチャート図に示すよう
に、タイマー23から定周期に起動される。図２におい
て、最初に、プロセス入／出力カード故障フラグ格納エ
リア29を０クリア（ステップ１）し、全てのプロセス入
／出力カード27の故障フラグをリセット状態にしてお
く。次に、プロセス入／出力実行アドレス記憶エリア25
よりプロセス入／出力実行アドレスの有無を検索（ステ
ップ２）し、プロセス入／出力実行アドレスが有れば
（ステップ３）、プロセス入／出力カード故障フラグ格
納エリア29より該当するプロセス入出力カード27の故障
フラグをチェック（ステップ５）し、故障でなければ
（ステップ６）プロセス入／出力処理を実行する（ステ
ップ７）。なお、プロセス入／出力カード27が故障の場
合は、プロセス入／出力処理を実行しない。プロセス入
／出力処理中に、アクセスしたいプロセス入／出力カー
ド27が存在しないか、または、プロセス入／出力カード
27が故障等のエラーが発生した場合は、エラー処理（ス
テップ９）を行い、プロセス入／出力カード故障フラグ
格納エリア29に、該当するプロセス入／出力カード27の
故障フラグをセットする（ステップ10）。以上の動作
を、プロセス入／出力実行アドレス設定数分繰り返し
（ステップ４）、その後、制御用プログラム24の実行
（ＳＴ−１１）が行われる。
【００１０】
【発明の効果】以上のようにこの発明によれば、制御プ
ログラム実行中にプロセス入／出力カードのエラーを検
出すると、エラーの原因が除去されるまでプロセス入／
出力処理を中止するプロセス入／出力カード故障フラグ
格納エリアを備えた構成としたので、制御プログラムの
実行が制御周期内で終了し、プラントの制御精度を向上
できる効果がある。
ログラム実行中にプロセス入／出力カードのエラーを検
出すると、エラーの原因が除去されるまでプロセス入／
出力処理を中止するプロセス入／出力カード故障フラグ
格納エリアを備えた構成としたので、制御プログラムの
実行が制御周期内で終了し、プラントの制御精度を向上
できる効果がある。
【図１】この発明の実施例１によるプログラミング装置
を備えた制御装置を示すブロック図である。
を備えた制御装置を示すブロック図である。
【図２】図１の制御装置における定周期処理内部フロー
チャート図である。
チャート図である。
【図３】従来のプログラミング装置を備えた制御装置を
示すブロック図である。
示すブロック図である。
【図４】図３の制御装置における定周期処理内部フロー
チャート図である。
チャート図である。
１ プログラミング装置 ２ 制御装置 21 ＣＰＵ 22 プログラミング装置インターフェースソフトウェア 23 タイマー 24 制御用プログラム 25 プロセス入／出力実行アドレス記憶エリア 27 プロセス入／出力カード 28 プロセス入／出力用プログラム 29 プロセス入／出力カード故障フラグ格納エリア
Claims (1)
- 【請求項１】 プログラミング装置のＣＲＴ画面上に制
御シンボルを描いて作成される制御プログラムを実行す
る制御装置において、上記制御プログラム実行中にプロ
セス入／出力カードのエラーを検出すると、上記エラー
の原因が除去されるまでプロセス入／出力処理を中止す
るプロセス入／出力カード故障フラグ格納エリアを備え
たことを特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26992692A JPH06119014A (ja) | 1992-10-08 | 1992-10-08 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26992692A JPH06119014A (ja) | 1992-10-08 | 1992-10-08 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06119014A true JPH06119014A (ja) | 1994-04-28 |
Family
ID=17479129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26992692A Pending JPH06119014A (ja) | 1992-10-08 | 1992-10-08 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06119014A (ja) |
-
1992
- 1992-10-08 JP JP26992692A patent/JPH06119014A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3358759B2 (ja) | プログラマブルコントローラのデータトレース方法 | |
| US6086624A (en) | Simulator and simulation method in each of which simulation can be carried out at a high-speed | |
| GB1424105A (en) | Programmed digital data processing system | |
| JPS61145649A (ja) | アドレスシラブル組合せ試験方式 | |
| JPH06119014A (ja) | 制御装置 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| WO1990007739A1 (en) | Control method for robot | |
| JP2770797B2 (ja) | マルチプロセッサシステムのページ記述子更新制御方式 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPH03139703A (ja) | プログラマブルコントローラのタイマ命令処理方式 | |
| JPH04117528A (ja) | データ照合処理装置 | |
| JPH01140348A (ja) | プログラムトレース装置 | |
| JPH05225094A (ja) | 通信制御装置システムにおけるバッファプール制御方式 | |
| JPS60178543A (ja) | 割込み制御方式 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH04320545A (ja) | メモリアクセス監視方式 | |
| JPS59180758A (ja) | Ｎｃｐにおけるル−プ検出方式 | |
| JPH01226061A (ja) | 中央処理装置割込み方式 | |
| JPS58107969A (ja) | 擬似障害発生方式 | |
| JPH0612260A (ja) | 割込み処理方法及び装置 | |
| JPH0727402B2 (ja) | シ−ケンス制御装置の再起動制御方法 | |
| JPS62177632A (ja) | デ−タ処理装置の異常処理方式 |