JPH0611635Y2 - 双方向信号分岐回路 - Google Patents
双方向信号分岐回路Info
- Publication number
- JPH0611635Y2 JPH0611635Y2 JP4257285U JP4257285U JPH0611635Y2 JP H0611635 Y2 JPH0611635 Y2 JP H0611635Y2 JP 4257285 U JP4257285 U JP 4257285U JP 4257285 U JP4257285 U JP 4257285U JP H0611635 Y2 JPH0611635 Y2 JP H0611635Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminal
- branch
- pure resistance
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
- Attenuators (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は，広帯域にわたつて使用でき，かつ簡易な構
成の双方向信号分岐回路に関するものである。
成の双方向信号分岐回路に関するものである。
第２図は例えば実公昭59-18728号公報に示された従来の
信号分岐回路の説明図であり，図において，(1)は入力
端子，(2)は出力端子であつて，この端子間には純抵抗
(6)（抵抗値：ｒ）が挿入されている。純抵抗(6)の出力
端子(2)側には分岐点(3)が設けられ，この分岐点(3)か
ら分岐出力端子(4)が引き出されており，分岐点(3)と分
岐出力端子(4)間には純抵抗(8)（抵抗値：Ｒ）が挿入さ
れている。
信号分岐回路の説明図であり，図において，(1)は入力
端子，(2)は出力端子であつて，この端子間には純抵抗
(6)（抵抗値：ｒ）が挿入されている。純抵抗(6)の出力
端子(2)側には分岐点(3)が設けられ，この分岐点(3)か
ら分岐出力端子(4)が引き出されており，分岐点(3)と分
岐出力端子(4)間には純抵抗(8)（抵抗値：Ｒ）が挿入さ
れている。
次に動作について説明する。入力端子(1)における整合
条件は，Ｚを線路インピーダンスとすると， であり，入力から出力への電圧伝達比ｄは であり，したがつて逆に に選んでおけば，入力から出力への電圧伝達比がｄであ
つて，かつ，入力端子(1)における整合のとれている信
号分岐回路が実現できる。
条件は，Ｚを線路インピーダンスとすると， であり，入力から出力への電圧伝達比ｄは であり，したがつて逆に に選んでおけば，入力から出力への電圧伝達比がｄであ
つて，かつ，入力端子(1)における整合のとれている信
号分岐回路が実現できる。
従来の信号分岐回路は以上のように構成されているの
で，出力端子(2)と分岐出力端子(4)での整合条件を考慮
されておらず，従つて，出力端子(2)又は分岐出力端子
(4)から信号を挿入すると，インピーダンスが不整合と
なる問題点があつた。
で，出力端子(2)と分岐出力端子(4)での整合条件を考慮
されておらず，従つて，出力端子(2)又は分岐出力端子
(4)から信号を挿入すると，インピーダンスが不整合と
なる問題点があつた。
この考案は上記のような問題点を解消するためになされ
たもので，直流より高周波に至る広い周波数範囲にわた
る双方向の信号分岐が可能な双方向信号分岐回路を得る
ことを目的とする。
たもので，直流より高周波に至る広い周波数範囲にわた
る双方向の信号分岐が可能な双方向信号分岐回路を得る
ことを目的とする。
この考案に係る双方向信号分岐回路は，２つの入出力端
子の間に設けられた分岐点の両側に，同じ値の純抵抗を
挿入し，分岐点と分岐入出力端子の間に挿入された純抵
抗の分岐入出力側を純抵抗で接地し，かつこれらの純抵
抗の抵抗値を入出力端子間の電圧減衰比と線路インピー
ダンスとの関係において規定したものである。
子の間に設けられた分岐点の両側に，同じ値の純抵抗を
挿入し，分岐点と分岐入出力端子の間に挿入された純抵
抗の分岐入出力側を純抵抗で接地し，かつこれらの純抵
抗の抵抗値を入出力端子間の電圧減衰比と線路インピー
ダンスとの関係において規定したものである。
〔作用〕 この考案における複数の純抵抗はその抵抗値が，入出力
端子と分岐入出力端子での整合条件を考慮して選ばれる
ことにより，各々の端子でのインピーダンスの整合がと
れる。
端子と分岐入出力端子での整合条件を考慮して選ばれる
ことにより，各々の端子でのインピーダンスの整合がと
れる。
以下，この考案の一実施例を図について説明する。第１
図において，(1)は入出力端子，(2)は入出力端子であつ
て，この端子間には分岐点(3)が設けられている。分岐
点(3)と入出力端子(1)の間には純抵抗(6)（抵抗値：
ｒ）が挿入され，分岐点(3)と入出力端子(2)の間には純
抵抗(7)（抵抗値：ｒ）が挿入されている。分岐点(3)か
ら分岐入出力端子(4)が引き出されており，分岐点(3)と
分岐入出力端子(4)の間には純抵抗(8)（抵抗値：R1）が
挿入されている。純抵抗(8)の分岐入出力端子(4)側には
分岐点(5)が設けられ，この分岐点(5)は純抵抗(9)（抵
抗値：R2）で接地されている。
図において，(1)は入出力端子，(2)は入出力端子であつ
て，この端子間には分岐点(3)が設けられている。分岐
点(3)と入出力端子(1)の間には純抵抗(6)（抵抗値：
ｒ）が挿入され，分岐点(3)と入出力端子(2)の間には純
抵抗(7)（抵抗値：ｒ）が挿入されている。分岐点(3)か
ら分岐入出力端子(4)が引き出されており，分岐点(3)と
分岐入出力端子(4)の間には純抵抗(8)（抵抗値：R1）が
挿入されている。純抵抗(8)の分岐入出力端子(4)側には
分岐点(5)が設けられ，この分岐点(5)は純抵抗(9)（抵
抗値：R2）で接地されている。
この場合，入出力端子(1)における整合条件は，Ｚを線
路インピーダンスとすると， であり，入出力端子(2)における整合条件は， であり，上記の２式は同じ結果となる。次に分岐入出力
端子(4)における整合条件は， であり，入出力端子(1)と入出力端子(2)の電圧伝達比ｄ
は であり，入出力端子(1)又は(2)と分岐入出力端子(4)の
電圧伝達比Ｄは であり，したがつて逆に に選んでおけば，全部の端子における整合のとれている
双方向信号分岐回路が実現できる。
路インピーダンスとすると， であり，入出力端子(2)における整合条件は， であり，上記の２式は同じ結果となる。次に分岐入出力
端子(4)における整合条件は， であり，入出力端子(1)と入出力端子(2)の電圧伝達比ｄ
は であり，入出力端子(1)又は(2)と分岐入出力端子(4)の
電圧伝達比Ｄは であり，したがつて逆に に選んでおけば，全部の端子における整合のとれている
双方向信号分岐回路が実現できる。
具体的な数値例を挙げてみる。まず２つの入出力端子間
の電圧減衰比ｄ＝0.818，線路インピーダンスを75Ωと
すれば， ｒ≒7.5Ω R1≒330Ω R2≒94Ω Ｄ≒0.101 この場合，挿入損失（２つの入出力端子間の損失）は−
２０log100.818≒1.7dB，また結合損失（入出力端子と
分岐入出力端子間の損失）は−２０log100.101≒20dBと
なる。
の電圧減衰比ｄ＝0.818，線路インピーダンスを75Ωと
すれば， ｒ≒7.5Ω R1≒330Ω R2≒94Ω Ｄ≒0.101 この場合，挿入損失（２つの入出力端子間の損失）は−
２０log100.818≒1.7dB，また結合損失（入出力端子と
分岐入出力端子間の損失）は−２０log100.101≒20dBと
なる。
また，上記実施例では分岐入出力端子が１個の場合を示
したが，第３図に示すように分岐入出力端子を複数にし
てもよい。
したが，第３図に示すように分岐入出力端子を複数にし
てもよい。
以上の説明においては不平衡回路の場合について述べた
が，第４図に示すように平衡回路に対しても適用でき
る。
が，第４図に示すように平衡回路に対しても適用でき
る。
次に，前記実施例から純抵抗(9)を除いたのが，第５図
である。この純抵抗(9)を除くことによつて分岐出力端
子での損失が減少する。入出力端子(1)と入出力端子(2)
の整合条件によつて， Ｄ＝１−ｄ と選んでおけば，入出力端子(1)と入出力端子(2)におけ
る整合のとれている双方向信号分岐回路が実現できる。
ただし，分岐出力端子(4)ではインピーダンスが整合せ
ず，分岐出力端子(4)において信号を挿入することがで
きない。
である。この純抵抗(9)を除くことによつて分岐出力端
子での損失が減少する。入出力端子(1)と入出力端子(2)
の整合条件によつて， Ｄ＝１−ｄ と選んでおけば，入出力端子(1)と入出力端子(2)におけ
る整合のとれている双方向信号分岐回路が実現できる。
ただし，分岐出力端子(4)ではインピーダンスが整合せ
ず，分岐出力端子(4)において信号を挿入することがで
きない。
また，上記実施例では分岐出力端子が１個の場合を示し
たが，第６図に示すように分岐入出力端子を複数にして
もよい。
たが，第６図に示すように分岐入出力端子を複数にして
もよい。
以上の説明においては不平衡回路の場合について述べた
が，第７図に示すように平衡回路に対しても適用でき
る。
が，第７図に示すように平衡回路に対しても適用でき
る。
以上のように，この考案によれば，双方向の信号分岐回
路が実現でき，抵抗のみを用いているので直流〜高周波
に至る広い周波数範囲にわたる使用が可能で，任意の特
性を選ぶことができ，回路はごく簡単かつ安価である。
路が実現でき，抵抗のみを用いているので直流〜高周波
に至る広い周波数範囲にわたる使用が可能で，任意の特
性を選ぶことができ，回路はごく簡単かつ安価である。
第１図はこの考案の一実施例の説明図，第２図は従来例
の説明図，第３図，第４図，第５図，第６図，第７図は
それぞれこの考案の他の実施例の説明図である。 なお，図中，同一符号は同一，又は相当部分を示し，
(1)，(2)：入出力端子，(3)：分岐点，(4)：分岐入出力
端子，(5)：分岐点，(6)，(7)，(8)，(9)：純抵抗であ
る。
の説明図，第３図，第４図，第５図，第６図，第７図は
それぞれこの考案の他の実施例の説明図である。 なお，図中，同一符号は同一，又は相当部分を示し，
(1)，(2)：入出力端子，(3)：分岐点，(4)：分岐入出力
端子，(5)：分岐点，(6)，(7)，(8)，(9)：純抵抗であ
る。
Claims (1)
- 【請求項１】入出力端子(1)と入出力端子(2)間に純抵抗
(6)と純抵抗(7)を挿入し，かつ純抵抗(6)と純抵抗(7)間
に設けた分岐点(3)から分岐入出力端子(4)を引き出すと
共に，分岐点(3)と分岐入出力端子(4)間に純抵抗(8)を
挿入し，かつ純抵抗(8)の分岐入出力端子(4)側に設けた
分岐点(5)を純抵抗(9)で接地し， を満足するように構成したことを特徴とする双方向信号
分岐回路。 ただし，ｒは純抵抗(6)と純抵抗(7)の抵抗値，R1は純抵
抗(8)の抵抗値，R2は純抵抗(9)の抵抗値，ｄは入出力端
子(1)と入出力端子(2)間の電圧減衰比（0.5≦ｄ＜
１），Ｄは入出力端子(1)又は入出力端子(2)と分岐入出
力端子(4)間の電圧減衰比（０＜Ｄ≦0.5），Ｚは線路イ
ンピーダンスである。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4257285U JPH0611635Y2 (ja) | 1985-03-25 | 1985-03-25 | 双方向信号分岐回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4257285U JPH0611635Y2 (ja) | 1985-03-25 | 1985-03-25 | 双方向信号分岐回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61158731U JPS61158731U (ja) | 1986-10-01 |
| JPH0611635Y2 true JPH0611635Y2 (ja) | 1994-03-23 |
Family
ID=30553452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4257285U Expired - Lifetime JPH0611635Y2 (ja) | 1985-03-25 | 1985-03-25 | 双方向信号分岐回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611635Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE523968T1 (de) * | 2006-01-04 | 2011-09-15 | Thomson Licensing | Vorrichtung und verfahren zur signalpegelsteuerung |
-
1985
- 1985-03-25 JP JP4257285U patent/JPH0611635Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61158731U (ja) | 1986-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0620955B1 (en) | Programmable gain amplifier | |
| EP0202708A2 (en) | D.C. block capacitor circuit | |
| CN1004246B (zh) | 分路型定向耦合器的改进 | |
| KR100355071B1 (ko) | 고전력무선주파수분할기/합성기 | |
| JPH0611635Y2 (ja) | 双方向信号分岐回路 | |
| US5097234A (en) | Passive impedance matching device | |
| EP0624960A2 (en) | A method and apparatus for imparting a linear frequency response to a signal | |
| EP0256511A2 (en) | Directional coupler | |
| JPH0237125B2 (ja) | ||
| JPH04351102A (ja) | マイクロストリップ線路 | |
| JPS5941608Y2 (ja) | 多段高周波結合器 | |
| JPS5918728Y2 (ja) | 信号分岐回路 | |
| US4292599A (en) | Low pass active filter | |
| JPS6143310Y2 (ja) | ||
| JPS59146202A (ja) | ミキサ回路 | |
| JPS62247601A (ja) | 固定抵抗減衰器 | |
| JPS59148402A (ja) | Ｍｉｃ化橋絡ｔ形回路 | |
| JP2659204B2 (ja) | ダイオードスイッチ回路 | |
| JPS60144001A (ja) | 終端器 | |
| JPH0323693Y2 (ja) | ||
| JP3030511U (ja) | 終端抵抗器開閉型接栓座 | |
| JPS6123862Y2 (ja) | ||
| JPS5824220A (ja) | 可変等化器 | |
| JPS6143315Y2 (ja) | ||
| JPH08288711A (ja) | ハイブリッド電力２分配器 |