JPH06113176A - 順次走査システム - Google Patents

Abstract

(57)【要約】 【構成】 第１のプロセッサ（２０，３０，４０）は，
非飛越し走査方式のビデオ入力信号Ｙ２からコアリング
処理された高周波成分Ｙ１１とフレーム巡回型濾波処理
された低周波成分Ｙ１２を含む出力信号Ｙ１０を発生す
る。第１のプロセッサは、低周波成分Ｙ１２に対して異
なる遅延量を有するフレーム巡回型濾波処理された低周
波信号Ｙ１８、Ｙ２０も発生する。第２のプロセッサ５
０は現ラインからの低周波成分Ｙ９と少なくとも１ライ
ン前のラインからの低周波成分Ｙ２４とのビデオ差信号
Ｙ２６を発生する。出力回路６０は、ビデオ差信号Ｙ２
６と出力信号Ｙ１０を選択的に合成して出力信号Ｙ１５
を発生する。 【効果】 全体の回路要素を低減させ、且つ雑音の低減
された非飛越し走査方式のビデオ出力信号を得ることが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、順次走査システムに関
し、特に、このようなシステムにおける雑音を低減する
ことに関する。

【０００２】

【発明の背景】雑音を低減するために、ビデオ信号を２
つもしくはそれ以上の周波数帯域に分離する形式のビデ
オ雑音低減システムはよく知られている。１９７９年７
月３１日に海老原氏外に付与された“雑音低減システ
ム”という名称の米国特許第４，１６３，２５８号の第
１図は、すでに知られている“単純コアリング処理”形
式の“複数周波数帯域”雑音低減システムを開示するも
のである。このシステムでは、ビデオ入力信号は相補形
の高域フィルタおよび低域フィルタにより高周波帯域と
低周波帯域とに分離され、高周波部分が“コアリング”
処理されてから、両周波数帯域が再合成され、雑音の低
減したビデオ出力信号が得られる。この出力信号中の高
周波成分は“コアリング処理”されているが、低周波成
分は少しも乱されず変化していない。

【０００３】このような２帯域方式の１つの欠点は、海
老原氏外により説明されているように、ビデオ信号を分
離するのに用いられる高域フィルタと低域フィルタは、
通常これらのフィルタに供給される信号に等しくない位
相偏移を与え、その結果、コアリング処理された高周波
成分と低周波成分が再合成されるとき位相歪みを生じる
ことである。また、海老原氏外は、このようなフィルタ
の振幅対周波数特性は一般に等しくないことも指摘して
いる。海老原氏外は、再合成された低周波成分と高周波
成分の位相偏移が異なり、また振幅特性が異なるのはこ
れらのフィルタに起因するので、再生されたビデオ信号
中に著しい歪みが検出されると結論づけている。更に、
この２帯域コアリング処理構成では、処理されているビ
デオ信号の低周波成分についての信号対雑音（Ｓ／Ｎ）
比が少しも改善されないことが注目される。

【０００４】従来のコアリング処理形式の雑音低減シス
テムを使って上述の問題を解決するために、海老原氏外
の提案する多帯域雑音除去システムでは、ビデオ信号が
時間的に一致する多数のサンプルに先ず変換されてか
ら、複数の周波数帯域に（アダマール変換により）変換
され、最低周波数帯域を除くすべての周波数帯域に対し
てコアリング処理が行なわれ、その後、処理された信号
は逆アダマール変換マトリックスに供給され、最後に再
合成されて雑音の低減されたビデオ出力信号となる。こ
のようなシステムの欠点は、比較的複雑であるというこ
とである。

【０００５】雑音低減の分野における他の研究者達の中
には、他の変換形式を用いることにより、前述した“単
純”形式のコアリング処理システムを改良しようとした
者もいる。１９８５年６月１１日にカールソン氏外に付
与された“画像を表わす信号のコアリング処理システ
ム”という名称の米国特許第４，５２３，２３０号は、
多帯域空間周波数コアリング処理システムについて述べ
ている。そこに開示されている好ましい実施例では、い
わゆる“バート・ピラミッド”（Ｂｕｒｔ Ｐｙｒａｍ
ｉｄ）型の空間周波数変換が複数空間周波数帯域コアリ
ング処理と組み合わされて用いられている。要約する
と、雑音を低減しようとする入力信号は、非リンギング
／非エイリアシング／局所化伝達／オクターブ帯域空間
周波数スペクトル分析器に先ず供給され、スペクトル分
析器はビデオ入力信号をサブスペクトル信号に分離す
る。次に、サブスペクトル信号は個々にコアリング処理
される。最後に、コアリング処理されたサブスペクトル
信号は、１つまたはそれ以上の非リンギング／非エイリ
アシング・フィルタを使用するシンセサイザに供給さ
れ、すべてのサブスペクトル信号から画像を表わす出力
信号が得られる。このようなシステムも、上述した単純
なコアリング処理と比較して、割合に複雑である。

【０００６】前述の多帯域雑音低減システムの代わりの
方法は、単一帯域処理を使用することである。基本的な
単一帯域プロセッサは低域フィルタのみから成る。この
ような方式は、簡単という長所を有するが、雑音だけで
なく信号も除去する傾向があり、その結果、たとえ雑音
が全く無い場合でも、精細度を欠いた、“軟かく”（Ｓ
ｏｆｔ）見える画像となる。

【０００７】フレーム間の動きがほとんどもしくは全く
無いビデオ信号の全体のＳ／Ｎ（信号対雑音）比を改善
するのに効果的な単一帯域の雑音低減システムは、よく
知られている“巡回型”フィルタ技術であり、Ｓ／Ｎ比
はフレーム間相関法により強調される。要約すると、
（静止画の場合）フレーム遅延された幾つかの信号を累
算器内で合成することにより、和の信号電力は雑音電力
よりも速く増加する。その理由は、静止画像の信号は連
続するフレーム間で一定不変であるのに対し、雑音はフ
レーム間で一定不変ではないからである。従って、フレ
ーム巡回型フィルタでは、動きのほとんどもしくは全く
無い画像の場合、Ｓ／Ｎ比の真の改善が得られる。動き
適応フレーム巡回型フィルタの幾つかの例が、１９８１
年１月２０日に高橋氏に付与された“カラーテレビジョ
ン信号の雑音低減システム”という名称の米国特許第
４，２４６，６１０号に開示されている。他方、これま
で実現されてきたフレーム巡回型フィルタは、必要とさ
れるフレーム遅延を実行するのに相当な量のメモリを必
要とする。

【０００８】

【発明の概要】本発明は、ビデオ信号を飛越し走査形式
から非飛越し走査形式に変換する順次走査変換システム
における雑音低減の必要性を認識することに一部在る。
このような応用例において、変換前もしくは変換後に信
号に対する雑音低減を行うことを考えるかもしれない。
本発明によると、雑音の低減が変換と組み合されて行な
われるため回路要素が共有され、以て必要とされる回路
要素が全体的に低減されるという利点が得られる。

【０００９】本発明を具体化する順次走査処理システム
は、非飛越し走査方式のビデオ信号に応答し、コアリン
グ処理を受けた高周波成分（Ｙ１１）およびフレーム巡
回型濾波処理を受けた第１の低周波成分（Ｙ１２）を有
する第１のビデオ出力信号（Ｙ１０）を発生する第１の
プロセッサ（２０，３０，４０）を含んでいる。この第
１のプロセッサは前記第１の低周波成分に対して異なる
遅延量（１−Ｈ，２６３−Ｈ）を有するフレーム巡回型
濾波処理された複数の低周波出力信号（Ｙ１８，Ｙ２
０）も発生する。フレーム巡回型濾波処理された低周波
成分に応答する第２のプロセッサ（５０）は、ビデオ入
力信号の現ラインから得られる低周波成分（Ｙ９）とビ
デオ入力信号の少なくとも１ライン前のラインから得ら
れる第２の低周波成分（Ｙ２４）との差を表わすビデオ
差信号（Ｙ２６）を発生する。出力回路（６０）は、ビ
デオ差信号（Ｙ２６）と第１のビデオ出力信号（Ｙ１
０）とを選択的に合成し、高周波成分についてはコアリ
ング処理により雑音が低減され、低周波成分については
フレーム巡回型濾波処理により雑音が低減され、以て雑
音の低減された順次走査（非飛越し走査）方式のビデオ
出力信号（Ｙ１５）を発生する。

【００１０】本発明の先に述べた特徴および他の特徴は
以下に詳しく説明され、また添付した図面に示される。
図面において、同様な要素には同様な参照番号が付けら
れている。

【００１１】

【実施例】図１のビデオ雑音低減回路１０は、高周波ル
ミナンス信号成分をコアリング処理し、低周波ルミナン
ス信号成分をフレーム巡回型濾波処理することにより、
ルミナンス信号の雑音を低減する。フレーム巡回型濾波
処理に必要とされるメモリを大幅に減らすために、低周
波成分をサブサンプリングしてから巡回型濾波処理し、
巡回型濾波処理の後、濾波された信号のサンプリング周
波数を元の値に（補間によるのが好ましい）戻す。メモ
リが節約される理由は、フィールド巡回型濾波処理に必
要とされる全フィールド遅延を実行するために貯えられ
る信号の１ライン当りのサンプル数が比較的少ないため
である。

【００１２】有利なことに、図１の本発明の特定の実施
例では、ビデオ入力信号のサンプリング周波数で巡回型
濾波を実行する際に必要とされるメモリの７５％に達す
るメモリが節約される。この多量のメモリの節約は明ら
かに経済的利点を与えるのみならず、サブサンプリング
されたシステムの遅延回路に必要なメモリセルがずっと
少なくなるので信頼性の向上という点で技術的利点も得
られる。

【００１３】図１の雑音低減回路１０の更に別の特徴は
汎用性を有することである。このシステムは、例えば、
テレビジョン受像機、カメラあるいは放送用送信機のル
ミナンスチャネルにおける雑音を低減するのに使用でき
る。これ以外の有用な用途として、ビデオカセットレコ
ーダ（ＶＣＲ）やビデオテープレコーダ（ＶＴＲ）の録
画回路や再生回路におけるルミナンス信号雑音を低減す
ることもできる。

【００１４】本発明の更に別の利点は、雑音低減以外の
目的でルミナンス信号の帯域が高周波成分と低周波成分
に分離されるビデオ処理システムにおいて得られる。こ
のようなシステムの一例は後で図２に関連して述べる。
この例に見られるように、共通の信号を共用できるの
で、このような応用例においてフィールド遅延された信
号とフレーム遅延された信号を実現するためのメモリの
節約は非常に大きい。

【００１５】図１において、雑音を低減しようとするア
ナログのルミナンス入力信号Ｙ１はアナログ／ディジタ
ル（Ａ／Ｄ）変換器１４の入力端子１２に供給され、Ａ
／Ｄ変換器１４はクロック信号ＣＬをタイミング信号発
生器１６から受け取る。Ａ／Ｄ変換器１４は、アナログ
のルミナンス信号Ｙ１をサンプリングし、タイミング信
号発生器１６から供給されるクロック信号の周波数に等
しいサンプリング周波数を有するディジタルのルミナン
ス出力信号Ｙ２を発生する。

【００１６】ビデオ信号をディジタル化する場合、位相
固定ループ（ＰＬＬ）技術を利用して、ビデオ信号の周
期的なパラメータに関連するサンプリングすなわち“ク
ロック”周波数を供給するのが普通である。いわゆる
“バースト固定”の方式においては、サンプリング信号
は通常カラーバースト信号周波数の整数（通常３または
４）倍に選択される。いわゆる“ライン固定”方式で
は、サンプリング信号は通常ビデオ入力信号の水平ライ
ン周波数の倍数が選択される。本発明を実施する場合、
“ライン固定のクロック”もしくは“バースト固定のク
ロック”が用いられる。この特定の例においては、タイ
ミング信号発生器１６がルミナンス入力信号Ｙ１の水平
ライン周波数の１０２４倍の周波数に固定された位相固
定ループ（ＰＬＬ）であるものとする。このような発生
器を構成するには、よく知られているように、ルミナン
ス信号Ｙ１の水平同期成分を電圧制御発振器（ＶＣＯ）
帰還路に分割器を有する普通のＰＬＬに供給すればよ
い。

【００１７】また、信号Ｙ１の水平ライン周波数は、ラ
イン周波数１５７３４Ｈｚを有するＮＴＳＣカラー標準
のものであると仮定する。従って、本発明のこの例で
は、ディジタル化されたルミナンス信号Ｙのサンプリン
グ周波数すなわちクロック周波数（ＣＬ）は１６．１１
１６１６ＭＨｚである。以下の説明を簡単にするため
に、サンプリング周波数すなわちクロック周波数ＣＬは
以下約１６ＭＨｚであるものとする。またタイミング信
号発生器１６は、ＣＬ／Ｎ（Ｎは整数）に等しい第２の
クロック出力周波数を供給する。このクロック信号は、
以下に説明するように、フレーム遅延クロック制御に用
いられると共にサブサンプリングにも用いられる。本例
において、整数Ｎは４であるものと仮定し、従ってサブ
サンプリング・クロック周波数ＣＬ／Ｎは約４ＭＨｚで
ある。

【００１８】前述の事柄を簡単に検討すると、アナログ
／ディジタル変換器１４は、タイミング信号発生器１６
と組み合わさって、雑音が低減される所定のサンプリン
グ周波数（例えば、約１６ＭＨｚ）を有するディジタル
のビデオ入力信号（例えば、ルミナンス信号Ｙ２）を供
給する信号源として働く。

【００１９】ディジタルのビデオ入力信号Ｙ２は入力信
号プロセッサ２０（破線で輪郭を示す）に供給される。
プロセッサ２０は、ルミナンス入力信号Ｙ２を、所定の
サンプリング周波数（１６ＭＨｚ）を有する高周波成分
Ｙ３と、サブサンプリングされより低いサンプリング周
波数を有する低周波成分Ｙ４に分離する。この場合、低
い方のサンプリング周波数は元のサンプリング周波数の
１／４すなわち約４ＭＨｚである。

【００２０】更に詳しく言うと、プロセッサ２０におい
て、サンプリング周波数１６ＭＨｚを有するルミナンス
信号Ｙ２は、低域フィルタ２４を介してサブサンプリン
グ回路２２に供給される。サブサンプリング回路２２は
ＣＬ／４（約４ＭＨｚ）の周波数でクロック制御され、
ルミナンス信号のデータ速度を大幅に低下させ、従って
後で行われるビデオ信号遅延機能を実現するのに必要と
されるメモリのバイト数を減少させる。一例として、全
帯域幅ルミナンス信号Ｙ１をクロック周波数１６ＭＨｚ
でディジタル化してから４ＭＨｚのクロック周波数でサ
ブサンプリングすると、同じディジタル遅延を実現する
のに必要とされるメモリは、信号をサブサンプリングし
ない場合の１／４（２５％）にすぎない。先に説明した
ように、本発明の原理の個々の応用例において、これ以
外のクロック周波数とサブサンプリング周波数を選択し
てもよい。

【００２１】折返し歪みを避けるために、ルミナンス信
号は低減濾波されてからサブサンプリングされる。これ
は低域フィルタ２４により行なわれる。フィルタ２４の
最高遮断周波数（すなわち、“ナイキスト”周波数）は
サブサンプリング周波数の１／２（例えば、サブサンプ
リング周波数が約４ＭＨｚの場合、約２ＭＨｚ）であ
る。しかしながら、フィルタの通過帯域と阻止帯域の間
の変移領域における有限傾斜のフィルタ応答特性を考慮
して、フィルタの遮断周波数すなわち“コーナー”周波
数はサブサンプリング周波数の１／２以下にするのが望
ましい。仮定したサンプリング周波数についての例示的
遮断周波数は、帯域端において６ｄＢの減衰の場合約
１．５ＭＨｚである。この周波数は、仮定したサブサン
プリング周波数約４ＭＨｚに対するナイキスト周波数約
２ＭＨｚよりもかなり低い。都合のよいことに、このた
め、折返し歪み防止の低域フィルタ２４を実現するのに
必要とされるフィルタ要素の数を減らせる。サブサンプ
リング周波数がこれよりも高い応用例の場合には、高い
周波数に比例して、遮断周波数の高い折返し歪み防止フ
ィルタが使用される。

【００２２】ルミナンス入力信号Ｙ２から高周波成分Ｙ
３を分離するには、プロセッサ２０において、（１）サ
ブサンプリングされた信号Ｙ４のサンプリング周波数を
入力ルミナンス信号Ｙ２のサンプリング周波数（１６Ｍ
Ｈｚ）に変換し、（２）ディジタル・ビデオ入力信号Ｙ
２から変換された信号Ｙ５を引く。これらの機能は、図
に示すように、補間器２６と減算器２８により行なわれ
る。補間器２６は、４点線形補間により、信号Ｙ４のサ
ンプリング周波数を信号Ｙ２のサンプリング周波数に変
換する。この例については後で述べる。従って、減算器
２８から発生する差信号Ｙ３は、１６ＭＨｚのサンプリ
ング周波数を有し、低域フィルタ２４の遮断周波数より
も高いルミナンス入力信号Ｙ２の成分を表わす。

【００２３】本発明の１つの特徴は、ルミナンス信号Ｙ
２の高周波成分を得るために、信号Ｙ２の低周波成分を
サブサンプリングし、その結果として生じる信号のサン
プリング周波数を元のサンプリング周波数に補間し、そ
の結果得られる信号（Ｙ５）を元の信号Ｙ２から引い
て、分離された高周波成分Ｙ３を得ることである。入力
信号の高周波成分を分離するこの技術は、従来の信号分
離技術の点から見て、最初やや複雑に思われる。しかし
ながら、これから説明するように、新しい信号分離技術
（プロセッサ２０で例示される）は従来の信号分離技術
よりも明らかに有利な点を幾つか持っている。“整合の
とれた”高域フィルタと低域フィルタを使用する従来の
技術よりも有利な点の１つは、１個のフィルタ（すなわ
ち、２４）が分離された信号Ｙ３とＹ４のコーナー周波
数を正確に決定し、整合のとれた振幅および位相応答を
有する１対のフィルタを必要としないことである。特
に、低域通過信号Ｙ４に対する高い周波数の限界はフィ
ルタ２４の遮断周波数１．５ＭＨｚに等しく、高周波成
分Ｙ３についての低い周波数の限界も（減算に因り）フ
ィルタ２４の遮断周波数１．５ＭＨｚに等しい。

【００２４】上述のように、信号が分離された後、分離
されサブサンプリングされた低周波成分Ｙ４は、信号Ｙ
４をフレーム巡回的に濾波するフレーム巡回型フィルタ
３０（破線で輪郭を示す）に供給される。従来のフレー
ム巡回型フィルタもこの目的に使用できる。しかしなが
ら、本発明の効果を達成するためには、フレームメモリ
をサブサンプリング・クロック周波数ＣＬ／Ｎでクロッ
ク制御することが必要である。本発明に使用するために
変更可能な動き適応フレーム巡回型フィルタの例は、例
えば、１９８１年１月２０日に高橋氏に付与された“カ
ラーテレビジョン信号用の雑音低減システム”という名
称の米国特許第４，２４６，６１０号に開示されてい
る。高橋氏が述べたフィルタに必要な変更には、カラー
処理回路の除去と、フレームメモリのクロック周波数を
サブサンプリング・クロック周波数に減らす（これに対
応して、フレームメモリの記憶ロケーションの数が減
少）ことが含まれる。

【００２５】図１のフィルタ３０は、簡単化された動き
適応を特徴とするフレーム巡回型フィルタの好ましい一
形式である。従来の動き適応フレーム巡回型フィルタ
（前述の高橋氏が述べたようなもの）では、掛算または
可変減衰がフィルタループ内で必要とされる。有利なこ
とに、ここに図示した実施例ではこの複雑性は完全に避
けられる。

【００２６】更に詳しく述べると、フィルタ３０は、ク
ロック制御されるフレーム遅延回路すなわちフレーム遅
延メモリ３２を含んでいる。メモリ３２は入力３１と出
力３３を有し、サブサンプリング・クロック周波数ＣＬ
／Ｎ（例えば、４ＭＨｚ）のクロック信号を受け取る。
減算器３４は、サブサンプリングされた低周波成分入力
信号Ｙ４を、フレーム遅延された出力信号Ｙ６から引き
算し、差信号Ｙ７を発生し、差信号Ｙ７はリミッタ３５
に供給される。動きに適応し、雑音の低減された出力信
号Ｙ９が加算器３６から発生される。加算器３６は信号
Ｙ８と信号Ｙ４を加算し、雑音の低減された信号Ｙ９を
発生し、信号Ｙ９はフレーム遅延回路３２の入力３１に
供給される。

【００２７】フレーム巡回型フィルタ３０の動作は以下
の通りである。減算器３４は、入来ルミナンス低周波成
分（Ｙ４）と、フレーム遅延され雑音の低減された成分
（Ｙ６）との差（Ｙ７）を発生する。リミッタ３５は、
この差が小さい（すなわち、ほとんど動きが無い）場
合、この差（Ｙ８）を通過させ、差信号Ｙ８は加算器３
６により入力信号Ｙ４に加算される。その結果、入力信
号Ｙ４は大部分が打ち消され、フレーム遅延された信号
Ｙ６により置き換えられる。しかしながら、動きが存在
する場合、減算器３４の出力は比較的大きな信号とな
る。従ってリミッタ３５は信号Ｙ７を制限する。差信号
Ｙ８はリミッタ３５により制限されるので、入来信号
（Ｙ４）はほとんど独占的に用いられる。これが行なわ
れるためには、リミッタ３５が信号を制限していないと
き、リミッタの利得は１以下（例えば、リミッタの“小
信号”利得）に選定され、メモリ３３の内容は常に入力
信号Ｙ４の平均に向かって収束する。リミッタ３５の例
示的な利得は８分の７（７／８）である。

【００２８】出力信号プロセッサ４０は、入力信号プロ
セッサ２０とフレーム巡回型フィルタ３０に結合され、
雑音の低減された広帯域ルミナンス出力信号を供給す
る。この目的のため、プロセッサ４０は３つの機能を有
する。（１）高周波成分を形成する。（２）フレーム巡
回型フィルタで濾波された低周波成分のサンプリング周
波数を元に戻す。（３）結果として生じる低周波成分と
高周波成分を合成し、雑音の低減された広帯域（ディジ
タル）ルミナンス出力信号Ｙ１０を形成する。

【００２９】更に詳しく述べると、出力プロセッサ４０
はコアリング処理回路４２を含んでいる。コアリング処
理回路４２は、高周波成分Ｙ３の大きな信号の変化を通
過させ、信号Ｙ３の小さな信号の変化を抑圧して、コア
リング処理された高周波ルミナンス出力信号Ｙ１１を供
給する。このようにして、成分Ｙ３の中に存在する低レ
ベルの高周波雑音が除去される。従来のコアリング処理
回路もこの目的に使用できる。雑音が低減されサブサン
プリングされた低周波ルミナンス成分Ｙ９は補間器４４
に供給される。補間器４４はサンプリング周波数をＣＬ
／４（例えば、４ＭＨｚ）からＣＬ（例えば、１６ＭＨ
ｚ）に戻す。これを行なうには、入力プロセッサ２０に
おける補間器２６の場合のように、４点線形補間器によ
るのが好ましい。一般的に言って、サンプリング周波数
を変換する際に用いられる点の数は少なくともサブサン
プリング係数Ｎに等しいことが好ましい。この例では、
サブサンプリング係数は４対１であり、サンプリング周
波数の上方変換のために選択される補間器（２６と４
４）は、４点線形補間器である。幾つかの例を後で示
す。サンプリング周波数を５対１に変換する時には、５
点線形補間器が勧められる。一般に、望むならばもっと
多くのサンプルが用いられることもあるが、補間を行な
うには、少なくともサブサンプリング係数と同じ数のサ
ンプルを使用することが望ましい。

【００３０】出力プロセッサ４０の最後の要素は加算器
４６である。加算器４６は、雑音の低減された（コアリ
ング処理された）高周波ルミナンス成分Ｙ１１を雑音の
低減され（巡回的に濾波され）サンプリング周波数の変
換された低周波成分Ｙ１２に加算する。図２に示すよう
に、結果として生じる、雑音の低減されたルミナンス信
号Ｙ１０は、元のルミナンス入力信号（例えば、アナロ
グＹ１またはディジタルＹ２）の全帯域を有し、その
１．５ＭＨｚから４．２ＭＨｚまでの高周波部分（２０
４）はコアリング処理によって雑音が低減され、ゼロか
ら１．５ＭＨｚまでの低周波部分（２０２）はフレーム
巡回型濾波処理により雑音が低減される。ディジタル／
アナログ（Ｄ／Ａ）変換器５０は、全周波数クロック信
号ＣＬ（この例では１６ＭＨｚ）によりクロック制御さ
れ、加算器４６の出力に結合され、雑音の低減されたデ
ィジタル出力信号Ｙ１０に対応するアナログ出力信号Ｙ
１３を（出力５２において）供給する。変換器５０は任
意に選択できるもので、後で述べるようにディジタル信
号を更にディジタル信号処理する場合には省略してもよ
い。

【００３１】ここまで説明してきた汎用性のあるビデオ
雑音低減回路においては、高周波成分はコアリング処理
回路で処理され、低周波成分はフレーム巡回型フィルタ
で濾波され、この雑音低減回路は前述した利点を有す
る。図３と図４は本発明の原理の一般的な応用例を示
す。

【００３２】図３は、ビデオカセットレコーダ（ＶＣ
Ｒ）またはビデオテープレコーダ（ＶＴＲ）の記録回路
への応用例を示す。図３において、記録する前に雑音を
低減しようとするビデオ入力信号はルミナンス／クロミ
ナンス（Ｙ／Ｃ）信号分離回路３０２の入力３０４に供
給される。分離回路３０２は入力信号をルミナンス成分
Ｙ１とクロミナンス信号Ｃ１に分離する。これらの成分
はそれぞれの経路を介してＶＣＲまたはＶＴＲの記録回
路３０６に結合される。図１の雑音低減回路１０は、低
周波ルミナンス成分を巡回的に濾波し、高周波ルミナン
ス成分をコアリング処理するため、ルミナンス信号路に
挿入される。クロミナンス信号路にも、任意選択によ
り、雑音低減回路を組み込んでもよい。

【００３３】図４はＶＣＲまたはＶＴＲの再生回路への
本発明の応用例を示す。図４において、再生回路４０２
は、ルミナンス成分Ｙ１とクロミナンス成分Ｃ１をテー
プから再生し、これらの信号をそれぞれの経路を介して
出力回路４０４に供給する。出力回路４０４はこれらの
信号を合成し、出力４０６に複合ビデオ出力信号Ｓ０を
形成する。ルミナンス信号のＳ／Ｎ比を高めるために、
図１の雑音低減回路１０をルミナンス信号路に挿入し、
低周波ルミナンス成分を巡回的に濾波し、再生されたビ
デオ信号の高周波クロミナンス成分をコアリング処理す
る。

【００３４】本発明の原理の他の一般的な応用例は明白
であろう。例えば、図１の雑音低減回路は、テレビカメ
ラのルミナンス信号路に、あるいはビデオ特殊効果発生
器のルミナンス信号路に使用できる。

【００３５】図５は、図１の雑音低減回路をテレビジョ
ン受像機内の順次走査プロセッサに応用した別個の応用
例である。上述のように、図１の雑音低減回路は汎用性
のものであって、二三の例をあげるなら、ビデオレコー
ダ、テレビジョン受像機およびテレビカメラに使用でき
る。しかしながら、フレーム遅延回路３２を“共用”す
ることによりメモリ全体のより大幅な節約が達成される
本発明の原理の個別の応用例がある。これらの“個別の
応用例”には、雑音低減以外の目的でルミナンス信号を
二重周波数帯域において処理することが望ましい応用例
も含まれる。

【００３６】個別の例として、飛越し走査された入力信
号を非飛越し“順次走査”形の信号に変換して表示す
る、順次走査テレビジョン受像機が提案されている。有
利なことに、このようなシステムは、表示されるライン
の数を２倍にするので、ラスターのライン構成が目立た
なくなる。本発明の原理を、二重周波数帯域を使用する
特殊な形式の順次走査システムに応用すると、順次走査
変換用の遅延信号を発生するために用いられるのと同じ
メモリを雑音低減のために用いることにより、相当多量
のメモリを節約することができる。

【００３７】“二重帯域”順次走査変換器の第１の例
は、１９８３年５月１３日に公開された“テレビジョン
受像機”という名称の特許出願公開昭５８−７９３７９
に述べられている。特開昭５８−７９３７９に開示され
た方式では、前のフィールドから取り出された低周波成
分と現在のフィールドから取り出された高周波成分とを
合成することにより、表示用の余分のラインが得られ
る。しかしながら、この方式は、動きを補正する手段を
持たないので、動きが存在する時にアーティファクト
（例えば、ぼけ）を生じ易い。

【００３８】“二重帯域”順次走査プロセッサの第２の
例は、１９９０年１１月２６日にディー・エイチ・ウイ
リス氏により出願された“前フィールドからのルミナン
ス低周波数を使用する順次走査テレビジョン方式”とい
う名称の米国特許出願第６１７，９８３号に開示されて
いる。ウイリス氏の出願で述べられている動き適応二重
帯域順次走査方式では、表示用の余分のラインを得るた
めに、現在受信しているラインの高周波成分と、現在ま
たは前フィールドから得られるラインを動きに適応的に
合成して得られる低周波成分とを合成する。図５は、雑
音低減を行うために、本発明の原理を、ウイリス氏が述
べた動き適応二重帯域順次走査表示システムに応用した
一例を示す。

【００３９】更に詳しく述べると、図５の受像機５００
は、複合ビデオ入力信号Ｓ１をルミナンス成分Ｙ１とク
ロミナンス成分Ｃ１とに分離するルミナンス／クロミナ
ンス（Ｙ／Ｃ）信号分離回路５０２を含んでいる。入力
ビデオ信号Ｓ１は、アンテナまたはケーブル入力５０６
から、普通のチューナ／ＩＦ増幅／検波回路５０４によ
り供給されるか、あるいは補助入力端子または他の適当
な信号源により供給される。分離回路５０２は、くし形
フィルタまたは良く知られている高域フィルタと低減フ
ィルタの組み合わせのような普通の設計のものでよい。

【００４０】分離されたクロミナンス信号成分Ｃ１は加
速回路５０８に供給される。加速回路５０８は各ライン
のクロミナンス信号成分Ｃ１を時間圧縮して反復し、ビ
デオ入力信号の２倍のライン周波数を有し各ラインが反
復されるクロミナンス出力信号Ｃ２を供給する。適当な
“加速回路”の例は後で述べる。

【００４１】ルミナンス信号Ｙ１はアナログ／ディジタ
ル（Ａ／Ｄ）変換器５１０によりディジタル形式に変換
され、ディジタル化されたルミナンス信号Ｙ２は、ルミ
ナンス信号順次走査プロセッサ５２０（破線で輪郭を示
す）に供給される。プロセッサ５２０は、以下に説明す
るように、動き適応２倍ライン周波数順次走査ルミナン
ス出力信号Ｙ１５を発生する。この信号はディジタル／
アナログ（Ｄ／Ａ）変換器５２２により再びアナログ形
式（Ｙ１６）に変換され、２倍のライン周波数信号Ｃ２
およびＹ１６は普通のルミナンス／クロミナンス（Ｙ／
Ｃ）信号処理回路５２４に供給される。処理回路５２４
は、色復調、輝度／コントラスト制御およびカラーマト
リックスのような機能を有し、受像管５２６または他の
適当な表示装置（例えば、ＬＣＤ装置または投射型表示
装置）により表示するのに適する形式（例えば、ＲＧＢ
成分の形式）の順次走査された出力信号Ｓ２を供給す
る。

【００４２】出力信号Ｓ２のライン周波数は入力信号Ｓ
１の２倍であるので、受像管５２６により発生される画
像は入力信号の２倍の数のラインを有し、それ故、従来
の飛越し走査画像と比較してラスターのライン構成がか
なり見えにくくなる。

【００４３】Ａ／Ｄ変換器５１０とＤ／Ａ変換器５２２
に用いるクロック信号ＣＬ（および受像機５００に用い
る他のタイミング信号）はタイミング信号発生器５２８
から供給される。この発生器５２８は、入力信号Ｓ１の
カラーバースト成分の倍数に固定され、あるいは入力信
号Ｓ１のライン周波数の倍数に固定されている従来設計
の位相固定ループ（ＰＬＬ）発生器から成る。典型的な
サンプリングクロック周波数は、通常“バースト固定”
のクロック制御と呼ばれているものを使用するシステム
の場合、色副搬送波周波数の３倍もしくは４倍である。
このシステムの現在選択されている例では、タイミング
信号発生器５２８は水平ライン周波数の倍数に位相固定
されている。これは、普通“ライン固定された“クロッ
ク発生と呼ばれ、バースト固定よりも有利な点として、
このシステムは、ライン周波数とバースト周波数の関係
が変化する、いわゆる非標準ビデオ信号源と共に使用で
きることである。クロック信号はビデオ入力信号の水平
ライン周波数の１０２４倍に選定される。ＮＴＳＣ標準
信号源の場合、この周波数ＣＬは約１６．１ＭＨｚであ
る。タイミング信号発生器５２８から供給される他のク
ロック信号にはＣＬ／４および２ＣＬがあり、これらは
後で説明するように、サンプリング周波数の変換に用い
られる。また、タイミング発生回路５２８は、偏向に用
いられる水平および垂直ライン周波数を供給する。

【００４４】図５の残りの部分は順次走査プロセッサ５
２０から成る。このプロセッサ５２０は、本発明に従っ
て雑音が低減され、動きに適応して処理され順次走査さ
れルミナンス出力信号Ｙ１５を発生する。

【００４５】要約すると、雑音低減要素は、入力プロセ
ッサ２０と、フレーム巡回型フィルタ３０と出力プロセ
ッサ４０とから成り、例外が１つあるが、これは対応す
る図１の要素と構成および機能が同じである。例外とし
て、フレーム巡回型フィルタ３０におけるフレーム遅延
回路３２が２個の追加の出力タップ３７と３８を備えて
いる。タップ３７は、信号Ｙ９の１ライン（１Ｈ）遅延
に相当するルミナンス信号Ｙ１８を供給し、タップ３８
は、雑音の低減された低周波ルミナンス信号Ｙ９の１フ
ィールド遅延（２６３Ｈ）に相当するルミナンス出力信
号Ｙ２０を供給する。

【００４６】順次走査プロセッサ５２０の残りの要素は
動き適応型プロセッサ（４０）と第２の出力プロセッサ
（５０）とから成り、これらは雑音の低減された低周波
ルミナンス信号Ｙ６，Ｙ９，Ｙ１０，Ｙ１８およびＹ２
２を処理し、コアリング処理と巡回型濾波処理によりそ
の成分中の雑音が低減された順次走査出力信号を形成す
る。

【００４７】プロセッサ５０はライン平均回路５１を含
んでいる。平均回路５１は、遅延されていない低周波ル
ミナンス信号Ｙ９と１ライン遅延されたルミナンス信号
Ｙ１８を平均し、ライン平均されたルミナンス信号Ｙ２
２を発生する。“ソフトスイッチ”（ｓｏｆｔ ｓｗｉ
ｔｃｈ）５２は、平均されたルミナンス信号Ｙ２２とフ
ィールド遅延されたルミナンス信号Ｙ２０とを合成し、
合成された、すなわち“混合された”ルミナンス出力信
号Ｙ２４を発生する。出力信号Ｙ２４におけるＹ２２成
分とＹ２０成分の割合は、動き検出器５３と制御信号発
生器（ＲＯＭ）５４により制御される。適当なソフトス
イッチの一例を後で示して説明する。動き検出器５３の
第１の入力は、遅延されていないルミナンス信号Ｙ９を
受け取るように接続される。動き検出器５３の第２の入
力は、フレーム遅延回路３２から供給されるフレーム遅
延されたルミナンス信号Ｙ６を受け取るように接続さ
れ、信号Ｙ６と信号Ｙ９の差を表わす動き表示信号Ｍを
供給する。適当な動き検出器を後で示して説明する。制
御信号発生器５４の目的は、動きと線形の関係にある動
き信号Ｍを、動き非線形の関係にある制御信号に変換
し、動きに対する人間の視覚系統の感受性により良く適
合するようにする。適当な制御信号発生器の一例を後で
示して説明する。

【００４８】ソフトスイッチ５２は、ほとんど動きの無
い状態（Ｋ＝０）では、フィールド遅延されたルミナン
ス信号Ｙ２を選択することにより、そして動きの激しい
（Ｋ＝１）の状態ではライン平均されたルミナンス信号
Ｙ２２を選択することにより制御信号Ｋに応答する。中
間値の動きに対して、信号Ｙ２０とＹ２２は、制御信号
発生器５４から供給される非線形の制御信号Ｋに比例し
て合成される。

【００４９】結果として生じる、ソフトスイッチ５０か
ら供給される“動きに適応した”ルミナンス信号Ｙ２４
は、減算器５５の第２の入力に供給される。減算器５５
は、第１の入力において遅延されてないサブサンプリン
グされ低域濾波されたルミナンス信号Ｙ９を受け取り、
ルミナンス出力差信号Ｙ２６を供給する。信号Ｙ２６
は、現在のラインのビデオ入力信号から得られる第１の
低周波成分（Ｙ９）と少なくとも１ライン前のビデオ入
力信号から得られる第２の低周波成分（Ｙ２４）との差
を表わすビデオ差信号である。

【００５０】順次走査プロセッサ５２０の出力回路６０
は、ビデオ差信号（Ｙ２６）を全帯域幅ビデオ入力信号
Ｙ１０と選択的に合成し、順次走査ビデオ出力信号Ｙ１
５を形成する。出力回路６０において全帯域幅ルミナン
ス信号Ｙ１０は加速回路６１に供給され、加速回路６１
はルミナンス信号の各ラインを時間圧縮して反復し、各
ラインが１／２に時間圧縮され反復される、２倍ライン
周波数ルミナンス出力信号Ｙ２８を供給する。減算器５
５から発生される差信号Ｙ２６はルミナンス信号加速回
路６２に供給される。加速回路６２は各ラインを時間圧
縮し、差信号Ｙ２６のライン周波数を２倍にする。サブ
サンプリングされた信号Ｙ２６のライン周波数を２倍に
すると、加速された信号Ｙ３０のサンプリング周波数も
２倍（例えば、仮定したクロックの場合、４ＭＨｚから
８ＭＨｚになる）になる。次に信号Ｙ３０のサンプリン
グ周波数は、補間器６３から成るサンプリング周波数変
換器に供給される。補間器６３は、時間圧縮された信号
Ｙ３０のサンプリング周波数を４倍にする。従って、仮
定したクロックおよびサブサンプリング値に対し、補間
器６３の出力における処理済みの低周波差信号Ｙ３２は
約３２ＭＨｚに等しく、これは加速された広帯域ルミナ
ンス信号Ｙ２８のサンプリング周波数に等しい。

【００５１】処理済みの低周波ルミナンス信号（Ｙ３
２）と全帯域幅ルミナンス信号（Ｙ２８）サンプリング
周波数の等化すなわち“整合”により、これらの信号は
加算器６４内で直接加算され、順次走査ルミナンス信号
Ｙ１５を形成する。加算に先立つ最後の段階は、信号Ｙ
３２をスイッチ６５に供給することである。スイッチ６
５はライン周波数に同期しており、動きに適応して処理
された１ラインの低周波差信号Ｙ３２を、１ライン置き
の全帯域幅２倍ライン周波数ビデオ信号Ｙ２８に加え、
順次走査出力信号Ｙ１５を発生する。

【００５２】上に述べたことは、図５のプロセッサ５２
０の全体的動作を説明している。全体的動作は、画像の
内容に依り変化するので、割合に複雑であるが、二三の
特定の例を考慮することにより、容易に理解することが
できる。第１の例として、処理されている画像が静止画
であると仮定する。この場合、連続するフレーム間でピ
クセル（画素）の差異は無く、動き検出器５３の出力Ｍ
はゼロとなり、動きを表示しない。発生器５４から供給
される制御信号Ｋは、前に述べたように、Ｍの非線形関
数である。説明の便宜上、Ｍ＝０のとき、Ｋ＝０である
ものとする。ソフトスイッチ５２は、フレーム遅延回路
３２のフィールド遅延された出力信号Ｙ２０を選択する
ことにより、制御信号Ｋのゼロ値に応答する。従って、
減算器５５は、フィールド遅延された低周波成分Ｙ２０
を現在の低周波成分Ｙ９から引き算し、差信号Ｙ２６を
供給する。次に加算器６４は、加速され、そしてサンプ
リング周波数の変換された差信号Ｙ３２（スイッチ６５
により選択される）１ラインを、１ライン置きの加速さ
れた全帯域幅ルミナンス信号Ｙ２８に加算し、順次走査
ルミナンス出力信号Ｙ１５を形成する。

【００５３】加算器６４における加算の結果として、た
とえこのシステムが高域フィルタを使用していなくて
も、ルミナンス信号は周波数帯域の異なる２つの成分を
含むことになる。第１の成分は、現在受信されているラ
インから得られ、低域フィルタ２４の遮断周波数よりも
高い周波数に対し全帯域幅信号Ｙ１０の高周波成分に等
しい。第２の成分は低周波成分に等しく、フィルタ２４
により選択され、前フィールドから得られる。このこと
は、差信号Ｙ２６は実際には２つの低周波成分（Ｙ９お
よびＹ２４）を含んでおり、そしてこれらの成分の中の
選択された１つ（Ｙ９）の位相が引き算により反転する
ことを考慮することにより理解できるであろう。従っ
て、差し当たり、加速とサンプリング周波数の変換を無
視すると、出力信号Ｙ１５は全帯域幅ルミナンス信号Ｙ
１０から、遅延されていない低周波成分Ｙ９を引き、前
フィールドから得られた低周波成分Ｙ２４を加えたもの
に等しい。これらの信号が合成されると、現在のライン
の信号Ｙ３の低周波成分は、位相がずれているので相殺
される。相殺されて失われている低周波成分は、前フィ
ールドからの低周波成分（Ｙ２０）で置き換えられる。
信号Ｙ２の高周波成分はプロセッサ４０においてコアリ
ング処理だけを受けるので、Ｙ３のこれらの成分は乱さ
れずに、出力信号Ｙ１５の高周波成分を形成する。

【００５４】簡単に要約すると、静止画の例では、１ラ
イン置きの出力信号Ｙ１５は全帯域幅のルミナンス信号
Ｙ１０を含んでおり、信号Ｙ１０の高周波成分はコアリ
ング処理により雑音が低減され、信号Ｙ１０の低周波成
分はフレーム巡回型濾波処理により雑音が低減される。
中間のラインすなわち“補間”ラインは、現在受信され
ているラインから得られコアリング処理により雑音が低
減されている高周波成分（Ｙ２）と、前フィールドから
得られ巡回型濾波処理により雑音が低減されている低周
波成分（Ｙ２０）とを含んでいる。従って、本例では、
表示されている低周波ビデオ成分は、完全なビデオフレ
ームの全垂直解像度を呈する。視覚上の効果は、標準的
な飛越し走査の画像と比較して、表示された静止画像の
垂直解像度が増加し、低周波巡回型濾波処理によりＳ／
Ｎ（信号対雑音）比も向上する。

【００５５】図５のシステムの全体的動作の更に別の例
として、或る場面に相当多量の動きがある場合を考えて
みる。この場合、ソフトスイッチ５２はライン平均され
た低周波ルミナンス信号Ｙ２２だけを選択するので、低
周波の差信号Ｙ２６は、現在のラインの低周波成分と現
在および前のラインの低周波成分の平均Ｙ２２との差に
等しい。これらの信号が出力回路６０で加速され同じサ
ンプリング周波数に変換されると、結果として生じる和
信号Ｙ１５（１つ置きのラインに対する）は、現在およ
び前のラインの平均に等しい低周波成分（巡回型フィル
タにより雑音が低減されている）と、現在のラインから
得られる高周波成分（コアリング処理により雑音が低減
されている）とを含んでいる。

【００５６】動きが最大（Ｍ＝１）とゼロ（Ｍ＝０）の
中間にある場合、スイッチ５２は、ライン平均された信
号Ｙ２２とフィールド遅延された信号Ｙ２０を合成して
信号Ｙ２４を形成し、信号Ｙ２４から信号Ｙ９が引き算
されて差信号Ｙ２６を形成する。その結果、出力信号Ｙ
１５には、現在受信されているラインから得られる高周
波成分と、画像の動きの程度に依り現フィールドの２ラ
インと前フィールドの１ラインから（スイッチ５２にお
ける動きに依存する混合により）得られる低周波成分と
が含まれている。

【００５７】上述した、図１の静止画像の処理において
差信号Ｙ２６はＹ２４からＹ９を引き算することにより
形成され、その結果、全帯域幅信号Ｙ１０の位相に対し
て、現在の低周波成分の位相が逆相となるから、これら
の成分は、後で加算器６４において加算により合成され
るとき打ち消される。別な方法として、信号Ｙ２４がＹ
９から引き算されて差信号Ｙ２６を形成する。このよう
な変更を行うには、出力プロセッサ６０における加算器
６４の代わりに減算器を接続し、スイッチ６５を通過し
た信号Ｙ３２を、加速回路６１から供給される信号Ｙ２
８から引き算することにより（例えば、減算器５５への
入力を反転して）行う。

【００５８】図５の例に対して、別の変更を行うことも
できる。例えば、出力プロセッサ６０において補間器６
３（これはサンプリング周波数の上方変換を行う）と加
速回路６２が縦続接続されている位置を逆にすることも
できる。このような変更を行うのに必要なことは、種々
のクロック周波数を適当に選択するだけである。例え
ば、サンプリング周波数変換の前に加速が行われる図５
の例では、加速回路は書込みクロック周波数の２倍の読
出しクロックを必要とし、サンプリング周波数の変換に
は書込みクロック周波数の４倍の読出しクロックを必要
とする。特に、加速回路は書込みクロック周波数ＣＬ／
４（例えば、４ＭＨｚ）と読出しクロック周波数ＣＬ／
２（例えば、８ＭＨｚ）を受け取り、サンプリング周波
数変換器（補間器６３）は書込みクロック周波数ＣＬ／
２（例えば、８ＭＨｚ）と読出しクロック周波数２ＣＬ
（例えば、３２ＭＨｚ）を受け取る。加速が行われる前
にサンプリング周波数の変換が行われる場合、クロック
周波数は以下のように変換される。（１）加速のための
書込みおよび読出しクロックは、それぞれＣＬおよび２
ＣＬ（例えば、１６および３２ＭＨｚ）に変更される。
（２）サンプリング周波数変換のための書込みおよび読
出しクロックはそれぞれＣＬ／４およびＣＬ（例えば、
約４ＭＨｚおよび１６ＭＨｚ）に変更される。加速回路
およびサンプリング周波数変換器の全体的動作は図５の
例の場合と全く同じ結果となり、サブサンプリングされ
た差信号Ｙ２６は、サンプリング周波数変換および加速
の後、加速された全帯域幅ルミナンス信号Ｙ２８とライ
ン周波数およびサンプリング周波数が同じであるので、
これらの信号を合成し、順次走査された出力信号Ｙ１５
を供給することができる。

【００５９】図６と図７は、図５の受像機におけるクロ
ミナンス入力信号またはルミナンス入力信号のライン周
波数を倍加するのに適する“加速”回路を示す。図６に
おいて、入力６０２における“加速”しようとする信号
は、ライン周波数で動作する“書込み”スイッチ６０４
により１対の１ライン（１Ｈ）ＣＣＤメモリ６０６と６
０８に交互に供給される。一方のメモリに１ラインが記
憶されているとき、他方のメモリは書込みクロックの２
倍の周波数で“読出”され、“読出し”スイッチ６１０
を介して出力６１２に供給される。読出しクロック周波
数は書込みクロック周波数の２倍であるので、入力信号
は時間圧縮されて反復され、出力信号は入力のライン周
波数の２倍となり、各ラインは反復される。ＣＣＤメモ
リは２回読出されるためにリフレッシュする必要があ
り、メモリ６０６と６０８は、それぞれ入力端子と出力
端子の間に接続される“リフレッシュ”スイッチ６１４
と６１６を備え、入力端子と出力端子は読出し動作の間
に閉じられ、ＣＣＤメモリの内容を再循環させることに
より、記憶されたデータを、メモリの２つの読出しサイ
クルのうち第２のサイクルで反復する。この特定の加速
回路は、信号分離回路５０２がアナログ形式のクロミナ
ンス出力信号を供給する場合、図５の例におけるクロミ
ナンス成分Ｃ１を加速するのに用いられる。有利なこと
に、この形式の加速回路はアナログ信号を直接受け入
れ、アナログ／ディジタル変換を必要としない。別の方
法（ディジタル入力信号のための）は、二重ポートメモ
リ（以下に述べる）を使用するもので、これは別々にス
イッチされる１ラインメモリよりも複雑でない。

【００６０】図７の加速回路は図６の加速回路と同様の
ものであるが、記憶装置としてＣＣＤ型の記憶装置でな
くディジタル（２進）メモリを使用している。その他の
点では動作は図６の例と同じであるが、ディジタルメモ
リの場合、リフレッシュ回路は必要とされない。この型
式の加速回路はプロセッサ６０においてルミナンス信号
処理のために直接用いられる。何故ならば、プロセッサ
６０における信号はすでに２進形式になっているからで
ある。この加速回路を図５の例におけるクロミナンス信
号Ｃ１のために使用するには、アナログ／ディジタル変
換器をスイッチ７０４の入力に加えると共に、ディジタ
ル／アナログ変換器をスイッチ７１０の出力７１２に加
える必要がある。勿論、これは信号分離回路５０２がデ
ィジタル型式の回路であって、アナログ形式でなくすで
にディジタル形式になっている出力信号を供給していれ
ば必要でない。図５の例を、ディジタル信号の分離を行
なうように変更するならば、アナログ／ディジタル変換
器５１０は省略される。

【００６１】図８は、プロセッサ２０における回路２２
として使用するのに適するサブサンプリング回路を例示
する。この回路はラッチ８０２から成り、ラッチのデー
タ入力８０４は低域濾波されたルミナンス信号Ｙ２を受
け取り、クロック入力８０５にはサブサンプリングクロ
ック信号が供給され、出力８０６はサブサンプリングさ
れた出力信号Ｙ４を供給する。このデータラッチはＣＬ
／Ｎの周波数（Ｎは１よりも大きい数である）でクロッ
ク制御される。Ｎは２、３または４のような整数が好ま
しい。Ｎは整数でない端数であってもよい。Ｎに整数値
を使用する（これが好ましい）利点は、サブサンプリン
グされた信号を作り出す際に補間を必要としないことで
ある。しかしながら、望むならば、特定のシステムに非
整数値のＮを使用してもよい。現在選択されている整数
のサブサンプリング値は２、３および４である。

【００６２】ここに示す特定の実施例では、本発明を説
明するために、Ｎの値が、Ｎ＝４に選択されている。図
１と図５の例で仮定した４対１のサブサンプリングでは
クロック周波数ＣＬ／４を使用し、ラッチ８０２は低域
濾波されたルミナンス信号の４つのサンプルのうち３つ
を捨てる。従ってこのサブサンプリング値（Ｎ＝４）の
場合、ピデオ信号の遅延を実行するのに必要なメモリ
は、ビデオ信号をサブサンプリングしない場合に必要な
メモリの僅か１／４しか必要としない。

【００６３】平均回路５１を図９に示すように実行する
には、遅延されていない信号と１Ｈ遅延された信号を加
算器９０２の入力（９０４，９０６）に加え、除算器９
０８で加算器の出力を２で割ることにより、出力端子９
１０にライン平均された出力信号Ｙ２２を供給する。実
際上、除算器を実行するのに、加算器のＬＳＢ（最下位
ビット）出力を単純に使用せず、従って加算器の出力を
１ビットシフトする。この点における信号処理がアナロ
グ形式で行われるシステムの場合、除算器は６ｄＢ減衰
器で置き換えられ、加算器は加算回路網で置き換えられ
る。

【００６４】図１０の（Ａ）は、ルミナンス信号Ｙ４，
Ｙ９あるいはＹ３０のサンプリング周波数を４倍にする
ために使用する補間器の一例を示す。先に説明したよう
に、サブサンプリングされた各ピクセルを単に４回繰り
返すことにより、サンプリング周波数の上方変換が行わ
れる。しかしながら、サンプルを繰り返してサンプリン
グ周波数を上方変換すると、比較的粗い対角線構成を有
する画像を生じる傾向がある。図１０の（Ａ）（および
後で述べる図１０の（Ｂ））におけるような補間変換器
はより円滑な対角線を呈するが、幾分“軟かい”水平変
移を呈する。

【００６５】更に詳しく言うと、図１０の（Ａ）の補間
器はサンプル遅延回路１００２を含み、その入力１００
４にサブサンプリングされたルミナンス信号が供給され
る。サンプル遅延回路１００２は、またサブサンプリン
グ周波数（例えば、４ＭＨｚ）に等しいクロック信号Ｃ
Ｌ／２を受け取り、入力１００４においては１サンプル
の遅延を信号に与える。遅延回路１００２の入力（Ａ）
および出力（Ｂ）の信号は３個の演算回路１００６，１
００８および１０１０の入力に供給され、演算回路はそ
れぞれの出力信号（３Ａ＋Ｂ）／４、（Ａ＋Ｂ）／２お
よび（Ａ＋３Ｂ）／４を発生する。演算回路１００６，
１００８および１０１０の出力信号および遅延回路１０
０２の入力信号はマルチプレクサ（ＭＵＸ）１０１２に
供給され、マルチプレクサ１０１２はクロック周波数２
ＣＬで信号を順次に選択する。このクロック周波数はサ
ンプル遅延回路１００２に供給されるクロック周波数の
４倍であるので、マルチプレクサ１０１２より出力端子
１０１４に供給される、補間され多重化された信号は入
力信号の４倍のサンプリング周波数を有する。

【００６６】図１１は、現在受信されているピクセルＡ
が黒レベル（例えば、ＩＲＥ単位ゼロ）にあり前のピク
セルＢが白レベル（例えば、ＩＲＥ単位１００）にある
場合は、図１０の（Ａ）（および後で述べる図１０の
（Ｂ））の補間器の動作を説明するピクセル図である。
図に示すように、マルチプレクサ（ＭＵＸ）１０１２は
演算回路の出力を順次に選択し、現在のピクセル（Ａ）
と前のピクセル（Ｂ）の間に在るルミナンス・レベル
（Ａ＋３Ｂ）／４、（Ａ＋Ｂ）／２および（３Ａ＋Ｂ）
／４を有する、補間されたピクセルを供給する。従っ
て、ピクセルの線形近似値は、入力サンプリング周波数
の４倍の周波数で生じる。前に述べたように、補間を使
用する方法の利点は、これに代わる、サンプリング周波
数を４倍にするために、入来する各ピクセルを単純に繰
り返すサンプリング周波数変換法よりも円滑な対角線を
生じることである。

【００６７】図１０の（Ｂ）は、図１０の（Ａ）の構成
におけるように乗算器を使用する必要のない、補間型サ
ンプリング周波数変換器の（好ましい）別の形式のブロ
ック図である。この変換器の入力端子１０２０にはルミ
ナンス信号が供給され、出力端子においてサンプリング
周波数１：４で補間されたルミナンス信号が生じる。端
子１０２０は、１：４のサンプリング周波数レピータ１
０２２と、１＋Ｚ^−１のＺ変換を有する第１のディジタ
ルフィルタ１０２４と、１＋Ｚ^−２のＺ変換を有する第
２のディジタルフィルタ１０２６と、４で割る除算器１
０２８とを含む縦続接続を介して端子１０３０に結合さ
れる。サンプリング・レピータ１０２２は入来サンプル
を繰り返し、受け取った各サンプルにつき４個の同じ出
力サンプルを供給する。第１のディジタルフィルタは１
サンプル期間だけ遅延された前のサンプルに入力サンプ
ルを加える加算器として実現される。乗算は必要とされ
ない。第２のディジタルフィルタは、２サンプル期間だ
け遅延された第１のフィルタの出力に相当する信号に第
１のフィルタの出力を加える加算器により実現される。
やはり、乗算は必要とされない。第２のフィルタの出力
は除算器１０２８により１／４に縮少される。このよう
にして生じた出力信号は先の例の場合と同じである。有
利なことに、サンプリング周波数変換器のこの好ましい
実施例では、どの段階でも乗算は必要でなく、従って前
の例よりも回路がかなり簡単化される。

【００６８】図１２，図１３および図１４は、制御信号
発生器５４の種々の実施例および非線形応答特性を示
す。最も単純な形の制御信号発生器５４は、図１２に示
すように実施され、動き表示信号Ｍを閾値検出器１２０
２の一方に入力１２０４に供給し、検出器１２０２はも
う一方の入力１２０６において基準信号Ｒを受け取り、
その出力１２０８において２値（すなわち、オン／オ
フ）の出力信号を供給し、動き表示信号Ｍが基準信号よ
りも上にあるか下にあるかを表示する。この閾値型の動
作は図１４の応答曲線Ｋ１に示されている。図１４にお
いて、動き表示信号Ｍの値が基準レベルＲよりも低い場
合には制御信号Ｋの値はゼロであり、そうでない場合、
制御信号Ｋの値は１である。

【００６９】図１３は制御信号発生器５４の好ましい実
施例を示す。図１３において、動き表示信号Ｍは、読出
し専用メモリ（ＲＯＭ）１３０２のアドレス入力１３０
４に供給され、ＲＯＭ１３０２はその出力１３０６に制
御信号Ｋを供給する。この発生器は図１４に示す閾値応
答曲線Ｋ１を発生する。また、この発生器は図１４の応
答曲線Ｋ２およびＫ３で示される、他のもっと複雑な非
線形応答を発生することもできる。図１４の応答例Ｋ２
において制御信号Ｋは、動き表示信号Ｍの小さい値およ
び大きい値に対しては比較的ゆっくりと変化し、動き表
示信号Ｍの中間値に対しては比較的急激に変化する。応
答例Ｋ３において制御信号は動きの小さな値に対して急
激に増加し、動きのより大きな値に対してはそれほど急
激に増加しない。制御信号発生器５４に非線形応答曲線
を使用することは、２値の閾値検出よりも好ましい。何
故ならば、曲線（例えば、Ｋ２またはＫ３）の変化はず
っとゆるやかであり、従って、処理されたビデオ信号の
視聴者にとってもそれほど目立たないからである。

【００７０】図１５の（Ａ）はソフトスイッチ５２の適
当な実施例であり、１対の乗算器１５０２と１５０４を
含み、乗算器１５０２と１５０４はそれぞれフィールド
遅延されたルミナンス信号（Ｙ２０）とライン平均され
たルミナンス信号（Ｙ２０）とライン平均されたルミナ
ンス信号（Ｙ２２）を入力１５０６と１５０８において
受け取り、出力は加算器１５１０に接続され、加算器１
５１０は混合されたルミナンス信号Ｙ２４をその出力１
５１２に供給する。乗算器１５０４は入力１５１４に供
給される制御信号Ｋにより直接制御され、乗算器１５０
２は、制御信号ＫによりアドレスされるＲＯＭ１５１６
から供給される１−Ｋに等しい信号で制御される。

【００７１】動作中、動きがゼロ（Ｋ＝０）の場合、乗
算器１５０２はフィールド遅延されたルミナンス信号Ｙ
２０を加算器１５１０を介して出力に送り、乗算器１５
０４はライン平均されたルミナンス信号Ｙ２２を阻止す
る。動きの激しい（Ｋ＝１）の場合、ライン平均された
ルミナンス信号Ｙ２２は乗算器１５０４と加算器１５１
０により出力に送られ、フィールド遅延されたルミナン
ス信号は乗算器１５０２により阻止される。中程度の動
き（０＜Ｋ＜１）の場合、出力信号はＫおよび１−Ｋの
割合で混合される。

【００７２】図１５の（Ｂ）は、乗算器を１個だけ必要
とするソフトスイッチ５２の選択された適当な実施例で
ある。このスイッチは減算器１５３０を含み、減算器１
５３０の出力は乗算器１５３５を介して加算器１５４０
の一方の入力に結合される。入力１５５０におけるライ
ン平均されたルミナンス信号Ｙ２２は減算器１５３０の
正（＋）の入力すなわち非反転入力に供給される。入力
１５６０におけるフィールド遅延されたルミナンス信号
Ｙ２０は、加算器１５４０に供給されると共に減算器１
５３０の負（−）の入力に供給される。制御信号Ｋは乗
算器１５３５のもう一方の入力に供給される。

【００７３】動作中、動きがゼロ（Ｋ＝０）の場合、フ
ィールド遅延されたルミナンス信号Ｙ２０は加算器１５
１０を介して出力１５８０に結合される。この場合、Ｋ
＝０の時の乗算器１５３５は信号Ｙ２２を阻止するの
で、信号Ｙ２２は無視される。多量の動きがある（Ｋ＝
１）場合、乗算器１５３５は、Ｙ２２とマイナスＹ２０
を加算器１５４０に結合し、加算器１５４０はもう一方
の入力においてプラスＹ２０を受け取る。従って、この
場合の信号Ｙ２０は位相が異なるので互いに打ち消し合
い、加算器の出力は信号Ｙ２２である。極限値１とゼロ
の間にあるＫの任意の値（０＜Ｋ＜１）に対する出力信
号は、制御信号Ｋに従って混合されるＹ２０とＹ２２か
ら成る。

【００７４】図１６と図１７は遅延回路３２の別の実施
例を示す。この遅延回路は、ライン遅延された出力信号
Ｙ１８、フィールド遅延された出力信号Ｙ２０およびフ
レーム遅延された出力信号Ｙ６を供給する。これらの信
号の正確な遅延は、容易に認められるように、ビデオ信
号伝送標準（例えば、ＮＴＳＣ、ＰＡＬまたはＳＥＣＡ
Ｍ）に依って異なる。図１６の例（ＮＴＳＣ標準を仮定
する）の場合、タップ付きフレーム遅延は、１Ｈ遅延１
６０２、２６２Ｈ遅延１６０４そしてもう１つの２６２
Ｈ遅延１６０６の縦続接続により実現され、これにより
遅延されたルミナンス出力信号Ｙ１８，Ｙ２０およびＹ
６をそれぞれ出力１６０３，１６０５および１６０７に
供給する。

【００７５】遅延回路３２の現在選択されている実施例
を図１７に示す。図１７で、遅延しようとする信号は、
１Ｈ遅延回路１７０４の入力１７０２に供給され、それ
からマルチプレクサ１７０６を介してメモリ１７０８に
供給される。メモリ１７０８は、１フレームのメモリ容
量を有し、１フィールドの全遅延を与える。フレームメ
モリ１７０８の出力はデマルチプレクサ１７１０に供給
され、マルチプレクサ１７１０はフィールド遅延された
出力信号を端子１７１２に供給し、フレーム遅延された
出力信号を端子１７１４に供給する。このフィールド遅
延された出力信号は、マルチプレクサ１７０６のもう一
方の入力に戻され、それによりフレーム遅延された信号
とメモリ１７０８においてインタリーブされる。これに
よって、メモリの内容はインタリーブされたフィールド
遅延信号とフレーム遅延信号とから成り、これらの信号
はデマルチプレクサ１７１０により出力において分離さ
れる。本例のタップ付き遅延回路の更に詳しい説明は、
１９８７年１月２７日にアール・ティー・フリング氏に
付与された“ビデオ信号フィールド／フレーム記憶シス
テム”という名称の米国特許第４，６３９，７８３号に
示されている。

【００７６】図１８は図５の受像機におけるカラー信号
処理回路の変形例を示す。ＹＣ分離回路５０２から供給
される分離されたクロナミス信号Ｃ１は色復調器１８０
２の入力１８０４に供給される。色復調器１８０２は、
復調された（ベースバンド）出力カラー信号（例えば、
Ｒ−ＹおよびＢ−Ｙ）をそれぞれの加速回路１８０６と
１８０８に供給し、加速回路１８０６と１８０８は、復
調された２倍のライン周波数クロミナンス信号をＹＣプ
ロセッサ／マトリックス回路２４に供給する。この例に
示すように、加速に先立つクロミナンス信号の復調は２
個のカラー加速回路を必要とするが、ここでは、先の例
のように色復調を加速の後に行う場合よりも低いクロッ
ク周波数で復調を行うという利点を有するものとして選
択されている。

【００７７】図１９は図５の受像機に使用するのに適す
るもう１つの加速回路を例示する。この加速回路に用い
られている二重ポート型のランダムアクセスメモリ１９
０２は、加速しようとするディジタル信号を受け取る入
力ポート１９０４と、加速されたビデオ出力信号を供給
する出力ポートを有する。この型式のメモリでは、読出
しと書込み動作が実質的に同時に行われ、これは図２０
に示されている。図示されているように、入来ラインＡ
とＢは、書込みクロック（ＣＬ）に応答してメモリに記
憶される。ラインＡの第１の読出しサイクルの開始はラ
インＡの書込みサイクルの中途から始まる。読出しは書
込みクロックの２倍の周波数で行われるので、ラインＡ
は１／２に時間圧縮される。ラインＡの第２の読出しサ
イクルの開始はラインＡの書込みサイクルの完了と同時
にそしてラインＢの書込みサイクルの最初に始まる。二
重ポートメモリの使用は、これまで述べた他の例よりも
複雑でないので、ここに選択されている。また、書込み
サイクルの開始とこれに対応する最初の読出しサイクル
との間の遅延は、先の例では完全な１ラインであったの
に対し、１ラインの１／２にすぎないことも注目され
る。

【００７８】ここに述べた実施例には、特に列挙し説明
したもの以外の他の変更を行うこともできる。例えば、
すべての信号処理を、ここで選択されたディジタル信号
処理法で行う必要はない。すでに述べたようにＣＣＤデ
バイスを使用するような他の方法により、適当な遅延回
路を設けることもできる。アナログの実施例に用いる演
算は、演算増幅器、抵抗性合計回路網などのアナログデ
バイスにより実現することもできる。特許請求の範囲で
規定される本発明は、ここで述べた特定の要素に代わ
る、あらゆるアナログおよびディジタル要素を含むもの
である。

【図面の簡単な説明】

【図１】本発明を具体化する雑音低減回路のブロック図
である。

【図２】図１の雑音低減回路により行われるコアリング
処理およびクレーム巡回型濾波処理の領域を示すスペク
トル図である。

【図３】ビデオカセットレコーダまたはテープレコーダ
の記録部分に用いられる、図１の雑音低減回路の簡略化
したブロック図である。

【図４】ビデオカセットレコーダまたはテープレコーダ
の再生部分に用いられる、図１の雑音低減回路の簡略化
したブロック図である。

【図５】カラーテレビジョン受像機内で本発明を具体化
する順次走査プロセッサの詳細なブロック図である。

【図６】図５の受像機内で使用するのに適する“加速”
回路のブロック図である。

【図７】図５の受像機内で使用するのに適する“加速”
回路のブロック図である。

【図８】図１と図５の実例に用いるのに適するサブサン
プリング回路のブロック図である。

【図９】図５の受像機に用いるのに適する平均回路のブ
ロック図である。

【図１０】図１または図５の実例に用いるのに適する補
間器のブロック図である。

【図１２】図５の受像機に用いるのに適する制御信号発
生器を示すブロック図である。

【図１３】図５の受像機に用いるのに適する制御信号発
生器を示すブロック図である。

【図１４】図１２と図１３の制御信号発生器の動作を示
す応答図である。

【図１５】図５の受像機に用いるのに適する“ソフトス
イッチ”のブロック図である。

【図１６】図１または図５の実施例に用いるのに適する
フレーム遅延回路のブロック図である。

【図１７】図１または図５の実施例に用いるのに適する
フレーム遅延回路のブロック図である。

【図１８】図５の実施例におけるクロミナンス信号処理
の変形を示すブロック図である。

【図１９】図５の受像機に用いるのに適する更に別の
“加速”回路のブロック図である。

【図２０】図１９の加速回路の動作を示す図である。

【符号の説明】

１０ ビデオ雑音低減回路 １４ Ａ／Ｄ変換器 １６ タイミング信号発生器 ２０ 入力信号プロセッサ ２２ サブサンプリング回路 ２４ 低減フィルタ ２６ 補間器 ２８ 減算器 ３０ フレーム巡回型フィルタ ３２ フレーム遅延回路（フレーム遅延メモリ） ３４ 減算器 ３５ リミッタ ３６ 加算器 ４０ 出力信号プロセッサ ４２ コアリング処理回路 ４４ 補間器 ４６ 加算器 ５０ 出力プロセッサ ５１ ライン平均回路 ５２ ソフトスイッチ ５３ 動き検出器 ５４ 制御信号発生器（ＲＯＭ） ５５ 減算器 ６０ 出力プロセッサ ６１ 加速回路 ６２ 加速回路 ６３ 補間器 ６４ 加算器 ６５ スイッチ ５００ テレビジョン受像機 ５０２ Ｙ／Ｃ信号分離回路 ５０４ チューナ／ＩＦ増幅／検波回路 ５０８ 加速回路 ５１０ Ａ／Ｄ変換器 ５２０ Ｙ信号順次走査プロセッサ ５２２ Ｄ／Ａ変換器 ５２４ Ｙ／Ｃ信号処理回路 ５２６ 受像管 ５２８ タイミング信号発生器

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年９月２０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】本発明を具体化する雑音低減回路のブロック図
である。

【図２】図１の雑音低減回路により行われるコアリング
処理およびクレーム巡回型濾波処理の領域を示すスペク
トル図である。

【図３】ビデオカセットレコーダまたはテープレコーダ
の記録部分に用いられる、図１の雑音低減回路の簡略化
したブロック図である。

【図４】ビデオカセットレコーダまたはテープレコーダ
の再生部分に用いられる、図１の雑音低減回路の簡略化
したブロック図である。

【図５】カラーテレビジョン受像機内で本発明を具体化
する順次走査プロセッサの詳細なブロック図である。

【図６】図５の受像機内で使用するのに適する“加速”
回路のブロック図である。

【図７】図５の受像機内で使用するのに適する“加速”
回路のブロック図である。

【図８】図１と図５の実例に用いるのに適するサブサン
プリング回路のブロック図である。

【図９】図５の受像機に用いるのに適する平均回路のブ
ロック図である。

【図１０】図１または図５の実例に用いるのに適する補
間器のブロック図である。

【図１１】図１０に示す補間器の動作を説明するための
図である。

【図１２】図５の受像機に用いるのに適する制御信号発
生器を示すブロック図である。

【図１３】図５の受像機に用いるのに適する制御信号発
生器を示すブロック図である。

【図１４】図１２と図１３の制御信号発生器の動作を示
す応答図である。

【図１５】図５の受像機に用いるのに適する“ソフトス
イッチ”のブロック図である。

【図１６】図１または図５の実施例に用いるのに適する
フレーム遅延回路のブロック図である。

【図１７】図１または図５の実施例に用いるのに適する
フレーム遅延回路のブロック図である。

【図１８】図５の実施例におけるクロミナンス信号処理
の変形を示すブロック図である。

【図１９】図５の受像機に用いるのに適する更に別の
“加速”回路のブロック図である。

【図２０】図１９の加速回路の動作を示す図である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 非飛越し走査方式のビデオ入力信号を供
   給する信号源と、 前記非飛越し走査方式のビデオ入力信号に応答し、コア
   リング処理を受けた高周波成分およびフレーム巡回型濾
   波処理を受けた第１の低周波成分を有する第１のビデオ
   出力信号を発生する第１のプロセッサであって、前記第
   １の低周波成分に対して異なる遅延量を有するフレーム
   巡回型濾波処理された複数の低周波出力信号を発生する
   前記第１のプロセッサと、 フレーム巡回型濾波処理された低周波成分に応答し、前
   記ビデオ入力信号の現ラインから得られる低周波成分と
   前記ビデオ入力信号の少なくとも１ライン前のラインか
   ら得られる第２の低周波成分との差を表わすビデオ差信
   号を発生する第２のプロセッサと、 前記ビデオ差信号と前記第１のビデオ出力信号とを選択
   的に合成し、高周波成分についてはコアリング処理によ
   り雑音が低減され、低周波成分についてはフレーム巡回
   型濾波処理により雑音が低減され、以て雑音の低減され
   た非飛越し走査方式のビデオ出力信号を発生する出力回
   路とを含む、順次走査システム。