JPH06105690B2 - 平行平板型プラズマ化学気相堆積装置 - Google Patents
平行平板型プラズマ化学気相堆積装置Info
- Publication number
- JPH06105690B2 JPH06105690B2 JP15395588A JP15395588A JPH06105690B2 JP H06105690 B2 JPH06105690 B2 JP H06105690B2 JP 15395588 A JP15395588 A JP 15395588A JP 15395588 A JP15395588 A JP 15395588A JP H06105690 B2 JPH06105690 B2 JP H06105690B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- discharge electrode
- discharge
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は液晶などと組み合わせて画像表示装置を構成す
る為の薄膜トランジスタ（以後TFTと呼ぶ）の半導体膜
やそれとソース・ドレイン電極との間に設置してオーミ
ック接触を得る為の半導体膜の形成を行う平行平板型プ
ラズマ化学気相堆積装置（以後Ｐ・CVDと呼ぶ）の放電
電極の構造に関するものである。
る為の薄膜トランジスタ（以後TFTと呼ぶ）の半導体膜
やそれとソース・ドレイン電極との間に設置してオーミ
ック接触を得る為の半導体膜の形成を行う平行平板型プ
ラズマ化学気相堆積装置（以後Ｐ・CVDと呼ぶ）の放電
電極の構造に関するものである。
従来の技術 第４図にTFTの要部構成断面図を示す。ガラス基板１上
にゲート電極２が形成され、非晶質シリコン半導体層４
がゲート絶縁膜３を介して形成され、ソース，ドレイン
電極6a,6bがリンを含む非晶質シリコン半導体層5a,5bを
介して形成されている。従来、上述の非晶質シリコン半
導体層４、リンを含む非晶質シリコン半導体層5a,5bは
グロー放電を用いたＰ・CVDにより作製されている。そ
の要部構成断面図を第３図に示す。
にゲート電極２が形成され、非晶質シリコン半導体層４
がゲート絶縁膜３を介して形成され、ソース，ドレイン
電極6a,6bがリンを含む非晶質シリコン半導体層5a,5bを
介して形成されている。従来、上述の非晶質シリコン半
導体層４、リンを含む非晶質シリコン半導体層5a,5bは
グロー放電を用いたＰ・CVDにより作製されている。そ
の要部構成断面図を第３図に示す。
第３図において、Ｐ・CVDは放電電極14と対向電極12が
所定の間隔をおいて平行に設置さされる容量結合型であ
り、基板13は対向電極12に設置される。
所定の間隔をおいて平行に設置さされる容量結合型であ
り、基板13は対向電極12に設置される。
放電の為の電力の給電は、放電電源21よりガス導入管20
を経て底面電極枠18に伝り、次に側面電極枠17に伝えら
れ最後に放電電極14に伝えられる。
を経て底面電極枠18に伝り、次に側面電極枠17に伝えら
れ最後に放電電極14に伝えられる。
また、放電が効率よく放電電極14と対向電極12の間のみ
で発生するように放電電力の流れる部分は側面絶縁板1
5、底面絶縁板22及びガス導入管絶縁板19によって対向
電極12と同電位で接地された側面接地板16と、底面接地
板23及び真空槽11と絶縁されるような電極構造となって
いる。
で発生するように放電電力の流れる部分は側面絶縁板1
5、底面絶縁板22及びガス導入管絶縁板19によって対向
電極12と同電位で接地された側面接地板16と、底面接地
板23及び真空槽11と絶縁されるような電極構造となって
いる。
発明が解決しようとする課題 このような構造の電極で、リンを含む非晶質シリコン半
導体層を作製すると、膜は放電電極14の表面及び側面電
極枠17の対向電極12に対向する表面以外に、対向電極12
に対向する面の側面絶縁板15及び側面接地板16の表面に
も付着するようになり、放電電極14から側面接地板16ま
でが付着膜で継り、放電電極14に供給される放電電力は
付着した膜を通って側面接地板16に流れるようになる。
この為放電は不安定になり、作成される膜の堆積速度の
均一性が悪くなり、このような状態で膜を作製して作っ
たTFTの特性が劣化するという不良が発生した。この為
Ｐ・CVDの装置内部に付着した膜を除去する為の定期的
なクリーニングを短期間の堆積作業毎に実施しなければ
ならないという問題があった。
導体層を作製すると、膜は放電電極14の表面及び側面電
極枠17の対向電極12に対向する表面以外に、対向電極12
に対向する面の側面絶縁板15及び側面接地板16の表面に
も付着するようになり、放電電極14から側面接地板16ま
でが付着膜で継り、放電電極14に供給される放電電力は
付着した膜を通って側面接地板16に流れるようになる。
この為放電は不安定になり、作成される膜の堆積速度の
均一性が悪くなり、このような状態で膜を作製して作っ
たTFTの特性が劣化するという不良が発生した。この為
Ｐ・CVDの装置内部に付着した膜を除去する為の定期的
なクリーニングを短期間の堆積作業毎に実施しなければ
ならないという問題があった。
そこで本発明は、堆積膜が側面絶縁板に付着し放電電極
と側面接地板が付着した膜で継り電気的に導通するのを
長期にわたり防止する事により、クリーニング頻度の低
減をはかると共に長期間安定した放電を維持し、特性の
均一なTFTを再現よく生産することが可能なＰ・CVD装置
を提供するものである。
と側面接地板が付着した膜で継り電気的に導通するのを
長期にわたり防止する事により、クリーニング頻度の低
減をはかると共に長期間安定した放電を維持し、特性の
均一なTFTを再現よく生産することが可能なＰ・CVD装置
を提供するものである。
課題を解決するための手段 本発明は上記問題点を解決する為に前記側面接地板と側
面電極枠の間隔を5.0mm以下で0mmにならないように設置
し前記側面絶縁板は対向電極に対向する面が放電電極の
表面の位置より8mmよりも大きく対向電極のある側とは
反対方向に離れるよう設置するものである。
面電極枠の間隔を5.0mm以下で0mmにならないように設置
し前記側面絶縁板は対向電極に対向する面が放電電極の
表面の位置より8mmよりも大きく対向電極のある側とは
反対方向に離れるよう設置するものである。
作 用 この技術的手段による作用は次のようになる。
放電が行われると放電電極表面には大量のガス分子の活
性種が発生する。この活性種が基板や絶縁板等に到達す
ると膜が形成される。尚、活性種は他のガス分子とぶつ
かり合いエネルギーを失いながら拡散する。この為、あ
る程度拡散するとエネルギーを完全に失い活性種でなく
なる為基板等に到達して膜を形成しなくなる。従って側
面絶縁板が放電電極の表面より遠く、つまり活性種が拡
散によりエネルギーを失ってしまう拡散距離以上に離れ
た位置に設置されることにより側面絶縁板への膜の付着
はなくなる。この場合、側面絶縁板を放電電極表面より
低く位置するように取り付けると放電電極表面に対して
影になるのでさらに効果的に側面絶縁板への膜の付着は
なくなる。
性種が発生する。この活性種が基板や絶縁板等に到達す
ると膜が形成される。尚、活性種は他のガス分子とぶつ
かり合いエネルギーを失いながら拡散する。この為、あ
る程度拡散するとエネルギーを完全に失い活性種でなく
なる為基板等に到達して膜を形成しなくなる。従って側
面絶縁板が放電電極の表面より遠く、つまり活性種が拡
散によりエネルギーを失ってしまう拡散距離以上に離れ
た位置に設置されることにより側面絶縁板への膜の付着
はなくなる。この場合、側面絶縁板を放電電極表面より
低く位置するように取り付けると放電電極表面に対して
影になるのでさらに効果的に側面絶縁板への膜の付着は
なくなる。
次に側面絶縁板が低く位置する分、側面接地板と側面電
極枠との間に絶縁板のない部分が生じる。このままだと
側面絶縁板の無い部分で側面接地板と側面電極枠との間
で放電が発生し積極的に膜が形成され、堆積した膜によ
って側面接地板と側面電極枠が電気的導通を生じるよう
になってしまう。しかし放電が発生する為には電界に加
えられている部分の距離が、電力の印加されている側の
表面から飛び出した電子が充分加速され、大量のイオン
や電子を発生する程度に離れている必要がある。そこ
で、側面接地板と側面電極枠の間隔をそれ以下に縮める
事により放電の発生を防止し膜の形成を防止できる。
極枠との間に絶縁板のない部分が生じる。このままだと
側面絶縁板の無い部分で側面接地板と側面電極枠との間
で放電が発生し積極的に膜が形成され、堆積した膜によ
って側面接地板と側面電極枠が電気的導通を生じるよう
になってしまう。しかし放電が発生する為には電界に加
えられている部分の距離が、電力の印加されている側の
表面から飛び出した電子が充分加速され、大量のイオン
や電子を発生する程度に離れている必要がある。そこ
で、側面接地板と側面電極枠の間隔をそれ以下に縮める
事により放電の発生を防止し膜の形成を防止できる。
この結果、放電電極と側面接地板の間が付着した膜によ
って継る事がなくなり放電が安定し膜質の長期再現性が
実現される。
って継る事がなくなり放電が安定し膜質の長期再現性が
実現される。
実施例 以下本発明の一実施例について説明する。Ｐ・CVDは第
２図の断面図に示すような構造のものを用いた。第２図
において放電電源21の供給電力は13.56MHzの高周波であ
る。またガス導入管20と放電電源21を継ぐ電気配線を取
り除いた時の放電電極14等の放電電力の供給される部分
と側面接地板16等の接地された部分との間の絶縁抵抗は
1.0MΩになるように設計されている。尚、側面絶縁板27
は放電電極14の表面より低く位置するように設置されて
いる。この部分の拡大断面図を第１図に示す。第１図に
おいて放電電極14の表面から側面絶縁板27までの距離24
lを20mmにして側面接地板16と側面電極枠17との間隔26x
を種々変えてリンを含む非晶質シリコン半導体層が第２
図に示す基板13の表面に３μｍ相当堆積する放電を行っ
た時の側面電極枠17に付着する膜の放電電極表面からの
拡る距離ｙとの相関を第５図に示す。
２図の断面図に示すような構造のものを用いた。第２図
において放電電源21の供給電力は13.56MHzの高周波であ
る。またガス導入管20と放電電源21を継ぐ電気配線を取
り除いた時の放電電極14等の放電電力の供給される部分
と側面接地板16等の接地された部分との間の絶縁抵抗は
1.0MΩになるように設計されている。尚、側面絶縁板27
は放電電極14の表面より低く位置するように設置されて
いる。この部分の拡大断面図を第１図に示す。第１図に
おいて放電電極14の表面から側面絶縁板27までの距離24
lを20mmにして側面接地板16と側面電極枠17との間隔26x
を種々変えてリンを含む非晶質シリコン半導体層が第２
図に示す基板13の表面に３μｍ相当堆積する放電を行っ
た時の側面電極枠17に付着する膜の放電電極表面からの
拡る距離ｙとの相関を第５図に示す。
図に示すように、側面接地板16と側面電極枠17との間隔
ｘが5mm以内になると側面電極枠17に付着する膜の電極
表面からの広がる距離ｙは8mmに一定となった。
ｘが5mm以内になると側面電極枠17に付着する膜の電極
表面からの広がる距離ｙは8mmに一定となった。
これは活性種の拡散距離が8mmで、側面電極枠17と側面
接地板16との間隔が5mm以内なら側面電極枠17と側面接
地板16の間で放電が発生しないという事である。
接地板16との間隔が5mm以内なら側面電極枠17と側面接
地板16の間で放電が発生しないという事である。
次に他の実施例について説明する。
第２図に示すＰ・CVDにおいて第１図に示される側面接
地板16と側面電極枠17との間隔26を3mmに固定し、放電
電極14の表面から側面絶縁板27までの距離を0mmにした
場合（Ａ）と9mmにした場合（Ｂ）において、リンを含
む非晶質シリコンの堆積を行った時の電極抵抗と装置内
堆積膜厚との相関は第６図に示すようになった。ここで
電極抵抗とは、第２図において、放電電源21とガス導入
管20とを継ぐ電気配線を取り除いた状態で測定したガス
導入管20と真空槽11との間の抵抗である。また、この時
の第２図に示す基板13に堆積する膜厚の均一性は第７図
A,Bに示すようになった。さらに第４図に示すTFTに応用
し、第２図に示す基板13上に多数存在するTFTのドレイ
ン電流（W/L）＝100のTETでドレイン電圧12V、ゲート電
圧20Vを印加し、ソースを接地した場合に流れる電流）
の最大・最少のバラツキを比較すると第８図A,Bに示す
ようになった。尚、第６図，第７図，第８図に示す装置
内堆積膜厚とは第２図に示す基板13に堆積する膜の累積
膜厚のことである。
地板16と側面電極枠17との間隔26を3mmに固定し、放電
電極14の表面から側面絶縁板27までの距離を0mmにした
場合（Ａ）と9mmにした場合（Ｂ）において、リンを含
む非晶質シリコンの堆積を行った時の電極抵抗と装置内
堆積膜厚との相関は第６図に示すようになった。ここで
電極抵抗とは、第２図において、放電電源21とガス導入
管20とを継ぐ電気配線を取り除いた状態で測定したガス
導入管20と真空槽11との間の抵抗である。また、この時
の第２図に示す基板13に堆積する膜厚の均一性は第７図
A,Bに示すようになった。さらに第４図に示すTFTに応用
し、第２図に示す基板13上に多数存在するTFTのドレイ
ン電流（W/L）＝100のTETでドレイン電圧12V、ゲート電
圧20Vを印加し、ソースを接地した場合に流れる電流）
の最大・最少のバラツキを比較すると第８図A,Bに示す
ようになった。尚、第６図，第７図，第８図に示す装置
内堆積膜厚とは第２図に示す基板13に堆積する膜の累積
膜厚のことである。
これらの図に示すよう上記（Ｂ）の場合におけるＰ・CV
Dで膜の堆積を行うと、装置内堆積膜厚が６μｍを越え
ても電極の抵抗は変化せず、堆積膜の均一性も良く、TF
Tのドレイン電流も良い。これは、第２図における側面
絶縁板27上の膜の付着がなくなり、側面接地板16と放電
電極14間の電気的導通が防止されたため放電電極14と対
向電極12との間の放電が安定し、基板13表面に堆積した
膜の膜質が安定したからである。
Dで膜の堆積を行うと、装置内堆積膜厚が６μｍを越え
ても電極の抵抗は変化せず、堆積膜の均一性も良く、TF
Tのドレイン電流も良い。これは、第２図における側面
絶縁板27上の膜の付着がなくなり、側面接地板16と放電
電極14間の電気的導通が防止されたため放電電極14と対
向電極12との間の放電が安定し、基板13表面に堆積した
膜の膜質が安定したからである。
発明の効果 以上述べてきたように、本発明はＰ・CVDの側面絶縁板
を放電電極表面より8mmよりも低く設置し、さらに側面
電極枠と側面接地板との間隔を5mm以下で0mmにならない
ようにして設置する事により、リンを含む非晶質シリコ
ン半導体などの堆積作業を長時間行っても安定した膜質
が再現されるという効果を有する。
を放電電極表面より8mmよりも低く設置し、さらに側面
電極枠と側面接地板との間隔を5mm以下で0mmにならない
ようにして設置する事により、リンを含む非晶質シリコ
ン半導体などの堆積作業を長時間行っても安定した膜質
が再現されるという効果を有する。
尚、本発明の実施例ではTFTに用いるリンを含む非晶質
シリコン半導体膜の例について述べてきたが、その他の
膜、例えばシリコン窒化膜等の絶縁膜を堆積するＰ・CV
Dについても本発明は有効である。
シリコン半導体膜の例について述べてきたが、その他の
膜、例えばシリコン窒化膜等の絶縁膜を堆積するＰ・CV
Dについても本発明は有効である。
第１図は本発明の一実施例における平行平板型プラズマ
化学気相堆積装置の部分拡大断面図、第２図は本発明の
一実施例におけるＰ・CVDの断面図、第３図は従来のＰ
・CVDの断面図、第４図はTFTの要部構成断面図、第５図
は本発明の一実施例におけるリンを含む非晶質シリコン
膜を堆積させた時の側面電極枠と側面接地板との間隔と
側面電極枠に付着する膜の放電電極表面から拡る距離と
の相関について示した特性図、第６図，第７図，第８図
は各々本発明の一実施例における放電電極表面から側面
絶縁板までの距離が0mmと9mmの場合におけるリンを含む
非晶質シリコン堆積膜を堆積させたときの電極抵抗と装
置内堆積膜厚、堆積膜厚の均一性と装置内堆積膜厚、TF
Tのドレイン電流と装置内堆積膜の相間を示す特性図で
ある。 ４……非晶質シリコン半導体層、5a,5b……リンを含む
非晶質シリコン半導体層、11……真空槽、12……対向電
極、13……基板、14……放電電極、16……側面接地板、
17……側面電極枠、27……放電電極よりも低く接地され
た側面絶縁板。
化学気相堆積装置の部分拡大断面図、第２図は本発明の
一実施例におけるＰ・CVDの断面図、第３図は従来のＰ
・CVDの断面図、第４図はTFTの要部構成断面図、第５図
は本発明の一実施例におけるリンを含む非晶質シリコン
膜を堆積させた時の側面電極枠と側面接地板との間隔と
側面電極枠に付着する膜の放電電極表面から拡る距離と
の相関について示した特性図、第６図，第７図，第８図
は各々本発明の一実施例における放電電極表面から側面
絶縁板までの距離が0mmと9mmの場合におけるリンを含む
非晶質シリコン堆積膜を堆積させたときの電極抵抗と装
置内堆積膜厚、堆積膜厚の均一性と装置内堆積膜厚、TF
Tのドレイン電流と装置内堆積膜の相間を示す特性図で
ある。 ４……非晶質シリコン半導体層、5a,5b……リンを含む
非晶質シリコン半導体層、11……真空槽、12……対向電
極、13……基板、14……放電電極、16……側面接地板、
17……側面電極枠、27……放電電極よりも低く接地され
た側面絶縁板。
Claims (3)
- 【請求項１】放電電極の側面とその外側を囲む電気的に
接地された側面接地板との間に前記放電電極の上面とは
高さが異なるように絶縁板を設置する事を特徴とする平
行平板型プラズマ化学気相堆積装置。 - 【請求項２】絶縁板は放電電極の上面方向の面が前記放
電電極の上面部より8mmよりも低く位置するように取り
付けられ、この時の前記放電電極の側面と前記接地板と
の間隔は5mm以下で0mmにならないように設置される事を
特徴とする特許請求の範囲第１項記載の平行平板型プラ
ズマ化学気相堆積装置。 - 【請求項３】放電電極による堆積膜がシリコンを主成分
とする半導体膜であることを特徴とする特許請求の範囲
第１項記載の平行平板型プラズマ化学気相堆積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15395588A JPH06105690B2 (ja) | 1988-06-22 | 1988-06-22 | 平行平板型プラズマ化学気相堆積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15395588A JPH06105690B2 (ja) | 1988-06-22 | 1988-06-22 | 平行平板型プラズマ化学気相堆積装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023914A JPH023914A (ja) | 1990-01-09 |
| JPH06105690B2 true JPH06105690B2 (ja) | 1994-12-21 |
Family
ID=15573723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15395588A Expired - Lifetime JPH06105690B2 (ja) | 1988-06-22 | 1988-06-22 | 平行平板型プラズマ化学気相堆積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105690B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3247491B2 (ja) * | 1993-05-19 | 2002-01-15 | 東京エレクトロン株式会社 | プラズマ処理装置 |
-
1988
- 1988-06-22 JP JP15395588A patent/JPH06105690B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023914A (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436072B1 (ko) | 박막 형성용 플라즈마 성막 장치 | |
| KR100394982B1 (ko) | 스퍼터 성막 방법, 스퍼터 성막 장치 및 반도체 장치의 제조방법 | |
| KR100301749B1 (ko) | 스퍼터링장치및스퍼터링방법 | |
| US6872289B2 (en) | Thin film fabrication method and thin film fabrication apparatus | |
| US3661761A (en) | Rf sputtering apparatus for promoting resputtering of film during deposition | |
| JPS60217669A (ja) | 非晶質シリコン電界効果トランジスタ、その製法およびそれによつてアドレスされる液晶表示装置 | |
| CN103014677A (zh) | 等离子体的监控及杂散电容的最小化 | |
| JP2602336B2 (ja) | プラズマ処理装置 | |
| JPH104085A (ja) | ドライエッチング方法および装置 | |
| JPH06105690B2 (ja) | 平行平板型プラズマ化学気相堆積装置 | |
| JP2895768B2 (ja) | 成膜装置 | |
| JP3237620B2 (ja) | 光制御デバイスおよびその製造方法 | |
| JP2003109908A (ja) | プラズマ処理装置、プラズマ処理方法、基板および半導体装置 | |
| JPH0776781A (ja) | プラズマ気相成長装置 | |
| JPH0649936B2 (ja) | バイアススパツタリング装置 | |
| JP3529308B2 (ja) | スパッタ装置及びスパッタ方法 | |
| JPH02298268A (ja) | 薄膜形成装置 | |
| JPH0561350B2 (ja) | ||
| JPS6119799Y2 (ja) | ||
| JPS63164A (ja) | 薄膜トランジスタの製造方法 | |
| JP3365742B2 (ja) | プラズマｃｖｄ装置 | |
| JPH0758083A (ja) | 半導体製造装置 | |
| KR100708831B1 (ko) | 균일한 플라즈마를 이용한 스퍼터링 장치 | |
| JP2809041B2 (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 | |
| JP2000256846A (ja) | 直流マグネトロンスパッタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20071221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20081221 |