JPH06105544A - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPH06105544A JPH06105544A JP16323792A JP16323792A JPH06105544A JP H06105544 A JPH06105544 A JP H06105544A JP 16323792 A JP16323792 A JP 16323792A JP 16323792 A JP16323792 A JP 16323792A JP H06105544 A JPH06105544 A JP H06105544A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor switch
- rectangular waveform
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】スイッチングレギュレータ方式の定電圧電源回
路における、特に高周波動作時の損失を低減する。 【構成】入力端子１からの非安定直流電圧は、一次フィ
ルタ４を通ったあと、半導体スイッチ８でスイッチング
されて矩形状波形に変換され、トランス３の二次巻線に
伝達される。この矩形状波形の電圧は、さらに半導体ス
イッチ９により半導体スイッチ８の導通期間内だけ導通
期間制御されてスイッチングされる。半導体スイッチ９
を通過した電圧は、整流器５で整流され、さらに二次側
フィルタ６で平滑およびノイズ阻止される。この二次側
フィルタ６を通過した安定化電圧が出力端子２に供給さ
れる。
路における、特に高周波動作時の損失を低減する。 【構成】入力端子１からの非安定直流電圧は、一次フィ
ルタ４を通ったあと、半導体スイッチ８でスイッチング
されて矩形状波形に変換され、トランス３の二次巻線に
伝達される。この矩形状波形の電圧は、さらに半導体ス
イッチ９により半導体スイッチ８の導通期間内だけ導通
期間制御されてスイッチングされる。半導体スイッチ９
を通過した電圧は、整流器５で整流され、さらに二次側
フィルタ６で平滑およびノイズ阻止される。この二次側
フィルタ６を通過した安定化電圧が出力端子２に供給さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は定電圧電源回路に関し、
特に高周波動作スイッチングレギュレータに於ける出力
電圧の制御方法を改善した定電圧電源回路に関する。
特に高周波動作スイッチングレギュレータに於ける出力
電圧の制御方法を改善した定電圧電源回路に関する。
【０００２】
【従来の技術】従来のこの種の定電圧電源回路を図３の
回路図を参照して説明する。この回路は、フォワードコ
ンバータ方式の定電圧電源回路であり、出力電圧制御に
可飽和リアクトル１０を用いたものである。なお、出力
端子２からの電圧帰還ループと、半導体スイッチ８及び
可飽和リアクトル１０を駆動する駆動回路を省略してあ
る。入力端子１から入力された非安定直流電圧は、一次
側フィルタ４を経た後、半導体スイッチ８で矩形状波形
にスイッチングされる。矩形状波形の電圧は、トランス
３により二次側巻線へ伝送され、可飽和リアクトル１０
を通ることにより、波形の導通期間の一部が制限され
る。また、端子１１へ入力される可飽和リアクトルリセ
ット信号により、可飽和リアクトル１０に於ける導通期
間幅が制御される。さらに、整流器５で可飽和リアクト
ル１０出力を整流後、この整流出力を二次側フィルタ６
で平滑し、この平滑された安定化電圧が出力端子２へ導
かれる。なお、ダイオード７は、トランス３の一次巻線
と共に、フォワードコンバータに於けるトランス３のリ
セット回路を構成している。
回路図を参照して説明する。この回路は、フォワードコ
ンバータ方式の定電圧電源回路であり、出力電圧制御に
可飽和リアクトル１０を用いたものである。なお、出力
端子２からの電圧帰還ループと、半導体スイッチ８及び
可飽和リアクトル１０を駆動する駆動回路を省略してあ
る。入力端子１から入力された非安定直流電圧は、一次
側フィルタ４を経た後、半導体スイッチ８で矩形状波形
にスイッチングされる。矩形状波形の電圧は、トランス
３により二次側巻線へ伝送され、可飽和リアクトル１０
を通ることにより、波形の導通期間の一部が制限され
る。また、端子１１へ入力される可飽和リアクトルリセ
ット信号により、可飽和リアクトル１０に於ける導通期
間幅が制御される。さらに、整流器５で可飽和リアクト
ル１０出力を整流後、この整流出力を二次側フィルタ６
で平滑し、この平滑された安定化電圧が出力端子２へ導
かれる。なお、ダイオード７は、トランス３の一次巻線
と共に、フォワードコンバータに於けるトランス３のリ
セット回路を構成している。
【０００３】
【発明が解決しようとする課題】この従来の定電圧電源
回路では、回路の物理的な大きさを小型化する目的で高
周波動作させるが、スイッチング周波数を高くしていく
に従い、出力電圧制御に使用している可飽和リアクトル
のコア損失が大きくなるため、可飽和リアクトルの発熱
量が使用限界を越えてしまうこととなり、結果的にスイ
ッチング周波数の上限を押えられてしまう欠点があっ
た。また、可飽和リアクトルの発熱量が大きくなること
は、電力損失が大きくなることであり、この定電圧電源
回路の変換効率を低下させる要因にもなるという欠点が
あった。
回路では、回路の物理的な大きさを小型化する目的で高
周波動作させるが、スイッチング周波数を高くしていく
に従い、出力電圧制御に使用している可飽和リアクトル
のコア損失が大きくなるため、可飽和リアクトルの発熱
量が使用限界を越えてしまうこととなり、結果的にスイ
ッチング周波数の上限を押えられてしまう欠点があっ
た。また、可飽和リアクトルの発熱量が大きくなること
は、電力損失が大きくなることであり、この定電圧電源
回路の変換効率を低下させる要因にもなるという欠点が
あった。
【０００４】
【課題を解決するための手段】本発明の定電圧電源回路
は、従来技術の定電圧電源回路に加え、出力電圧制御用
に第２の半導体スイッチをトランス二次側に配置する。
即ち、二次側の半導体スイッチの動作をトランス一次側
の半導体スイッチの動作と同期させ、その導通時間の制
御により出力電圧の安定化を行うと共に、二次側の半導
体スイッチの導通期間の始まりの時間と終わりの時間
を、それぞれ、一次側の半導体スイッチの導通期間の始
まりの時間より後、終わりの時間より前におくような制
御を行うことで、一次側の半導体スイッチのターンオン
時とターンオフ時のスイッチング損失をゼロにしてい
る。
は、従来技術の定電圧電源回路に加え、出力電圧制御用
に第２の半導体スイッチをトランス二次側に配置する。
即ち、二次側の半導体スイッチの動作をトランス一次側
の半導体スイッチの動作と同期させ、その導通時間の制
御により出力電圧の安定化を行うと共に、二次側の半導
体スイッチの導通期間の始まりの時間と終わりの時間
を、それぞれ、一次側の半導体スイッチの導通期間の始
まりの時間より後、終わりの時間より前におくような制
御を行うことで、一次側の半導体スイッチのターンオン
時とターンオフ時のスイッチング損失をゼロにしてい
る。
【０００５】即ち、本発明の定電圧電源回路は、非安定
直流電圧を入力する入力端子と安定化された直流電圧を
出力する出力端子とを備えるスイッチングレギュレータ
方式の定電圧回路であって、この定電圧回路が、さら
に、前記非安定直流電圧を第１の矩形状波形電圧にスイ
ッチングする第１の半導体スイッチと、前記入力端子と
前記第１の半導体スイッチとの間に配置され前記入力端
子へのノイズ伝達を阻止する一次側フィルタと、前記半
導体スイッチが生じた前記第１の矩形状波形電圧を一次
巻線に入力し二次巻線から前記第１の矩形状波形電圧を
電圧変換した第２の矩形状波形電圧を生じるトランス
と、一端が前記二次巻線に接続され前記第１の半導体ス
イッチの導通期間の始めと終りの間に設定した導通期間
で前記第２の矩形状波形電圧をスイッチングする第２の
半導体スイッチと、前記第２の半導体スイッチ通過後の
電圧を整流する整流器と、前記整流器出力を平滑すると
ともに前記整流器からのノイズ出力を阻止して前記出力
端子へ供給する二次側フィルタとを備える。
直流電圧を入力する入力端子と安定化された直流電圧を
出力する出力端子とを備えるスイッチングレギュレータ
方式の定電圧回路であって、この定電圧回路が、さら
に、前記非安定直流電圧を第１の矩形状波形電圧にスイ
ッチングする第１の半導体スイッチと、前記入力端子と
前記第１の半導体スイッチとの間に配置され前記入力端
子へのノイズ伝達を阻止する一次側フィルタと、前記半
導体スイッチが生じた前記第１の矩形状波形電圧を一次
巻線に入力し二次巻線から前記第１の矩形状波形電圧を
電圧変換した第２の矩形状波形電圧を生じるトランス
と、一端が前記二次巻線に接続され前記第１の半導体ス
イッチの導通期間の始めと終りの間に設定した導通期間
で前記第２の矩形状波形電圧をスイッチングする第２の
半導体スイッチと、前記第２の半導体スイッチ通過後の
電圧を整流する整流器と、前記整流器出力を平滑すると
ともに前記整流器からのノイズ出力を阻止して前記出力
端子へ供給する二次側フィルタとを備える。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図である。なお、出
力端子２からの電圧帰還ループと、２つの半導体スイッ
チ８および９を駆動する駆動回路を省略してある。
る。図１は本発明の一実施例の回路図である。なお、出
力端子２からの電圧帰還ループと、２つの半導体スイッ
チ８および９を駆動する駆動回路を省略してある。
【０００７】この定電圧電源回路は、まず、入力端子１
から非安定直流電圧が入力され、この電圧はそのまま一
次側フィルタ４に入力される。このフィルタ４は、入力
電源から本電源回路，または本電源回路から入力電源へ
のノイズの行き来を阻止するためのものである。フィル
タ４の出力電圧は、半導体スイッチ８のスイッチング動
作により、矩形状波形の電圧に変換される。トランス３
は、本電源の一次側回路と二次側回路とを電気的に絶縁
と共に、一次側回路から二次側回路に電力を伝達し、二
次側電圧を昇降圧する。トランス３通過後の矩形状波形
の電圧は、半導体スイッチ９でスイッチングされる。半
導体スイッチ９は、スイッチングの導通時間制御によ
り、本電源回路の出力電圧を制御する。半導体スイッチ
８と９の動作タイミングは、図２を参照して後述する。
から非安定直流電圧が入力され、この電圧はそのまま一
次側フィルタ４に入力される。このフィルタ４は、入力
電源から本電源回路，または本電源回路から入力電源へ
のノイズの行き来を阻止するためのものである。フィル
タ４の出力電圧は、半導体スイッチ８のスイッチング動
作により、矩形状波形の電圧に変換される。トランス３
は、本電源の一次側回路と二次側回路とを電気的に絶縁
と共に、一次側回路から二次側回路に電力を伝達し、二
次側電圧を昇降圧する。トランス３通過後の矩形状波形
の電圧は、半導体スイッチ９でスイッチングされる。半
導体スイッチ９は、スイッチングの導通時間制御によ
り、本電源回路の出力電圧を制御する。半導体スイッチ
８と９の動作タイミングは、図２を参照して後述する。
【０００８】半導体スイッチ９通過後の電圧は、整流器
５により整流される。整流後の電圧は二次側フィルタ６
で平滑される。二次側フィルタ６は、半導体スイッチ９
によるスイッチングで発生した脈流電圧を平滑し、さら
に本電源回路の負荷側，即ち出力端子２へのノイズを阻
止する。最後に、半導体スイッチ９による導通期間制御
で安定化された直流電圧は、出力端子２から出力され
る。なお、ダイオード７は、トランス３の一次巻線と共
に、フォワードコンバータに於けるトランス３のリセッ
ト回路を構成している。
５により整流される。整流後の電圧は二次側フィルタ６
で平滑される。二次側フィルタ６は、半導体スイッチ９
によるスイッチングで発生した脈流電圧を平滑し、さら
に本電源回路の負荷側，即ち出力端子２へのノイズを阻
止する。最後に、半導体スイッチ９による導通期間制御
で安定化された直流電圧は、出力端子２から出力され
る。なお、ダイオード７は、トランス３の一次巻線と共
に、フォワードコンバータに於けるトランス３のリセッ
ト回路を構成している。
【０００９】次に、半導体スイッチ８と９の動作タイミ
ングを図２の動作タイミング図を参照して説明する。図
２に於て、Ｔはスイッチングの一周期である。ｃは半導
体スイッチ８，ｄは半導体スイッチ９の導通・非導通の
２つの状態を示している。
ングを図２の動作タイミング図を参照して説明する。図
２に於て、Ｔはスイッチングの一周期である。ｃは半導
体スイッチ８，ｄは半導体スイッチ９の導通・非導通の
２つの状態を示している。
【００１０】半導体スイッチ８が導通状態になると、半
導体スイッチ８の両端の電圧波形Ｖ１（ａ参照）は、半
導体スイッチ８の能動領域動作のため、斜めに下降す
る。その時間、半導体スイッチ９が非導通状態にあるた
め、半導体スイッチ８に於ては、電流が流れず、スイッ
チング損失が発生しない。半導体スイッチ９は、半導体
スイッチ８の両端の電圧が充分に０となるまで待って導
通する。
導体スイッチ８の両端の電圧波形Ｖ１（ａ参照）は、半
導体スイッチ８の能動領域動作のため、斜めに下降す
る。その時間、半導体スイッチ９が非導通状態にあるた
め、半導体スイッチ８に於ては、電流が流れず、スイッ
チング損失が発生しない。半導体スイッチ９は、半導体
スイッチ８の両端の電圧が充分に０となるまで待って導
通する。
【００１１】次に、半導体スイッチ９が非導通になる
と、半導体スイッチ８の電流波形Ｖ２（ｂ参照）は、半
導体スイッチ９の能動領域動作のため、斜めに下降す
る。半導体スイッチ８は、半導体スイッチ９の電流が０
となるまで待って非導通となり、ここでもスイッチング
損失が発生しない。この場合、半導体スイッチ９の導通
期間の始まりの時間と終わりの時間は、それぞれ、半導
体スイッチ８の導通期間の始まりの時間より後、終わり
の時間より前になければならない。半導体スイッチ９の
導通時間の本電源回路の出力電圧とは比例関係にあり、
半導体スイッチ９の導通時間を制御することで、本電源
回路の出力電圧を安定化することが可能となる。
と、半導体スイッチ８の電流波形Ｖ２（ｂ参照）は、半
導体スイッチ９の能動領域動作のため、斜めに下降す
る。半導体スイッチ８は、半導体スイッチ９の電流が０
となるまで待って非導通となり、ここでもスイッチング
損失が発生しない。この場合、半導体スイッチ９の導通
期間の始まりの時間と終わりの時間は、それぞれ、半導
体スイッチ８の導通期間の始まりの時間より後、終わり
の時間より前になければならない。半導体スイッチ９の
導通時間の本電源回路の出力電圧とは比例関係にあり、
半導体スイッチ９の導通時間を制御することで、本電源
回路の出力電圧を安定化することが可能となる。
【００１２】
【発明の効果】以上説明したように本発明の定電圧電源
回路は、出力電圧制御の素子に半導体スイッチを使用
し、トランス二次側の半導体スイッチの動作をトランス
一次側の半導体スイッチの動作と同期させ、その導通時
間の制御により出力電圧の安定化を行うと共に、二次側
の半導体スイッチの導通期間の始まりの時間と終わりの
時間を、それぞれ、一次側の半導体スイッチの導通期間
の始まりの時間より後、終わりの時間より前におくよう
な制御を行い、一次側の半導体スイッチのターンオン時
とターンオフ時のスイッチング損失をゼロにすること
で、回路全体の変換効率を上げている。さらに、本定電
圧電源回路は、スイッチング素子が半導体スイッチであ
ることから、スイッチング周波数の高周波化が容易であ
る。
回路は、出力電圧制御の素子に半導体スイッチを使用
し、トランス二次側の半導体スイッチの動作をトランス
一次側の半導体スイッチの動作と同期させ、その導通時
間の制御により出力電圧の安定化を行うと共に、二次側
の半導体スイッチの導通期間の始まりの時間と終わりの
時間を、それぞれ、一次側の半導体スイッチの導通期間
の始まりの時間より後、終わりの時間より前におくよう
な制御を行い、一次側の半導体スイッチのターンオン時
とターンオフ時のスイッチング損失をゼロにすること
で、回路全体の変換効率を上げている。さらに、本定電
圧電源回路は、スイッチング素子が半導体スイッチであ
ることから、スイッチング周波数の高周波化が容易であ
る。
【図１】本発明の一実施例の回路図である。
【図２】この実施例の半導体スイッチ８および９の動作
タイミングを表す図である。
タイミングを表す図である。
【図３】従来の定電圧電源回路の回路図である。
１ 入力端子 ２ 出力端子 ３ トランス ４ 一次側フィルタ ５ 整流器 ６ 二次側フィルタ ７ ダイオード ８ 半導体スイッチ ９ 半導体スイッチ １０ 可飽和リアクトル １１ 端子
Claims (1)
- 【請求項１】 非安定直流電圧を入力する入力端子と安
定化された直流電圧を出力する出力端子とを備えるスイ
ッチングレギュレータ方式の定電圧回路であって、この
定電圧回路が、さらに、前記非安定直流電圧を第１の矩
形状波形電圧にスイッチングする第１の半導体スイッチ
と、前記入力端子と前記第１の半導体スイッチとの間に
配置され前記入力端子へのノイズ伝達を阻止する一次側
フィルタと、前記半導体スイッチが生じた前記第１の矩
形状波形電圧を一次巻線に入力し二次巻線から前記第１
の矩形状波形電圧を電圧変換した第２の矩形状波形電圧
を生じるトランスと、一端が前記二次巻線に接続され前
記第１の半導体スイッチの導通期間の始めと終りの間に
設定した導通期間で前記第２の矩形状波形電圧をスイッ
チングする第２の半導体スイッチと、前記第２の半導体
スイッチ通過後の電圧を整流する整流器と、前記整流器
出力を平滑するとともに前記整流器からのノイズ出力を
阻止して前記出力端子へ供給する二次側フィルタとを備
えることを特徴とする定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16323792A JPH06105544A (ja) | 1992-06-23 | 1992-06-23 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16323792A JPH06105544A (ja) | 1992-06-23 | 1992-06-23 | 定電圧電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06105544A true JPH06105544A (ja) | 1994-04-15 |
Family
ID=15769949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16323792A Pending JPH06105544A (ja) | 1992-06-23 | 1992-06-23 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105544A (ja) |
-
1992
- 1992-06-23 JP JP16323792A patent/JPH06105544A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62178169A (ja) | スイツチング損失のないシングルエンデツド型直流一直流変換装置 | |
| US6288918B1 (en) | Switched power converter with hold-up time and harmonics reduction | |
| US5877952A (en) | Power supply apparatus with initial arcing sustaining circuit | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| JPS6339365B2 (ja) | ||
| DE58903480D1 (de) | Schaltnetzgeraet. | |
| JPH06105544A (ja) | 定電圧電源回路 | |
| JPH06339266A (ja) | Ｍｏｓトランジスタ同期整流フライバックコンバータ | |
| JPH06324767A (ja) | パーソナルコンピュータの電源装置 | |
| JPH09140128A (ja) | スイッチング電源装置 | |
| JP2000037076A (ja) | 整流回路 | |
| JPH0851774A (ja) | スイッチング電源回路 | |
| JP2772187B2 (ja) | 電源回路 | |
| JPH0534233Y2 (ja) | ||
| JPS622856A (ja) | スイツチングレギユレ−タ | |
| RU2018424C1 (ru) | Источник питания сварочной дуги постоянного тока | |
| JPS63281389A (ja) | 高周波加熱装置 | |
| JPS61185069A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH03265463A (ja) | マグアンプ回路付加型電圧及び電流共振コンバータ | |
| JPS6264264A (ja) | スイツチング電源 | |
| JPH0287966A (ja) | フォワード型ｄｃ−ｄｃコンバータ | |
| JPS6192166A (ja) | 多出力ｄｃ−ｄｃコンバ−タ | |
| JPH065390U (ja) | スイッチング電源装置 | |
| JPH07337012A (ja) | 多出力スイッチング電源回路 | |
| JPS61277373A (ja) | 一石フオワ−ド形ｄｃ−ｄｃコンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |