JP2772187B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2772187B2 JP2772187B2 JP35433991A JP35433991A JP2772187B2 JP 2772187 B2 JP2772187 B2 JP 2772187B2 JP 35433991 A JP35433991 A JP 35433991A JP 35433991 A JP35433991 A JP 35433991A JP 2772187 B2 JP2772187 B2 JP 2772187B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- choke coil
- switch elements
- transformer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電源回路に関し、特にプ
ッシュプル型スイッチング動作を行うＤＣ−ＤＣコンバ
ータに関する。
ッシュプル型スイッチング動作を行うＤＣ−ＤＣコンバ
ータに関する。
【０００２】
【従来の技術】従来この種の電源回路は、図３に一例を
示すように、入力電圧源１が入力されるチョークコイル
２と、転流回路３と、パルス幅変調（ＰＷＭ）されたプ
ッシュプル信号を出力する制御回路１２と、この制御信
号で動作するスイッチ素子４，５と、変圧用のトランス
８と、整流回路９，１０と、平滑回路１１から構成され
る。この電源回路では、制御回路１２から出力されるＰ
ＷＭ信号のデューティを適宜に設定することで、スイッ
チ素子４，５のオン時間を制御し、トランス８の２次側
の出力電圧を制御することができる。
示すように、入力電圧源１が入力されるチョークコイル
２と、転流回路３と、パルス幅変調（ＰＷＭ）されたプ
ッシュプル信号を出力する制御回路１２と、この制御信
号で動作するスイッチ素子４，５と、変圧用のトランス
８と、整流回路９，１０と、平滑回路１１から構成され
る。この電源回路では、制御回路１２から出力されるＰ
ＷＭ信号のデューティを適宜に設定することで、スイッ
チ素子４，５のオン時間を制御し、トランス８の２次側
の出力電圧を制御することができる。
【０００３】
【発明が解決しようとする課題】しかしながら、この電
源回路では、スイッチ素子４，５をＰＷＭ制御を行って
いるために、２つのスイッチ素子が同時にオフする期間
が存在する。このようにスイッチ素子４，５が同時にオ
フ状態となった時には、チョークコイル２に蓄えられた
エネルギは転流回路３を通り入力電圧源１へ帰還され
る。このため、この期間には出力側へエネルギが伝達さ
れなくなり、出力リップル電圧が大きくなる。したがっ
て、これを抑制するために、平滑回路１１が大型化して
しまうという問題がある。
源回路では、スイッチ素子４，５をＰＷＭ制御を行って
いるために、２つのスイッチ素子が同時にオフする期間
が存在する。このようにスイッチ素子４，５が同時にオ
フ状態となった時には、チョークコイル２に蓄えられた
エネルギは転流回路３を通り入力電圧源１へ帰還され
る。このため、この期間には出力側へエネルギが伝達さ
れなくなり、出力リップル電圧が大きくなる。したがっ
て、これを抑制するために、平滑回路１１が大型化して
しまうという問題がある。
【０００４】又、この場合転流回路３を平滑回路１１へ
接続し、出力側へ放出することも可能であるが、転流回
路を出力側へ接続するためには、入出力間の絶縁耐圧を
とる必要があるため、高圧電源回路に用いる場合、チョ
ークコイル２が大型化してしまうという問題がある。本
発明の目的は、小型化を可能にした電源回路を提供する
ことにある。
接続し、出力側へ放出することも可能であるが、転流回
路を出力側へ接続するためには、入出力間の絶縁耐圧を
とる必要があるため、高圧電源回路に用いる場合、チョ
ークコイル２が大型化してしまうという問題がある。本
発明の目的は、小型化を可能にした電源回路を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明の電源回路は、Ｐ
ＷＭ変調されたプッシュプル信号でスイッチ素子をオン
・オフ制御するＤＣ−ＤＣコンバータの変圧用トランス
の１次側に第２の巻線と、一対の第２のスイッチ素子を
設け、これら第２のスイッチ素子をプッシュプル信号と
夫々同期された逆位相の50％デューティ制御信号により
オン・オフ制御するように構成する。この場合、チョー
クコイルの２次側に第２の巻線を接続し、一対のスイッ
チ素子がプッシュプル信号により共にオフされたとき
に、チョークコイルに貯えられたエネルギを第２の巻線
及び第２のスイッチ素子を通してトランスの２次側に伝
送可能とする
ＷＭ変調されたプッシュプル信号でスイッチ素子をオン
・オフ制御するＤＣ−ＤＣコンバータの変圧用トランス
の１次側に第２の巻線と、一対の第２のスイッチ素子を
設け、これら第２のスイッチ素子をプッシュプル信号と
夫々同期された逆位相の50％デューティ制御信号により
オン・オフ制御するように構成する。この場合、チョー
クコイルの２次側に第２の巻線を接続し、一対のスイッ
チ素子がプッシュプル信号により共にオフされたとき
に、チョークコイルに貯えられたエネルギを第２の巻線
及び第２のスイッチ素子を通してトランスの２次側に伝
送可能とする
【０００６】
【作用】ＰＷＭ変調されたプッシュプル信号によってス
イッチ素子が共にオフされたときに、50％デューティ制
御信号によって第２のスイッチ素子をオン状態に保ち、
チョークコイルに蓄えられたエネルギを第２のスイッチ
素子及び第２の巻線を通してトランスの２次側に伝達
し、エネルギ伝達の休止期間を解消する。
イッチ素子が共にオフされたときに、50％デューティ制
御信号によって第２のスイッチ素子をオン状態に保ち、
チョークコイルに蓄えられたエネルギを第２のスイッチ
素子及び第２の巻線を通してトランスの２次側に伝達
し、エネルギ伝達の休止期間を解消する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図である。同図にお
いて、２はチョークコイル、３は転流回路、９，１０は
整流回路、１１は平滑回路であり、図２の構成と同じで
ある。ここで、トランス８の一次側にはパルス幅制御
（ＰＷＭ）用巻線８ａと、50％デューティ用巻線８ｂが
設けられており、特に50％デューティ用巻線８ｂはチョ
ークコイル２の２次側へ接続されている。又、ＰＷＭ用
巻線８ａにはスイッチ素子４，５を接続し、50％デュー
ティ用巻線８ｂにはスイッチ素子６，７を接続し、これ
らを制御回路１２から出力される制御信号ａ〜ｄによっ
て駆動するように構成する。
る。図１は本発明の一実施例の回路図である。同図にお
いて、２はチョークコイル、３は転流回路、９，１０は
整流回路、１１は平滑回路であり、図２の構成と同じで
ある。ここで、トランス８の一次側にはパルス幅制御
（ＰＷＭ）用巻線８ａと、50％デューティ用巻線８ｂが
設けられており、特に50％デューティ用巻線８ｂはチョ
ークコイル２の２次側へ接続されている。又、ＰＷＭ用
巻線８ａにはスイッチ素子４，５を接続し、50％デュー
ティ用巻線８ｂにはスイッチ素子６，７を接続し、これ
らを制御回路１２から出力される制御信号ａ〜ｄによっ
て駆動するように構成する。
【０００８】図２に示すように、制御信号ａ〜ｄのう
ち、スイッチ素子４，５に供給されるＰＷＭ信号ａ，ｂ
はこれまでと同様に適宜のデューティに設定され、50％
デューティ信号ｃ，ｄは互いに逆位相の50％のデューテ
ィに設定される。又、ＰＷＭ信号ａと50％デューティ信
号ｃの立ち上がりと、ＰＷＭ信号ｂと50％デューティ信
号ｄの立ち上がりは夫々一致しており、これによりスイ
ッチ素子４とスイッチ素子６のターンオンは同期し、ス
イッチ素子５とスイッチ素子７のターンオンも同期す
る。
ち、スイッチ素子４，５に供給されるＰＷＭ信号ａ，ｂ
はこれまでと同様に適宜のデューティに設定され、50％
デューティ信号ｃ，ｄは互いに逆位相の50％のデューテ
ィに設定される。又、ＰＷＭ信号ａと50％デューティ信
号ｃの立ち上がりと、ＰＷＭ信号ｂと50％デューティ信
号ｄの立ち上がりは夫々一致しており、これによりスイ
ッチ素子４とスイッチ素子６のターンオンは同期し、ス
イッチ素子５とスイッチ素子７のターンオンも同期す
る。
【０００９】この構成によれば、スイッチ素子４がオン
している時、入力電圧源１から供給されるエネルギは、
チョークコイル２を通り、トランス８のＰＷＭ用巻線８
ａ及び50％デューティ用巻線８ｂの各１次巻線から２次
巻線８ｃ、スイッチ素子４を流れ出力側へ伝送される。
スイッチ素子４がオフすると、先程まで流れていた電流
によってチョークコイル２に蓄えられたエネルギは、転
流回路３から50％デューティ用巻線８ｂを経て、スイッ
チ素子６を流れ、出力側へ供線される。スイッチ素子６
がターンオフすると同時にスイッチ素子５，７がターン
オンし、同様のエネルギ伝達が行われる。したがって、
出力側から見た場合、エネルギ伝達の行われない休止期
間がないため、整流回路９，１０及び平滑回路１１を通
って得られたリップル電圧は休止期間のある回路に較べ
小さなものとなり、平滑回路１１を大型化することなく
出力特性が改善される。
している時、入力電圧源１から供給されるエネルギは、
チョークコイル２を通り、トランス８のＰＷＭ用巻線８
ａ及び50％デューティ用巻線８ｂの各１次巻線から２次
巻線８ｃ、スイッチ素子４を流れ出力側へ伝送される。
スイッチ素子４がオフすると、先程まで流れていた電流
によってチョークコイル２に蓄えられたエネルギは、転
流回路３から50％デューティ用巻線８ｂを経て、スイッ
チ素子６を流れ、出力側へ供線される。スイッチ素子６
がターンオフすると同時にスイッチ素子５，７がターン
オンし、同様のエネルギ伝達が行われる。したがって、
出力側から見た場合、エネルギ伝達の行われない休止期
間がないため、整流回路９，１０及び平滑回路１１を通
って得られたリップル電圧は休止期間のある回路に較べ
小さなものとなり、平滑回路１１を大型化することなく
出力特性が改善される。
【００１０】
【発明の効果】以上説明したように本発明は、トランス
に第２の巻線及び第２のスイッチ素子を設け、この第２
のスイッチ素子をプッシュプル信号と同期された50％デ
ューティ信号によりスイッチング動作を行うことで、チ
ョークコイルに蓄えられたエネルギをトランスの第２の
巻線を介して出力側へ伝達することが可能となり、エネ
ルギ伝達の休止期間が存在しなくなり、平滑回路やチョ
ークコイルの大型化を回避し、電源回路の小型化を図る
ことができるという効果を有する。
に第２の巻線及び第２のスイッチ素子を設け、この第２
のスイッチ素子をプッシュプル信号と同期された50％デ
ューティ信号によりスイッチング動作を行うことで、チ
ョークコイルに蓄えられたエネルギをトランスの第２の
巻線を介して出力側へ伝達することが可能となり、エネ
ルギ伝達の休止期間が存在しなくなり、平滑回路やチョ
ークコイルの大型化を回避し、電源回路の小型化を図る
ことができるという効果を有する。
【図１】本発明の電源回路の一実施例の回路図である。
【図２】制御回路から出力させる制御用信号の波形図で
ある。
ある。
【図３】従来の電源回路の一例の回路図である。
１ 入力電圧源 ２ チョークコイル ４，５ スイッチ素子 ６，７ 第２のスイッチ素子 ８ トランス ８ａ ＰＷＭ用巻線 ８ｂ 50％デューティ用巻線 ９，１０ 整流回路 １１ 平滑回路
Claims (2)
- 【請求項１】 変圧用トランスの１次側にチョークコイ
ルと、パルス幅変調されたプッシュプル信号によりオン
・オフ動作される一対のスイッチ素子を備えるＤＣ−Ｄ
Ｃコンバータにおいて、前記トランスの１次側に第２の
巻線と、この巻線に接続される一対の第２のスイッチ素
子を設け、これら第２のスイッチ素子を前記プッシュプ
ル信号と夫々同期された逆位相の50％デューティ制御信
号によりオン・オフ制御するように構成したことを特徴
とする電源回路。 - 【請求項２】 チョークコイルの２次側に第２の巻線を
接続し、一対のスイッチ素子がプッシュプル信号により
共にオフされたときに、チョークコイルに貯えられたエ
ネルギを第２の巻線及び第２のスイッチ素子を通してト
ランスの２次側に伝達可能とする請求項１の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35433991A JP2772187B2 (ja) | 1991-12-20 | 1991-12-20 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35433991A JP2772187B2 (ja) | 1991-12-20 | 1991-12-20 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05176535A JPH05176535A (ja) | 1993-07-13 |
| JP2772187B2 true JP2772187B2 (ja) | 1998-07-02 |
Family
ID=18436888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35433991A Expired - Lifetime JP2772187B2 (ja) | 1991-12-20 | 1991-12-20 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772187B2 (ja) |
-
1991
- 1991-12-20 JP JP35433991A patent/JP2772187B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05176535A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788554B2 (en) | Switched mode power converter having synchronous rectification and secondary side post regulation | |
| EP0439151B1 (en) | A high efficiency power converter employing a synchronized switching system | |
| US20020125941A1 (en) | High efficiency switching amplifiers | |
| JPH09131075A (ja) | インバータ装置 | |
| US11070135B2 (en) | Converter with soft-start period of output voltage | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| US6128203A (en) | Switched converter with multiple regulated outputs | |
| US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
| US4245288A (en) | Elimination of current spikes in buck power converters | |
| US6288918B1 (en) | Switched power converter with hold-up time and harmonics reduction | |
| US6912138B2 (en) | Synchronous rectifier control circuit | |
| JP2001069756A (ja) | スイッチング電源装置 | |
| JP2772187B2 (ja) | 電源回路 | |
| EP1020979A2 (en) | A post regulation control circuit for a switch mode power supply with multiple outputs. | |
| JPH06141536A (ja) | Ｄｃ／ｄｃコンバータを含む低損失電源供給装置 | |
| JPH1146479A (ja) | スイッチング電源装置 | |
| JP3400990B2 (ja) | スイッチングレギュレータ回路 | |
| JP2004166420A (ja) | 多出力スイッチング電源装置 | |
| JPH0365054A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH07337006A (ja) | 同期整流回路 | |
| JP2990481B2 (ja) | １次・２次ｐｗｍ制御によるソフトスイッチング方法 | |
| JP2001298330A (ja) | 絶縁型ｐｗｍ電力増幅器 | |
| JPH0534233Y2 (ja) | ||
| JPH05276759A (ja) | 昇降圧インバータ回路 | |
| JPH1023747A (ja) | 昇圧形電圧変換回路 |