JPH065390U - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 スイッチング素子の電圧ストレスが小さく、
かつデューティ比が広範囲に設定できるスイッチング電
源装置を提供すること。 【構成】 一端に入力直流電圧の印加される主スイッチ
ング素子Ｓ１と、一次巻線と、この一次巻線の他端に一
端が接続された第２主スイッチング素子Ｓ２と、補助ス
イッチング素子Ｓ３と補助コンデンサＣsよりなる直列
回路と、一次巻線と主スイッチング素子の接続点に一端
が接続され他端がコモンに接続されたダイオードＤ３を
有するスイッチング電源において、出力電圧を安定化す
るオンオフ制御信号を主スイッチング素子に送る制御回
路３０と、遅延回路４０のオフ遅延制御信号を第２主ス
イッチング素子に送ると共に、このオフ遅延制御信号と
相補的にオンオフする制御信号を補助スイッチング素子
に送っている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はスイッチング素子を直列に接続すると共に同期動作させるスイッチン グ電源装置に係り、特に電圧ストレスの小さな装置に関する。

【０００２】

【従来の技術】

図４は米国特許第4,441,146号に開示されたスイッチング電源の回路図である 。図において、トランスＴの一次巻線ｎ１には直流電圧Ｖinが印加されており、 主スイッチング素子Ｓ１によりオンオフされている。補助スイッチング素子Ｓ３ と補助コンデンサＣｓの直列回路は一次巻線ｎ１と並列に接続されたもので、ス イッチング素子Ｓ１，Ｓ３は相補的にオンオフしている。するとトランスＴの二 次巻線ｎ２にはスイッチング信号が誘起されるので、ダイオードとコンデンサを 有する整流平滑化回路により直流電圧化している。

【０００３】 主スイッチング素子Ｑ１はオフ時に次式で表される電圧ストレスが作用する。 ［電圧ストレス］＝Ｖin／(1−Ｄ） （１） ここで、Ｄはオンオフのデューティ比、Ｖinは入力電圧である。スイッチング電 源においては商用の交流電源からエネルギ供給を受ける場合が多いが、近年入力 電圧の広範囲化が要請されており、100V系と200V系の双方に対処できることが望 ましい。すると、入力電圧の上限が大きな電源では、高耐圧のスイッチング素子 を必要とする。しかし、高耐圧のスイッチング素子はオン抵抗が大きく、損失を 増大させるという課題があった。

【０００４】 そこで、主スイッチング素子を二つに分割して、素子一個当たり電圧ストレス を減少させることが行われている（例えば、特開平１−３１８５４５号公報参照 ）。図５はスイッチング素子を二個挿入した装置の回路図である。第２主スイッ チング素子Ｓ２は、一次巻線ｎ１と入力電源Ｖinとの間に装着されている。保護 ダイオードＤ１は入力電源Ｖinと主スイッチング素子Ｓ１とを連絡する。保護ダ イオードＤ２は第２主スイッチング素子Ｓ２と一次側コモンとを連絡する。

【０００５】 このような装置においては、主スイッチング素子Ｓ１，Ｓ２のスイッチングは 正確に同期してオンオフするのが原則である。しかし、何らかの原因でスイッチ ングにバラツキが生じると、どちらか先にターンオフすると、他方の素子に高い 電圧が加わることになり望ましくない。そこで保護ダイオードＤ１，Ｄ２により 主スイッチング素子Ｓ１，Ｓ２に過大な電圧が作用するのを防止している。

【０００６】

【考案が解決しようとする課題】

しかしながら、図５の回路によればトランスＴのリセット電圧（フライバック 電圧）は入力電圧Ｖin以上にはならないから、デューティ比が0.5以上で使用す ると、トランスに偏磁を生じて飽和をしてしまうので、デューティ比に制限を生 ずるという課題があった。本考案はこのような課題を解決したもので、スイッチ ング素子の電圧ストレスが小さく、かつデューティ比が広範囲に設定できるスイ ッチング電源装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】

このような目的を達成する本考案は、一次側回路として、一端に入力直流電圧 の印加される主スイッチング素子Ｓ１と、この主スイッチング素子の他端に接続 される一次巻線と、この一次巻線の他端に一端が接続され、他端がコモンと接続 された第２主スイッチング素子Ｓ２と、この一次巻線と並列に接続された補助ス イッチング素子Ｓ３と補助コンデンサＣsよりなる直列回路と、一次巻線と主ス イッチング素子の接続点に一端が接続され他端がコモンに接続されたダイオード Ｄ３を有している。

【０００８】 さらに、二次巻線に誘起されたスイッチング信号を整流平滑化して所定電圧の 直流電流を出力する二次側回路と、この二次側回路の出力電圧を所定の基準電圧 と比較して誤差信号を出力する誤差アンプ回路２０と、この誤差アンプ回路の出 力する誤差信号を入力して、この誤差信号が小さくなる方向にパルス幅を制御し て当該主スイッチング素子に送る制御回路３０と、このパルス幅制御回路の出力 するオンオフ制御信号を入力し、オンするタイミングはそのまま保存し、オフす るタイミングを僅かに遅らせる遅延手段４０とを具備している。そして、この遅 延手段の出力するオフ遅延制御信号を当該第２主スイッチング素子に送ると共に 、このオフ遅延制御信号と相補的にオンオフする制御信号を当該補助スイッチン グ素子に送ることを特徴としている。

【０００９】

【作用】

遅延手段により、主スイッチング素子は第２主スイッチング素子よりも僅かに 早くオフされる。ダイオードにより、主スイッチング素子がオフで第２主スイッ チング素子がオンの間は、主スイッチング素子に加わる電圧は入力電源電圧にク ランプされる。その後、第２主スイッチング素子がオフされると同時に補助スイ ッチング素子がオンされて、トランスに蓄えられた磁束は補助コンデンサにより リセットされる。なお、遅延時間はパルス幅制御との関係では短いほど良く、他 方スイッチング時間のバラツキによらずオフする順序を確保できる観点からは長 いほうがよいから、実質的にはある最適値とする。

【００１０】

【実施例】

以下図面を用いて、本考案を説明する。図１は本考案の一実施例を示す構成図 である。図において、主スイッチング素子Ｓ１は一端に入力直流電圧Ｖinの印加 されるもので、トランジスタやＦＥＴ等の素子が用いられると共に、入力電源と しては商用の交流電源から送られた交流電流を整流平滑化したものでもよく、ま た他のＤＣ電源を用いてもよい。一次巻線ｎ１は、主スイッチング素子Ｓ１の他 端に接続されるもので、トランスの二次側には二次巻線ｎ２が巻かれている。第 ２主スイッチング素子Ｓ２は、この一次巻線ｎ１の他端に一端が接続され、他端 がコモンと接続されている。補助スイッチング素子Ｓ３と補助コンデンサＣsよ りなる直列回路は、一次巻線ｎ１と並列に接続されたもので、一次巻線に蓄えら れた励磁エネルギをリセットする。ダイオードＤ３は、一次巻線ｎ１と主スイッ チング素子Ｓ１の接続点にカソード端子が接続され、アノード端子がコモンに接 続されたもので、主スイッチング素子Ｓ１に過大な電圧が印加されるのを保護し ている。

【００１１】 トランスの二次巻線ｎ２にはスイッチング信号が誘起されるので、整流平滑化 回路１０により直流化して所定電圧Ｖoutの直流電流を出力する。整流平滑化回 路１０はダイオードとコンデンサを有しており、必要に応じてチョークコイルが 用いられている。誤差アンプ回路２０は、出力電圧Ｖoutを所定の基準電圧と比 較して誤差信号を出力する。制御回路３０は、誤差信号を入力して、この誤差信 号が小さくなる方向にパルス幅を制御して主スイッチング素子Ｓ１に送り、出力 電圧の安定化を行う。遅延回路４０は、パルス幅制御回路３０の出力するオンオ フ制御信号を入力し、オンするタイミングはそのまま保存し、オフするタイミン グを僅かな時間τ遅らせて、第２主スイッチング素子Ｓ２に送る。反転回路４２ は、遅延回路４０の出力するオフ遅延制御信号を論理的に反転し、オフ遅延制御 信号と相補的にオンオフする制御信号を補助スイッチング素子Ｓ３に送る。

【００１２】 このように構成された装置の動作を次に説明する。図２は図１の装置の波形図 で、（Ａ）は主スイッチング素子Ｓ１のオンオフ、（Ｂ）は第２主スイッチング 素子Ｓ２のオンオフ、（Ｃ）は補助スイッチング素子Ｓ３のオンオフ、（Ｄ）は ダイオードＤ３のオンオフ、（Ｅ）はトランスＴに蓄えられる磁束φを表してい る。主スイッチング素子Ｓ１は、パルス幅制御回路３０の出力するオンオフ制御 信号によりオン期間Ｔon、オフ期間Ｔoffで駆動されている。他方、第２主スイ ッチング素子Ｓ２は遅延回路４０によりオン期間Ｔon＋τ、オフ期間Ｔoff−τ で駆動されている。ダイオードＤ３は遅延回路４０の遅延時間τに相当する時間 オンするが、この期間は主スイッチング素子Ｓ１がオフし第２主スイッチング素 子Ｓ２がオンしている。この遅延時間τはパルス幅制御との関係では短いほど良 く、他方スイッチング時間のバラツキによらずオフする順序を確保できる観点か らは長いほうがよいから、実質的にはスイッチング周期Ｔon＋Ｔoffに比較して 数％程度とすると良い。

【００１３】 まず、主スイッチング素子Ｓ１，Ｓ２が共にオンである期間から、まず主スイ ッチング素子Ｓ１をオフする。すると、トランスＴに蓄えられた励磁エネルギに よりダイオードＤ３がオンして、主スイッチング素子Ｓ１は入力電源電圧にクラ ンプされる。次に、第２主スイッチング素子Ｓ２をオフし、補助スイッチング素 子Ｓ３をオンすれば、トランスの磁束φが補助コンデンサＣsによって最適にリ セットされる。このとき、主スイッチング素子Ｓ１，Ｓ２は入力電圧Ｖinとトラ ンスに生じるリセット電圧の和を分割する。そして、補助スイッチング素子Ｓ３ をオフにし、主スイッチング素子Ｓ１，Ｓ２を共にオンすることにより１サイク ルが終了する。

【００１４】 図３は本考案の変形実施例を示す回路図である。図１の回路と相違する点は、 ダイオードＤ３に代えてダイオードＤ４が設けられていることである。ダイオー ドＤ４のカソード端子は入力電源Ｖinに接続され、アノード端子は一次巻線ｎ１ と第２主スイッチング素子Ｓ２との接続点と接続されている。パルス幅制御回路 ３０の出力するオンオフ制御信号は第２主スイッチング素子Ｓ２に送られると共 に、オフ期間遅延回路４０は主スイッチング素子Ｓ１側に入っている。そこで、 第２主スイッチング素子Ｓ２は主スイッチング素子Ｓ１よりも僅かに早くオフさ れる。このように構成しても、図２と同様な動作を行う。

【００１５】

【考案の効果】

以上説明したように、本考案によれば主スイッチング素子Ｓ１がオフしたあと 僅かな時間τ遅れて第２主スイッチング素子Ｓ２をオフさせているので、トラン スに発生するリセット電圧を確実に両素子で分割でき、主スイッチング素子の耐 電圧が低いもので足りる。耐電圧の低いスイッチング素子はオン抵抗が小さいか ら、電源の損失が少なくて済むという特有の効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例を示す構成図である。

【図２】図１の装置の波形図である。

【図３】本考案の変形実施例の回路図である。

【図４】従来装置の回路図である。

【図５】スイッチング素子を２個用いた従来装置の回路
図である。

【符号の説明】

Ｓ１ 主スイッチング素子 Ｓ２ 第２主スイッチング素子 Ｓ３ 補助スイッチング素子 Ｃs 補助コンデンサ ３０ パルス幅制御回路 ４０ 遅延回路

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】一端に入力直流電圧の印加される主スイッ
   チング素子Ｓ１と、この主スイッチング素子の他端に接
   続される一次巻線と、この一次巻線の他端に一端が接続
   され、他端がコモンと接続された第２主スイッチング素
   子Ｓ２と、この一次巻線と並列に接続された補助スイッ
   チング素子Ｓ３と補助コンデンサＣsよりなる直列回路
   と、一次巻線と主スイッチング素子の接続点に一端が接
   続され他端がコモンに接続されたダイオードＤ３を有す
   る一次側回路と、 二次巻線に誘起されたスイッチング信号を整流平滑化し
   て所定電圧の直流電流を出力する二次側回路と、 この二次側回路の出力電圧を所定の基準電圧と比較して
   誤差信号を出力する誤差アンプ回路２０と、 この誤差アンプ回路の出力する誤差信号を入力して、こ
   の誤差信号が小さくなる方向にパルス幅を制御して当該
   主スイッチング素子に送る制御回路３０と、 このパルス幅制御回路の出力するオンオフ制御信号を入
   力し、オンするタイミングはそのまま保存し、オフする
   タイミングを僅かに遅らせる遅延手段４０と、 を具備し、この遅延手段の出力するオフ遅延制御信号を
   当該第２主スイッチング素子に送ると共に、このオフ遅
   延制御信号と相補的にオンオフする制御信号を当該補助
   スイッチング素子に送ることを特徴とするスイッチング
   電源装置。
2. 【請求項２】請求項１記載の一次側回路のダイオードＤ
   ３に代えて、一端が入力直流電圧側の主スイッチング素
   子の端子に接続され、他端が一次巻線と第２主スイッチ
   ング素子の接続点に接続されたダイオードＤ４を有し、 前記制御回路のパスル幅制御信号は前記第２主スイッチ
   ング素子に送られると共に、前記遅延手段の出力するオ
   フ遅延制御信号を前記主スイッチング素子に送り、かつ
   このオフ遅延制御信号と相補的にオンオフする制御信号
   を当該補助スイッチング素子に送ることを特徴とするス
   イッチング電源装置。