JPH06105286B2 - 自動試験機能を有する電子回路パッケ−ジ - Google Patents
自動試験機能を有する電子回路パッケ−ジInfo
- Publication number
- JPH06105286B2 JPH06105286B2 JP62210272A JP21027287A JPH06105286B2 JP H06105286 B2 JPH06105286 B2 JP H06105286B2 JP 62210272 A JP62210272 A JP 62210272A JP 21027287 A JP21027287 A JP 21027287A JP H06105286 B2 JPH06105286 B2 JP H06105286B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- function
- electronic circuit
- circuit package
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔概要〕 複数の機能ブロックを含み、この機能ブロックの自動試
験機能を有する電子回路パッケージに関し、 できるだけ少ない試験機−被試験機インターフェースに
より、かつ、複数の被試験装置に共通な標準化されたイ
ンターフェースを可能とする試験回路を提供することを
目的とし、 機能ブロックのイネーブル端子にそれぞれ接続された複
数の段を有し、試験機からクロック信号と試験用データ
とをそれぞれ単一の信号線を介して受けて、試験用デー
タの入力タイミングをクロック信号によりカウントする
ことにより、試験を行いたい機能ブロックに接続された
段に試験用データを保持するシフトレジスタを具備し、
試験機からの指定により、シフトレジスタの出力を機能
ブロックの試験時にのみ活性化して機能ブロックの自動
試験を行うように構成した。
験機能を有する電子回路パッケージに関し、 できるだけ少ない試験機−被試験機インターフェースに
より、かつ、複数の被試験装置に共通な標準化されたイ
ンターフェースを可能とする試験回路を提供することを
目的とし、 機能ブロックのイネーブル端子にそれぞれ接続された複
数の段を有し、試験機からクロック信号と試験用データ
とをそれぞれ単一の信号線を介して受けて、試験用デー
タの入力タイミングをクロック信号によりカウントする
ことにより、試験を行いたい機能ブロックに接続された
段に試験用データを保持するシフトレジスタを具備し、
試験機からの指定により、シフトレジスタの出力を機能
ブロックの試験時にのみ活性化して機能ブロックの自動
試験を行うように構成した。
本発明は、複数の機能ブロックを含み、この機能ブロッ
クの自動試験機能を有する電子回路パッケージに関す
る。
クの自動試験機能を有する電子回路パッケージに関す
る。
電子回路パッケージにおいては、相類似した複数の機能
ブロックを同一パッケージ基板上に設けておき、ユーザ
の要望や環境に柔軟に対応できるようになっているもの
がある。このような電子回路パッケージでは、使用され
るソフトウェアのバージョンや、周囲に組合わされる機
器の構成等によって決まる環境等に応じて、どの機能ブ
ロックが使用されるかが機能選択スイッチ（工注とも称
する）によって決定される。近年の、LSI化技術の進展
により、上記の如き電子回路パッケージはLSIにより実
現される傾向にある。このために、同一種類の回路をで
きるだけ統合し共用化する傾向が強まっており、工注に
より機能ブロックを選択する方法が今後も継続すると思
われる。
ブロックを同一パッケージ基板上に設けておき、ユーザ
の要望や環境に柔軟に対応できるようになっているもの
がある。このような電子回路パッケージでは、使用され
るソフトウェアのバージョンや、周囲に組合わされる機
器の構成等によって決まる環境等に応じて、どの機能ブ
ロックが使用されるかが機能選択スイッチ（工注とも称
する）によって決定される。近年の、LSI化技術の進展
により、上記の如き電子回路パッケージはLSIにより実
現される傾向にある。このために、同一種類の回路をで
きるだけ統合し共用化する傾向が強まっており、工注に
より機能ブロックを選択する方法が今後も継続すると思
われる。
一方、電子回路パッケージのメーカーは、搭載された複
数の機能ブロックのすべての機能をユーザに保証するた
めに、すべての機能ブロックを試験しなければならな
い。初期には複数機能中のいずれか１つしか使用されな
くても、将来的に周辺機器が設置される環境が変化して
他の機能ブロックが使用される可能性があるためであ
る。
数の機能ブロックのすべての機能をユーザに保証するた
めに、すべての機能ブロックを試験しなければならな
い。初期には複数機能中のいずれか１つしか使用されな
くても、将来的に周辺機器が設置される環境が変化して
他の機能ブロックが使用される可能性があるためであ
る。
したがって、上記複数の機能ブロックのすべてを効率よ
く試験することを可能にする手段が要望されている。
く試験することを可能にする手段が要望されている。
第４図は従来の電子回路パッケージの１例を示す回路図
である。
である。
同図において、機能ブロック41を使用する場合は機能選
択スイッチ43をオンに、機能選択スイッチ44をオフにす
る。機能ブロック42を使用する場合はスイッチ43をオフ
に、スイッチ44をオンにする。試験を行う場合は、同様
にスイッチ43及び44を操作して、入力に試験機（第４図
に図示せず）からテストパターンデータを入力し、出力
データを検査することにより行なう。
択スイッチ43をオンに、機能選択スイッチ44をオフにす
る。機能ブロック42を使用する場合はスイッチ43をオフ
に、スイッチ44をオンにする。試験を行う場合は、同様
にスイッチ43及び44を操作して、入力に試験機（第４図
に図示せず）からテストパターンデータを入力し、出力
データを検査することにより行なう。
スイッチ43及び44の操作は、人手により行われる。
上述の従来技術によれば、各機能ブロックの試験を行う
前に、その都度、必要な機能選択スイッチの操作を人手
によってしなければならないので、試験が煩雑であり、
又、装置試験の自動化を阻害する原因となっているとい
う問題点がある。
前に、その都度、必要な機能選択スイッチの操作を人手
によってしなければならないので、試験が煩雑であり、
又、装置試験の自動化を阻害する原因となっているとい
う問題点がある。
上記の問題点は、とりわけ、該当電子回路パッケージが
シェルフ等に収容されて、他の電子回路パッケージと共
同して１つのまとまった機能を実行する場合には、該当
電子回路パッケージをシェルフ等から抜き取っ手スイッ
チの操作をし、再びシェルフ等に挿入したり、電源の切
断・投入等を行なう等の一層煩雑な作業を伴うので、更
に重大な問題になる。
シェルフ等に収容されて、他の電子回路パッケージと共
同して１つのまとまった機能を実行する場合には、該当
電子回路パッケージをシェルフ等から抜き取っ手スイッ
チの操作をし、再びシェルフ等に挿入したり、電源の切
断・投入等を行なう等の一層煩雑な作業を伴うので、更
に重大な問題になる。
上述の問題点を解決するための手段として、第５図に示
すように、被試験装置51の試験機52との間に、インター
フェースを設けて、人手を介さずに機能ブロックの選択
を行うことが考えられる。即ち、試験機52は一般に、被
試験装置51に対して、データや各種制御信号を与えるこ
とができるので、更に機能選択信号A,Bを与えることに
より第６図の機能ブロック41,42を選択するようにす
る。これにより電子回路パッケージ45内の全機能ブロッ
クを試験機から自動的に試験することが可能になる。
すように、被試験装置51の試験機52との間に、インター
フェースを設けて、人手を介さずに機能ブロックの選択
を行うことが考えられる。即ち、試験機52は一般に、被
試験装置51に対して、データや各種制御信号を与えるこ
とができるので、更に機能選択信号A,Bを与えることに
より第６図の機能ブロック41,42を選択するようにす
る。これにより電子回路パッケージ45内の全機能ブロッ
クを試験機から自動的に試験することが可能になる。
しかしながら、第５図及び第６図に示したように、試験
機52から、機能ブロック41,42のそれぞれに対して別々
の信号線により機能選択信号を出したのでは、初期の試
験の自動化は達せられるものの、更に次の問題点があ
る。
機52から、機能ブロック41,42のそれぞれに対して別々
の信号線により機能選択信号を出したのでは、初期の試
験の自動化は達せられるものの、更に次の問題点があ
る。
（１）機能ブロックの数が多い場合には、試験機52との
インターフェースを被試験装置51のシェルフ等のバック
ボード側等に確保する必要があり、被試験装置51の本来
の機能のために使用できる信号ピン数が減少してしま
う。このことは、最近の装置の小型化により信号ピン数
が制限されているので一層重大な問題である。
インターフェースを被試験装置51のシェルフ等のバック
ボード側等に確保する必要があり、被試験装置51の本来
の機能のために使用できる信号ピン数が減少してしま
う。このことは、最近の装置の小型化により信号ピン数
が制限されているので一層重大な問題である。
（２）試験機52とのインターフェースが機能選択信号の
数だけ増えることにより、試験機のハードウェアが増え
る。
数だけ増えることにより、試験機のハードウェアが増え
る。
（３）複数の被試験装置が存在する場合は、機能ブロッ
クの種類や数が被試験装置によって異なるので、試験機
のインターフェースを個々の被試験装置に個別に作成す
る必要がある。
クの種類や数が被試験装置によって異なるので、試験機
のインターフェースを個々の被試験装置に個別に作成す
る必要がある。
本発明の目的は、上記の問題点にかんがみ、できるだけ
少ない試験機−被試験機インターフェースにより、か
つ、複数の被試験装置に共通な標準化されたインターフ
ェースを可能とする試験回路を提供することにある。
少ない試験機−被試験機インターフェースにより、か
つ、複数の被試験装置に共通な標準化されたインターフ
ェースを可能とする試験回路を提供することにある。
第１図は本発明の原理ブロック図である。
同図において、本発明による電子回路パッケージ１は、
同一の入力及び出力を持つ複数の機能ブロック２−1,2
−2,…,2−ｎと、機能選択スイッチ３と、シフトレジス
タ４とを備えている。機能選択スイッチ３は、機能ブロ
ック２−１〜２−ｎから使用したい機能ブロックを選択
する。シフトレジスタ４は、機能ブロック２−１〜２−
ｎのそれぞれに接続された複数の段を有し、試験機５か
らクロック信号CLと試験用データDTとをそれぞれ単一の
信号線を介して受けて、試験用データDTの入力タイミン
グをクロック信号によりカウントすることにより、試験
を行いたい機能ブロックに接続された段に試験用データ
を保持する。試験機５からの指令により、シフトレジス
タの出力を機能ブロックの試験時にのみ活性化して機能
ブロックの自動試験を行う。
同一の入力及び出力を持つ複数の機能ブロック２−1,2
−2,…,2−ｎと、機能選択スイッチ３と、シフトレジス
タ４とを備えている。機能選択スイッチ３は、機能ブロ
ック２−１〜２−ｎから使用したい機能ブロックを選択
する。シフトレジスタ４は、機能ブロック２−１〜２−
ｎのそれぞれに接続された複数の段を有し、試験機５か
らクロック信号CLと試験用データDTとをそれぞれ単一の
信号線を介して受けて、試験用データDTの入力タイミン
グをクロック信号によりカウントすることにより、試験
を行いたい機能ブロックに接続された段に試験用データ
を保持する。試験機５からの指令により、シフトレジス
タの出力を機能ブロックの試験時にのみ活性化して機能
ブロックの自動試験を行う。
試験用データDTは、シフトレジスタ５の試験を行いたい
機能ブロックに接続された段に保持される。試験機５か
らの指令により、試験を行いたい機能ブロックが活性化
され、試験が行われる。試験機５とシフトレジスタ４の
間のインターフェースは３本の信号線のみであり、ま
た、試験を行うために電子回路パッケージ内のスイッチ
を操作したり電子回路パッケージをシェルフ等から抜い
たり挿入したりする必要がない。
機能ブロックに接続された段に保持される。試験機５か
らの指令により、試験を行いたい機能ブロックが活性化
され、試験が行われる。試験機５とシフトレジスタ４の
間のインターフェースは３本の信号線のみであり、ま
た、試験を行うために電子回路パッケージ内のスイッチ
を操作したり電子回路パッケージをシェルフ等から抜い
たり挿入したりする必要がない。
第２図は本発明の一実施例を示す回路図である。
同図において、21−１〜21−６はそれぞれ、機能Ａ〜Ｆ
を実行する機能ブロック、22は機能選択スイッチであっ
てその中のスイッチSWA〜SWFのいずれかをオンにするこ
とにより、対応する機能ブロックが使用状態におかれ
る。23はシフトレジスタであり、出力段QA〜QFを有す
る。24−１〜24−６はドライバであり、試験機からの指
令信号TSTENによって活性化される。25は指令信号TSTEN
のドライバである。26−１〜26−６はそれぞれ、機能ブ
ロック21−１〜21−６の出力のドライバであり、ドライ
バ24−１〜24−６の出力によってそれぞれ活性化され
る。
を実行する機能ブロック、22は機能選択スイッチであっ
てその中のスイッチSWA〜SWFのいずれかをオンにするこ
とにより、対応する機能ブロックが使用状態におかれ
る。23はシフトレジスタであり、出力段QA〜QFを有す
る。24−１〜24−６はドライバであり、試験機からの指
令信号TSTENによって活性化される。25は指令信号TSTEN
のドライバである。26−１〜26−６はそれぞれ、機能ブ
ロック21−１〜21−６の出力のドライバであり、ドライ
バ24−１〜24−６の出力によってそれぞれ活性化され
る。
機能ブロック21−１〜21−７の１つを使用する場合は、
機能選択スイッチSWA〜SWFの対応する１つをオフにし、
他をオンにする。たとえば機能Ｃの機能ブロック21−３
を使用するときは対応する機能選択スイッチSWCをオー
プンにし、他のスイッチSWA,SWB,SWD〜SWFをクローズに
する。
機能選択スイッチSWA〜SWFの対応する１つをオフにし、
他をオンにする。たとえば機能Ｃの機能ブロック21−３
を使用するときは対応する機能選択スイッチSWCをオー
プンにし、他のスイッチSWA,SWB,SWD〜SWFをクローズに
する。
機能ブロックの使用における機能選択スイッチSWA〜SWF
の設定と、機能ブロックの試験におけるシフトレジスタ
（SFR）23の出力段QA〜QFのイネーブル化とが対応す
る。試験機からシフトレジスタ（SFR）23のデータ入力D
Iに与えられる試験用データDTは、クロックパルス端子C
Pに与えられる試験機からの試験用クロック信号TSTCPに
応じて、シフトレジスタ（SFR）23の出力段QF,QE,…,QA
の順に設定される。
の設定と、機能ブロックの試験におけるシフトレジスタ
（SFR）23の出力段QA〜QFのイネーブル化とが対応す
る。試験機からシフトレジスタ（SFR）23のデータ入力D
Iに与えられる試験用データDTは、クロックパルス端子C
Pに与えられる試験機からの試験用クロック信号TSTCPに
応じて、シフトレジスタ（SFR）23の出力段QF,QE,…,QA
の順に設定される。
第３図は第２図の装置の動作を説明するタイムチャート
である。
である。
同図によって、機能Ｃの機能ブロック21−３を選択して
試験を行う場合について説明する。
試験を行う場合について説明する。
まず、試験用クロック信号TSTCPの４つ目のクロックパ
ルスの立上りエッジで“1"のデータとなり、他のクロッ
クパルスのエッジでは“0"のデータとなるように試験用
データTSTDTをシフトレジスタ（SFR）23のデータ入力端
子DIに与える。６個のクロック信号が入力されると、シ
フトレジスタ（SFR）23の出力は、出力段QCのみが“1"
となり、他の出力段QA,QB,QD〜QFは“0"となっている。
シフトレジスタ（SFR）23への上記のデータの設定中
は、被試験回路の無用の動作を防止するために指令信号
TSTENは“1"となっている。シフトレジスタ（SFR）23に
試験用データTSTDTが設定された後に、指令信号TSTENを
“0"として試験を開始する。ここでは出力段QCのみが
“1"となっているので、機能Ｃの機能ブロック21−３が
選択されて試験される。
ルスの立上りエッジで“1"のデータとなり、他のクロッ
クパルスのエッジでは“0"のデータとなるように試験用
データTSTDTをシフトレジスタ（SFR）23のデータ入力端
子DIに与える。６個のクロック信号が入力されると、シ
フトレジスタ（SFR）23の出力は、出力段QCのみが“1"
となり、他の出力段QA,QB,QD〜QFは“0"となっている。
シフトレジスタ（SFR）23への上記のデータの設定中
は、被試験回路の無用の動作を防止するために指令信号
TSTENは“1"となっている。シフトレジスタ（SFR）23に
試験用データTSTDTが設定された後に、指令信号TSTENを
“0"として試験を開始する。ここでは出力段QCのみが
“1"となっているので、機能Ｃの機能ブロック21−３が
選択されて試験される。
他の、たとえば機能Ｆを選択する場合には、TSTDTをTST
CPの１番目のクロックの立上りエッジにだけデータ“1"
を与え、他に対しては“0"を与えるデータとし、上述と
同様の手順により試験を行う。
CPの１番目のクロックの立上りエッジにだけデータ“1"
を与え、他に対しては“0"を与えるデータとし、上述と
同様の手順により試験を行う。
尚、機能選択スイッチSWA〜SWFの信号極性は通常インバ
ータが挿入されて反転されるが、その場合にも、本発明
の効果は変わらない。
ータが挿入されて反転されるが、その場合にも、本発明
の効果は変わらない。
以上の説明から明らかなように、本発明によれば、選択
する機能ブロックの数によらずわずか３本の試験機−被
試験機インターフェース配線により、機能ブロック毎に
機能選択スイッチを操作して試験を行うのと同様の効果
あるいは機能ブロック毎にインターフェース配線を施し
たのと同等の効果が得られるので、電子回路パッケージ
内の機能ブロックの試験を、電子回路パッケージの挿抜
をせずに自動的に選択切換をして行うことが可能にな
る。また、インターフェース数を削減したことにより試
験機インターフェースの標準化も可能となる。
する機能ブロックの数によらずわずか３本の試験機−被
試験機インターフェース配線により、機能ブロック毎に
機能選択スイッチを操作して試験を行うのと同様の効果
あるいは機能ブロック毎にインターフェース配線を施し
たのと同等の効果が得られるので、電子回路パッケージ
内の機能ブロックの試験を、電子回路パッケージの挿抜
をせずに自動的に選択切換をして行うことが可能にな
る。また、インターフェース数を削減したことにより試
験機インターフェースの標準化も可能となる。
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路図、 第３図は第２図の装置の動作を説明するタイムチャー
ト、 第４図は従来の電子回路パッケージの１例を示す回路
図、 第５図は本発明の前に考えられる試験機−被試験装置イ
ンターフェースを示す図、 第６図は第５図の電子回路パッケージの詳細を示す回路
図である。 第１図において、１は電子回路パッケージ、２−１〜２
−ｎは機能ブロック、３は機能選択スイッチ、４はシフ
トレジスタ、５は試験機である。
ト、 第４図は従来の電子回路パッケージの１例を示す回路
図、 第５図は本発明の前に考えられる試験機−被試験装置イ
ンターフェースを示す図、 第６図は第５図の電子回路パッケージの詳細を示す回路
図である。 第１図において、１は電子回路パッケージ、２−１〜２
−ｎは機能ブロック、３は機能選択スイッチ、４はシフ
トレジスタ、５は試験機である。
Claims (1)
- 【請求項１】同一の入力及び出力を持つ複数の機能ブロ
ック（２−1,2−2,…,2−ｎ）と、 該機能ブロック（２−1,2−2,…,2−ｎ）から使用した
い機能ブロックを選択する機能選択スイッチ（３）と、 該機能ブロック（２−1,2−2,…,2−ｎ）のイネーブル
端子にそれぞれ接続された複数の段を有し、試験機
（５）からクロック信号（CL）と試験用データ（DT）と
をそれぞれ単一の信号線を介して受けて、該試験用デー
タ（DT）の入力タイミングをクロック信号によりカウン
トすることにより、試験を行いたい機能ブロックに接続
された段に該試験用データを保持するシフトレジスタ
（４）とを具備し、 該試験機（５）からの指定により、該シフトレジスタの
出力を該機能ブロックの試験時にのみ活性化して該機能
ブロックの自動試験を行うようにしたことを特徴とする
自動試験機能を有する電子回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62210272A JPH06105286B2 (ja) | 1987-08-26 | 1987-08-26 | 自動試験機能を有する電子回路パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62210272A JPH06105286B2 (ja) | 1987-08-26 | 1987-08-26 | 自動試験機能を有する電子回路パッケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6454380A JPS6454380A (en) | 1989-03-01 |
| JPH06105286B2 true JPH06105286B2 (ja) | 1994-12-21 |
Family
ID=16586645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62210272A Expired - Fee Related JPH06105286B2 (ja) | 1987-08-26 | 1987-08-26 | 自動試験機能を有する電子回路パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105286B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010147122A1 (ja) | 2009-06-15 | 2010-12-23 | 株式会社資生堂 | 細胞凝集塊形成用容器及び細胞凝集塊の形成方法 |
| KR102032827B1 (ko) | 2012-01-31 | 2019-10-16 | 가부시키가이샤 시세이도 | 분리제 및 그 제조방법 |
-
1987
- 1987-08-26 JP JP62210272A patent/JPH06105286B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6454380A (en) | 1989-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166575B1 (en) | System for testing functional electronic circuits | |
| JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
| US7054979B2 (en) | Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports | |
| JPH06105286B2 (ja) | 自動試験機能を有する電子回路パッケ−ジ | |
| US4538923A (en) | Test circuit for watch LSI | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| US20050289421A1 (en) | Semiconductor chip | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JP3159269B2 (ja) | 特定用途向け集積回路 | |
| CA1084630A (en) | Stretch and stall clock | |
| JP3137089B2 (ja) | マイクロコンピュータ | |
| JPH06289106A (ja) | 集積回路装置及び集積回路装置の製造方法 | |
| JP3158884B2 (ja) | 集積回路 | |
| JPS602699B2 (ja) | 情報処理装置 | |
| JPH0452760A (ja) | ベクトル処理装置 | |
| JPH073461B2 (ja) | デジタル論理ブロックのテスト回路 | |
| JPH0782067B2 (ja) | 信号試験回路 | |
| JPS6097433A (ja) | 演算装置 | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 | |
| JPH0511889A (ja) | データ処理装置の初期設定回路 | |
| JPH0511076U (ja) | 例外処理シーケンサ | |
| JPH04326569A (ja) | 半導体集積回路 | |
| JPH07151825A (ja) | 半導体集積回路 | |
| JP2005031037A (ja) | 半導体装置の入出力端子制御回路 | |
| JPH0433119A (ja) | リセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |