JPH06105150A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、スキャナを備えるデジタル複写装置
において、ＣＣＤラインセンサからの出力信号に対し
て、より確実に処理を実行できるようにすることを最も
主要な特徴とする。 【構成】たとえば、ＣＣＤラインセンサ５からのアナロ
グ出力信号の処理のために用意される画像処理用ＬＳＩ
１０の、サンプルホールド回路１０２，１０５での処理
を、使用するＣＣＤラインセンサ５の種類に応じて、選
択素子１１１からの逆相・同相切換信号φｓにより選択
する。これにより、ＣＣＤラインセンサ５に対する、逆
相読み出し方式および同相読み出し方式の双方の処理が
１つの画像処理用ＬＳＩ１０により実行可能な構成とさ
れている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえばＣＣＤライ
ンセンサの出力を受けて正規化した画像データを出力す
る、画像信号処理用の素子として有用な集積回路装置を
備えたデジタル複写装置などの画像形成装置に関する。

【０００２】

【従来の技術】近年、ファクシミリ装置やデジタル複写
装置などに設けられる画像読取装置には、光電変換素子
としてＣＣＤラインセンサが広く用いられている。そし
て、この種のＣＣＤラインセンサには種々の改良が加え
られ、現在では、大型のものも登場している。

【０００３】ところで、上記した画像読取装置では、高
速化、高画質化、およびカラー化などの要求にともなっ
て、ＣＣＤラインセンサの出力の信号処理が重要性を増
してきている。このため、このようなハイレベルな信号
処理を実現するものとして、各種の大規模集積回路装置
（ＬＳＩ）の開発が進められている。

【０００４】たとえば、ＣＣＤラインセンサから出力さ
れるアナログ画像信号に対し、クランプ補正、サンプル
ホールド処理、およびＡ／Ｄ変換処理を施す専用のＬＳ
Ｉがすでに開発されている。

【０００５】また、ＣＣＤラインセンサにおいても、ハ
イビジョン用ＣＣＤの水平転送レジスタの構造などとし
ては、駆動周波数が高く、かつ駆動能力も必要とされる
ことから、２本の水平転送レジスタを有した２線読み出
し方式（２系統出力型）のＣＣＤラインセンサが主流と
なっている。

【０００６】この場合、ＣＣＤラインセンサからの読み
出し方式としては、逆相読み出し方式と同相読み出し方
式の２種が存在する。

【０００７】逆相読み出し方式は、２本の水平転送レジ
スタからの出力としての２チャンネル信号が互いに読み
出される駆動方式である。

【０００８】また、同相読み出し方式は、２本の水平転
送レジスタの転送段数を同一にして、転送開始から出力
まで同位相の状態で読み出す方式である。

【０００９】従来は、同相読み出し方式においては、一
線出力を得る場合、片方のチャンネルの信号をアナログ
遅延線などで遅延させた後、加算しなければならなず、
逆相読み出し方式の場合（逆相読み出し方式において
は、ＣＣＤラインセンサからの出力信号を単に加算して
一線出力を得ることができる）と比較して、外部での処
理が複雑となっていた。

【００１０】このため、ＣＣＤラインセンサとしては、
逆相読み出し方式が主に使用されていた。

【００１１】しかしながら、近年、回路の安定性並びに
解像度の安定性などの観点から、同相読み出し方式の方
が逆相読み出し方式に比べ、有効な駆動方法であるとの
報告がなされている（たとえば、１９９０年、テレビジ
ョン学会年次大会（ＩＴＥＣ´９０）、「ハイビジョン
用２線読み出しＣＣＤの同相読み出し法と逆相読み出し
法の比較」参照）。

【００１２】そこで、ＣＣＤラインセンサからの出力信
号を処理するＬＳＩにおいても、従来は、ＣＣＤライン
センサの出力信号が逆相読み出し方式で抽出された信号
にしか対応できないものが主であったのに対し、同相読
み出し方式で抽出された信号に対しても処理を可能とす
ることが必要となってくる。

【００１３】しかし、現時点においては、同相読み出し
方式にて抽出された信号に対応させるためには、ＣＣＤ
ラインセンサからの信号が２チャンネルとも同位相であ
るため、上述した通り、片方のチャンネルの信号をアナ
ログ遅延線などで遅延させなければならず、外部での処
理を複雑とし、ＬＳＩとしての汎用性に欠けるものであ
った。

【００１４】こうした状況にもかかわらず、同相読み出
し方式または逆相読み出し方式のいずれの方式のＣＣＤ
をも簡単に使用することが可能な、ファクシミリ装置や
デジタル複写装置の開発が望まれていた。

【００１５】

【発明が解決しようとする課題】上記したように、従来
においては、逆相読み出し方式にて抽出された光電変換
素子（ＣＣＤラインセンサ）の出力信号にしか対応でき
ないものが一般的であり、同相読み出し方式にて抽出さ
れた出力信号に対応させようとすると、外部での処理が
複雑となり、ＬＳＩとしての汎用性に欠けているため、
同／逆相読み出し方式の集積回路装置を簡単に使用でき
る画像形成装置を今だ開発できないという欠点があっ
た。

【００１６】そこで、この発明は、同相読み出し方式ま
たは逆相読み出し方式の集積回路装置を簡単に使用で
き、機能的にも優れた画像形成装置を提供することを目
的としている。

【００１７】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の画像形成装置にあっては、同位相駆動
方式または逆位相駆動方式を行い得る多出力型光電変換
素子と、この光電変換素子の無効画素部の直流電位を基
準信号レベルとして検出する検出手段、この検出手段で
検出された前記基準信号で、前記光電変換素子の有効画
素部からの出力信号をクランプするクランプ手段、この
クランプ手段からの出力信号のゲインを可変する可変ゲ
インアンプ調整手段、この可変ゲインアンプ調整手段か
らの出力信号をデジタル変換する変換手段、この変換手
段からのデジタル出力信号にもとづいて、前記可変ゲイ
ンアンプ調整手段の制御を行う外部制御回路との通信手
段、および同位相駆動方式または逆位相駆動方式に応じ
た所定のタイミングパルス信号を生成する外部タイミン
グ発生回路からの入力手段を、１チップの回路素子とし
て構成してなり、かつ前記同位相駆動方式または逆位相
駆動方式を行い得る多出力型光電変換素子により、同位
相駆動方式または逆位相駆動方式で読み取られた信号の
双方に対して各処理を施す集積回路装置と、この集積回
路装置からの出力信号に応じて潜像を形成する潜像形成
手段と、この潜像形成手段で形成された潜像を顕像化す
る現像手段と、この現像手段で顕像化された現像剤像を
被画像形成媒体上に形成する画像形成手段とから構成さ
れている。

【００１８】また、この発明の画像形成装置にあって
は、同相読み出し方式または逆相読み出し方式を行い得
る光電変換素子と、この光電変換素子からの読取信号を
処理する処理手段、前記光電変換素子から同相読み出し
方式または逆相読み出し方式のいずれにより、読取信号
の読み取りが行われるかに応じて生成される選択信号を
発生する選択手段、この選択手段からの選択信号に応じ
て所定のタイミングパルス信号を前記処理手段に送るこ
とにより、前記光電変換素子からの同相読み出し方式ま
たは逆相読み出し方式で読み取られた読取信号の双方に
対して、前記処理手段での処理を実行させる制御手段を
備え、かつ前記処理手段、選択手段、および制御手段を
１チップの回路素子として構成してなる集積回路装置
と、この集積回路装置からの、前記処理手段での処理の
施された読取信号に応じて潜像を形成する潜像形成手段
と、この潜像形成手段で形成された潜像を顕像化する現
像手段と、この現像手段で顕像化された現像剤像を被画
像形成媒体上に形成する画像形成手段とから構成されて
いる。

【００１９】さらに、この発明の画像形成装置にあって
は、同相読み出し方式または逆相読み出し方式を行い得
る光電変換素子と、この光電変換素子からの読取信号に
対して基準信号レベルを生成する生成手段、この生成手
段から出力された信号をサンプルホールドするサンプル
ホールド手段、このサンプルホールド手段にてサンプル
ホールドされた信号のゲインを調整する調整手段、この
調整手段にて調整された信号を増幅する増幅手段、この
増幅手段にて増幅された信号をアナログ／デジタル変換
する変換手段、前記光電変換素子から同相読み出し方式
または逆相読み出し方式のいずれにより、読取信号の読
み取りが行われるかに応じて生成される選択信号を発生
する選択手段、この選択手段からの選択信号に応じて、
所定のタイミングパルス信号を前記サンプルホールド手
段に送る出力手段とを備え、かつ前記光電変換素子から
同相読み出し方式または逆相読み出し方式で読み取られ
た読取信号の双方に対して、前記サンプルホールド手段
でのサンプルホールド処理、並びに前記調整手段、増幅
手段および変換手段での各処理を実行可能とする集積回
路装置と、この集積回路装置で各処理の施された読取信
号に応じて潜像を形成する潜像形成手段と、この潜像形
成手段で形成された潜像を顕像化する現像手段と、この
現像手段で顕像化された現像剤像を被画像形成媒体上に
形成する画像形成手段とから構成されている。

【００２０】

【作用】この発明は、上記した手段により、光電変換素
子における読み出し方式が逆相読み出し方式または同相
読み出し方式のどちらの場合でも、簡単な構成にて対応
できるため、集積回路装置としての汎用性を高めること
が可能となるものである。

【００２１】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。

【００２２】図１は、本発明にかかるデジタル複写装置
の構成を示すものである。

【００２３】すなわち、このデジタル複写装置は、たと
えば画像読取装置としてのスキャナ４１、および画像形
成装置としてのプリンタ４３からなっている。

【００２４】上記スキャナ４１は、図示矢印Ｂ方向に移
動可能な第１キャリッジ２２１と第２キャリッジ２２
２、結像レンズ２２７、光電変換素子としてのＣＣＤラ
インセンサ５、およびこれらの電気的／機械的な制御を
行う制御ボード２２９などから構成されている。

【００２５】図１において、原稿ＯＧは原稿台ガラス２
２０上に下向きに置かれ、その原稿ＯＧの載置基準は原
稿台ガラス２２０の短手方向の正面右側がセンタ基準に
なっている。その原稿ＯＧは、開閉自在に設けられた原
稿固定カバー２１２によって原稿台ガラス２２０上に押
え付けられる。

【００２６】原稿ＯＧは蛍光灯ランプ（光源）２２３に
より照明され、その反射光はミラー２２４，２２５，２
２６、および結像レンズ２２７を介して、列状に配置さ
れた複数の受光素子を有したＣＣＤラインセンサ５の面
上に集光されるように構成されている。

【００２７】また、上記した原稿台ガラス２２０の近傍
には、白基準板２１５が設けられている。

【００２８】ここで、上記ミラー２２４と、蛍光灯ラン
プ２２３と、その光量を検知する図示しない光量センサ
（光量検知回路）と、蛍光灯ランプ２２３の温度を一定
に保つ保温ヒータとを具備した第１キャリッジ２２１、
およびミラー２２５，２２６を具備した第２キャリッジ
２２２は、光路長を一定とするよう、２：１の相対速度
で移動するようになっている。

【００２９】第１キャリッジ２２１と第２キャリッジ２
２２は、ステッピングモータとしてのパルスモータ（図
示せず）によって読み取りタイミング信号に同期して右
から左へ移動され、副走査する。

【００３０】副走査の速度は、読み取り倍率によって２
相パルスモータの励磁方法を１／２相励磁、マイクロス
テップ駆動により切り換わるように構成されている。特
に、低速域においては、駆動系の固有振動を相殺する電
流波形がパルスモータに入力されるように、パルスモー
タドライバ（図示せず）が構成されている。

【００３１】以上のようにして、原稿台ガラス２２０上
に載置された原稿ＯＧの画像は１ラインごとに順に読み
取られ、上記制御ボード２２９より画像の濃淡を示す８
ビットのデジタル画像データとして出力される。

【００３２】プリンタ４３は、レーザ光学系２４０と、
転写紙（被画像形成媒体）Ｐ上に画像形成が可能な電子
写真方式を組み合せた画像形成部２３９と、これらの駆
動を制御する制御ボード２４３から構成されている。

【００３３】すなわち、原稿ＯＧより上記スキャナ４１
によって読み取られた画像データは、上記制御ボード２
４３上の画像処理回路（図示せず）で同期がとられ、半
導体レーザ発振器２４１からのレーザ光に変換される。

【００３４】出力されたレーザ光は、たとえばシリンド
リカルレンズなどからなるビーム整形光学系によって整
形され、空気軸受を利用した高速回転モータにより回転
駆動させられる多面体回転鏡２４２によって偏向され
る。

【００３５】偏向されたレーザ光はｆθレンズ（図示せ
ず）を通して、ミラー２４４によって反射される。そし
て、感光体ドラム２４６上の露光位置２４６Ａの地点
に、必要な解像度を持つスポットとして結像され、走査
露光される。これによって、感光体ドラム２４６上に画
像データに応じた潜像が形成される。

【００３６】なお、この偏向されたレーザ光は、フォト
ダイオードからなるビームディテクタ（図示せず）で検
知されることにより、同期がとられるようになってい
る。

【００３７】上記感光体ドラム２４６の周囲には、その
ドラム面を帯電する帯電チャージャ２４７、現像器２４
８、転写チャージャ２４９、剥離チャージャ２５０、お
よびクリーナ２５１などが配設されている。

【００３８】この感光体ドラム２４６は、そのドラム面
が、駆動モータ（図示せず）によりＶ０の外周速度で回
転駆動され、グリッド電極を有する感光体ドラム面に対
向して設けられている帯電チャージャ２４７により帯電
される。

【００３９】この帯電された感光体ドラム２４６上の露
光位置２４６Ａの地点にレーザ光がスポット結像され、
これにより潜像が形成された感光体ドラム２４６は、現
像位置までＶ０の速度で回転される。そして、この位置
で、感光体ドラム２４６上の潜像は、現像器２４８から
のトナーにより現像される。

【００４０】トナー像の形成された感光体ドラム２４６
は、引き続きＶ０で回転される。そして、感光体ドラム
２４６のトナー像は、転写位置の地点で、給紙系により
タイミングをとって供給される転写紙Ｐ上に、転写チャ
ージャ２４９によって転写される。

【００４１】ここで、上記した給紙系は、たとえばカセ
ット２５２から転写紙Ｐを選択的に給紙できる手段によ
り構成されている。

【００４２】すなわち、上記のカセット２５２内の転写
紙Ｐは、選択的に、たとえば給紙ローラ２５３および分
離ローラ２５４により１枚ずつ分離されて給送される。
そして、レジストローラ２５５まで送られ、所定のタイ
ミングで転写部（転写位置）へ給送される。

【００４３】また、上記転写チャージャ２４９の下流側
には、用紙搬送機構２５６、定着器２５７、画像形成済
の転写紙Ｐを機外に排出する排紙ローラ２５８、および
排紙トレイ２５９が配設されている。

【００４４】これにより、定着器２５７によりトナー像
の定着された転写紙Ｐは、排紙ローラ２５８を経て、排
紙トレイ２５９に排紙される。

【００４５】また、転写紙Ｐへの転写が終了した感光体
ドラム２４６は、クリーナ２５１によって残留トナーな
どが除去されることにより、初期状態に復帰、つまり次
の画像形成に待機される。

【００４６】次に、上記のデジタル複写装置の動作につ
いて説明する。

【００４７】たとえば今、原稿台ガラス２２０上に原稿
ＯＧがセットされ、オペレータによって動作開始の指示
が与えられたとする。すると、まず、上記制御ボード２
２９からの指示により図示していないステッピングモー
タなどが動作され、上記スキャナ４１による原稿画像の
読み取りが行われる。

【００４８】すなわち、第１キャリッジ２２１と第２キ
ャリッジ２２２とが所定の速度にて原稿ＯＧの下面を図
示矢印Ｂ方向に移動され、その副走査時に、原稿ＯＧが
蛍光灯ランプ２２３により照明される。

【００４９】そして、原稿ＯＧからの反射光が、ミラー
２２４，２２５，２２６および結像レンズ２２７を介し
てＣＣＤラインセンサ５上に結像されることで、１ライ
ンごとに光の明暗に応じたアナログ電気信号（イメージ
信号）が出力される。

【００５０】この電気信号は制御ボード２２９に供給さ
れ、ここで所定の処理、たとえばアナログ画像処理、デ
ジタル画像処理、シェーディング補正処理、および各種
の画像処理などが施される（詳細については後述する）
ことにより、画像の濃淡を示す８ビットのデジタル画像
データとして発生される。

【００５１】こうして、上記スキャナ４１によって原稿
ＯＧより画像データが読み取られると、上記制御ボード
２４３からの指示により上記プリンタ４３による画像形
成が行われる。

【００５２】すなわち、上記画像データにもとづいて、
上記半導体レーザ発振器２４１からレーザ光が発生され
る。そして、そのレーザ光は、多面体回転鏡２４２によ
って偏向され、さらにミラー２４４によって反射され
て、感光体ドラム２４６上に結像される。

【００５３】このレーザ光により、図示矢印方向に回転
され、さらに帯電チャージャ２４７によって一様に帯電
されているドラム表面が走査露光されることにより、感
光体ドラム２４６上に画像データに応じた潜像が形成さ
れる。

【００５４】感光体ドラム２４６上に形成された潜像
は、現像器２４８からのトナーによって現像され、転写
位置へ送られる。

【００５５】そして、この転写位置へのトナー像の送り
にタイミングを合わせて上記カセット２５２から転写紙
Ｐが給紙されることにより、転写チャージャ２４９の作
用によって感光体ドラム２４６上のトナー像が転写紙Ｐ
上に転写される。

【００５６】この後、転写紙Ｐは、剥離チャージャ２５
０の作用によって感光体ドラム２４６より剥離され、用
紙搬送機構２５６により搬送されて定着器２５７に送ら
れ、ここでトナー像の定着が行われる。

【００５７】そして、この定着器２５７を通過した転写
紙Ｐは、排紙ローラ２５８によって排紙トレイ２５９上
に排紙され、これにより一連の画像形成にかかる動作は
終了される。

【００５８】このようなプロセスを繰り返すことによ
り、スキャナ４１からなる画像読取装置とプリンタ４３
からなる画像形成装置とを復合してなるデジタル複写装
置の画像形成動作は行われる。

【００５９】図２は、ＣＣＤラインセンサ（光電変換素
子）５の構成例を示すものである。

【００６０】すなわち、このＣＣＤラインセンサ５は、
中央にフォトダイオードアレイ５₁を有しており、その
両側にそれぞれ蓄積電極５₂ ａ，５₂ ｂ、シフトゲート
５₃ａ，５₃ ｂ、およびＣＣＤアナログシフトレジスタ
５₄ ａ，５₄ ｂなどが設けられた構成となっている。

【００６１】上記フォトダイオードアレイ５₁ は、中央
部の素子（フォトダイオード）Ｓ１〜Ｓ２５９２が画像
信号用として用いられ、その前後の素子Ｄ１３〜Ｄ６
４，Ｄ６５〜Ｄ９２がダミー用となっている。

【００６２】画像信号用の素子Ｓ１〜Ｓ２５９２の全長
は主走査幅に一致するよう、前記結像レンズ２２７など
の光学系の倍率により定められている。

【００６３】ダミー用の素子Ｄ１３〜Ｄ６４のうち、素
子Ｄ１３〜Ｄ２９のフォトダイオード受光面にはアルミ
蒸着膜を付けて光を遮断してなり、センサ出力の基準電
圧を作成するためのリファレンスビット（黒基準画素）
となっている。

【００６４】その他、必要な入出力部、電源などの部分
と配線などを設けることにより、このＣＣＤラインセン
サ５は構成されるものである。

【００６５】図３は、ＣＣＤラインセンサ５の各部にお
ける信号波形を示すものである。

【００６６】すなわち、シフトゲート５₃ ａ，５₃ ｂに
は、同図（ａ）に示すゲート信号５ａ（この１周期が主
走査周期で、τ_INT が光信号蓄積時間）が加えられる。

【００６７】ＣＣＤアナログシフトレジスタ５₄ ａ，５
₄ ｂには、同図（ｂ）および同図（ｃ）に示すように、
これを駆動するためのクロック信号５ｂ，５ｃがそれぞ
れ加えられる。

【００６８】また、同図（ｄ）に示すリセット信号５ｄ
は、出力ゲートに加えられることによって出力段のフロ
ーティングキャパシタの電圧を初期化し、上記シフトレ
ジスタ５₄ ａ，５₄ ｂにより転送された画素データにセ
ンサ出力が正しく対応するようにするためのものであ
る。

【００６９】上記したＣＣＤアナログシフトレジスタ５
₄ ａ，５₄ ｂのクロック信号５ｂ，５ｃおよびリセット
信号５ｄの各パルスは、図２に示したフォトダイオード
アレイ５₁ の各素子に対応して時系列的に割り当てられ
ている。

【００７０】さらに、同図（ｅ）に示すセンサ出力５ｅ
は出力端より取り出されるもので、ダミー出力のリファ
レンスビット期間における出力電圧（暗時出力電圧）Ｖ
ｙがセンサの暗時の基準電圧となり、各画素データ（有
効出力電圧）は電圧ＶｙよりΔＶｘだけ光電変換素子に
入射する光量に応じて出力される。

【００７１】ここで、図４を参照して、ＣＣＤラインセ
ンサの出力型について説明する。

【００７２】同図（ａ）には、シングル出力型でのフォ
トダイオード５−１で発生した電荷がＣＣＤアナログシ
フトレジスタ５−４を介してのみ出力される。

【００７３】また、同図（ｂ）は、デュアル型でのフォ
トダイオード５−１で発生した電荷が２系統のＣＣＤア
ナログレジスタ５−４ａ，５−４ｂを介して出力され
る。

【００７４】そして、このようなデュアル型のＣＣＤラ
インセンサの場合、図５に示す逆相読み出しする方式
と、図６に示す同相読み出しする方式とがある。

【００７５】図５の逆相読み出し方式においては、この
タイミングチャートに示すように、２系統の出力を互い
に逆相で読み出すため、リセットパルス（φＲＳ１，φ
ＲＳ２）の位相が互いに逆相の関係になっている。

【００７６】一方、図６の同相読み出し方式において
は、このタイミングチャートに示すように、２系統の出
力を同相にて読み出すため、転送クロックパルスφ、リ
セットパルスφＲＳとも同相でＣＣＤアナログレジスタ
ヘ印加される。

【００７７】このように、逆相読み出し方式と同相読み
出し方式との相違点は、一方の信号期間に他方のリセッ
トパルスφＲＳの位相が存在するかどうかである。そし
て、この影響は、２系統間の干渉が無視できない場合に
は、図５に示すように、出力波形にノイズとして現れ
る。

【００７８】これに対して、同相読み出し方式は、リセ
ットパルスφＲＳが同相のため、リセットパルスφＲＳ
により出力波形にノイズは現れないが、クロックパルス
φによる影響が図６に示すように現れる。

【００７９】このため、図７に示すように、クロックφ
のデューティ（ｄ）＝ｔ２／ｔ１を０．５以下にして駆
動し、ＣＣＤラインセンサ５からの出力信号にノイズが
のる位相をずらすことにより、ノイズの影響をなくす駆
動方式も有効となっている。

【００８０】図７は、上記スキャナ４１に配設された制
御ボード２２９の構成を示すものである。

【００８１】すなわち、この制御ボード２２９には、ア
ナログ信号処理回路（画像処理用ＬＳＩ）１０と画像読
取制御部２０とが設けられている。

【００８２】画像読取制御部２０は、スキャナ４１の全
体的な制御を司るＣＰＵ２１、シェーディング補正回路
２２、各種画像処理回路２３、インターフェース回路２
４、ＲＯＭ２５、ワーキングＲＡＭ（ＷＯＲＫＩＮＧ・
ＲＡＭ）２６、入出力回路（Ｉ／Ｏ）２７，２８，２
９、および画像信号制御回路３０などが、アドレス・バ
ス３１およびデータ・バス３２を介して接続された構成
となっている。

【００８３】シェーディング補正回路２２は、ＲＡＭで
構成される黒シェーディングメモリと白シェーディング
メモリとを有し、これらに格納される黒シェーディング
データおよび白シェーディングデータにより、アナログ
信号処理回路１０からのデジタル画像データに含まれる
ＣＣＤラインセンサ５のビット間のばらつきの高周波歪
や光学系の低周波歪などのシェーディング歪を補正する
ものである。

【００８４】各種画像処理回路２３は、上記シェーディ
ング補正回路２２でシェーディング歪の補正されたデジ
タル画像データにγ補正やエッジ強調などの画像処理を
施すものである。

【００８５】インターフェース回路２４は、上記各種画
像処理回路２３から出力される画像データを、ホストコ
ンピュータやプリンタ４３などの外部周辺機器１に出力
するものである。また、このインターフェース回路２４
は、外部周辺機器１からの動作制御コマンドを受信し、
スキャナ４１の状態をステータスとして返送するように
なっている。

【００８６】ＲＯＭ２５は、スキャナ４１を動作させる
ための制御プログラムおよびデータテーブルなどを記憶
するものである。

【００８７】ワーキングＲＡＭ２６は、一時保存用の制
御データや演算データなどを格納するためのものであ
る。

【００８８】Ｉ／Ｏ２７は、上記ＣＰＵ２１とアナログ
信号処理回路１０との間で、制御信号およびデータ信号
などの情報の交換を行うものである。

【００８９】Ｉ／Ｏ２８は、上記ＣＰＵ２１とキャリッ
ジモータとしてのパルスモータ２およびエンコーダ３と
の間で、第１，第２キャリッジ２２１，２２２の駆動制
御を行うためのモータ制御回路として機能するものであ
る。

【００９０】Ｉ／Ｏ２９は、上記ＣＰＵ２１と蛍光灯ラ
ンプとしての光源２２３および光量検知回路４との間
で、蛍光灯ランプ２２３の点灯，消灯，光量などの制御
を行うためのランプ制御回路として機能するものであ
る。

【００９１】次に、上記した画像読取制御部２０の動作
について説明する。

【００９２】たとえば、外部周辺機器１からの用紙サイ
ズ設定コマンド、倍率設定コマンド、移動設定コマンド
などの各種の設定コマンドは、上記インターフェース回
路２４により受信され、そして、ＣＰＵ２１により解読
される。

【００９３】すると、ＣＰＵ２１によってスキャナ４１
の機能が再設定され、その状態がステータスとして上記
インターフェース回路２４を介して外部周辺機器１に返
される。

【００９４】これにより、外部周辺機器１では、前記ス
テータスを受信することで、スキャナ４１の状態を検出
することができる。

【００９５】そして、外部周辺機器１からの原稿読取開
始コマンドを、上記インターフェース回路２４を介して
上記ＣＰＵ２１が受信することにより、スキャナ４１に
よる原稿ＯＧの読み取りが開始される。

【００９６】まず、ＣＰＵ２１により上記Ｉ／Ｏ２７を
介して上記アナログ信号処理回路１０に指示が与えら
れ、その内部が所定の状態に設定される（詳細について
は後述する）。

【００９７】ついで、ＣＰＵ２１により上記Ｉ／Ｏ２８
に対して指示が与えられ、モータ２およびエンコーダ３
によって上記第１，第２キャリッジ２２１，２２２の駆
動が制御される。

【００９８】この場合、ミラー２２４が白基準板２１５
の下に位置するように、第１キャリッジ２２１が移動さ
れる。

【００９９】そして、ＣＰＵ２１により上記Ｉ／Ｏ２９
に対して指示が与えられ、蛍光灯ランプ２２３を消灯さ
せた状態で、白基準板２１５の表面イメージをＣＣＤラ
インセンサ５に結像させ、その読み取りが行われる。

【０１００】このＣＣＤラインセンサ５で読み取られ
た、そのイメージデータは、黒シェーディングデータと
して上記シェーディング補正回路２２内の黒シェーディ
ングメモリに格納される。

【０１０１】この黒シェーディングデータは、上記ＣＣ
Ｄラインセンサ５がもつ固有の暗レベルノイズを除去す
るための補正データとして使用される。

【０１０２】黒シェーディングデータの読み取りが終わ
ると、ＣＰＵ２１により上記Ｉ／Ｏ２８およびＩ／Ｏ２
９に対して指示が与えられる。

【０１０３】すなわち、モータ２およびエンコーダ３に
よって上記第１キャリッジ２２１が白基準板２１５の下
を移動されながら、蛍光灯ランプ２２３が点灯されるこ
とにより、白基準板２１５の表面イメージをＣＣＤライ
ンセンサ５に結像させ、その読み取りが行われる。

【０１０４】このＣＣＤラインセンサ５で読み取られ
た、そのイメージデータは、白シェーディングデータと
して上記シェーディング補正回路２２内の白シェーディ
ングメモリに格納される。

【０１０５】この白シェーディングデータは、上記ＣＣ
Ｄラインセンサ５の固有の明レベルノイズ（高周波ノイ
ズ）および蛍光灯ランプ２２３や結像レンズ２２７など
の光学系による低周波歪を除去するための補正データと
して用いられる。

【０１０６】なお、何らかの要因で、第１キャリッジ２
２１を所定時間内に白基準板２１５の下に移動できなか
った場合には、ＣＰＵ２１はエラー動作に移り、キャリ
ッジ動作エラーに対応するコード信号をステータスとし
て上記インターフェース回路２４より外部周辺機器１に
送信するようになっている。

【０１０７】一方、白シェーディングデータの読み取り
が終わると、蛍光灯ランプ２２３が点灯されたままの状
態で、第１キャリッジ２２１が原稿台ガラス２２０の下
まで移動され、停止される。

【０１０８】これにより、スキャナ４１は、外部周辺機
器１からのＶＳＹＮＣコマンド待ちの状態となる。

【０１０９】この状態で、ＣＰＵ２１が、上記外部周辺
機器１からのＶＳＹＮＣコマンドを上記インターフェー
ス回路２４を介して受信すると、原稿ＯＧの読み取り走
査が開始される。

【０１１０】すなわち、ＣＰＵ２１により上記Ｉ／Ｏ２
８に対して指示が与えられ、モータ２およびエンコーダ
３によって上記第１，第２キャリッジ２２１，２２２の
駆動が制御される。

【０１１１】この場合、すでに設定されている倍率に応
じた回転数に達すると、第１，第２キャリッジ２２１，
２２２は定速動作に切り換えられ、所定の速度で原稿台
ガラス２２０の下を移動される。

【０１１２】第１，第２キャリッジ２２１，２２２が定
速で原稿ＯＧを走査する間、ＣＣＤラインセンサ５は、
上記画像信号制御回路３０からの水平同期信号（ＣＣＤ
ラインセンサを駆動させるための光蓄積時間）によって
制御され、結像された光信号をアナログ画像信号に変換
して上記アナログ信号処理回路１０に送るようになって
いる。

【０１１３】上記アナログ画像信号は、上記アナログ信
号処理回路１０によりゲイン増幅やＡ／Ｄ変換などの処
理が施された後、デジタル画像データとして上記シェー
ディング補正回路２２に送られる。

【０１１４】そして、このシェーディング補正回路２２
にて、前記黒シェーディングデータおよび白シェーディ
ングデータによるシェーディング歪の補正が行われる。

【０１１５】シェーディング歪の補正されたデジタル画
像データは、上記各種画像処理回路２３にてすでに設定
されているγ補正やエッジ強調などの画像処理が行わ
れ、原画像の再現性が確保される。

【０１１６】すなわち、ＣＣＤラインセンサ５で読み取
った画像データを外部周辺機器１で再現する、つまりプ
リンタ４３で画像形成する際に、原画像に近い再生画の
出力が可能とされる。

【０１１７】こうした処理の施された画像データは、上
記インターフェース回路２４を介して上記外部周辺機器
１に出力され、たとえばプリンタ４３による前述した画
像形成動作に供される。

【０１１８】原稿ＯＧの読み取り領域について、ＣＣＤ
ラインセンサ５の長手方向に対する主走査方向の動作
と、キャリッジ２２１，２２２の移動方向に対する副走
査方向の動作とを同時に実行することで、原稿ＯＧ上の
画像情報を連続的に読み取ることができる。

【０１１９】さて、原稿ＯＧの読み取りが終了すると、
ＣＰＵ２１により上記Ｉ／Ｏ２８に対して指示が与えら
れ、モータ２およびエンコーダ３によって上記第１，第
２キャリッジ２２１，２２２の駆動が制御される。

【０１２０】この場合、上記第１，第２キャリッジ２２
１，２２２が読み取りとは逆の方向に高速度で移動さ
れ、初期位置に復帰される。

【０１２１】そして、初期位置への復帰により、ＣＰＵ
２１により上記Ｉ／Ｏ２８に対して停止の指示が与えら
れ、上記第１，第２キャリッジ２２１，２２２の駆動が
停止される。

【０１２２】すなわち、ＣＰＵ２１が、上記外部周辺機
器１からの読み取り終了コマンドを上記インターフェー
ス回路２４を介して受信すると、上記第１キャリッジ２
２１が白基準板２１５の近辺で停止される。

【０１２３】また、ＣＰＵ２１により上記Ｉ／Ｏ２９に
対して指示が与えられ、上記蛍光灯ランプ２２３が消灯
される。

【０１２４】そして、外部周辺機器１からの次のコマン
ド受信状態とされることにより、スキャナ４１はレディ
（新たな指示待ち）の状態となる。

【０１２５】なお、連続した読み取り動作に移る場合に
は、上記第１，第２キャリッジ２２１，２２２が初期位
置に復帰された状態で、引き続き外部周辺機器１からの
ＶＳＹＮＣコマンド待ちの状態となり、ＣＰＵ２１がＶ
ＳＹＮＣコマンドを再受信することによって、上述した
動作が繰り返される。

【０１２６】図９は、光電変換素子のアナログ出力をデ
ジタル値に変換して出力する、集積回路装置としてのア
ナログ信号処理回路（画像処理用ＬＳＩ）１０の構成を
示すものである。

【０１２７】ここでは、２系統の出力を有するＣＣＤラ
インセンサ５を適用する場合について説明する。

【０１２８】このアナログ信号処理回路１０は、ＣＣＤ
ラインセンサ５からの２系統の出力のうちの一方の出力
を処理するクランプ回路１０１、サンプルホールド回路
１０２、ゲインコントロール回路１０３、およびＣＣＤ
ラインセンサ５からの出力の、他方の出力を処理するク
ランプ回路１０４、サンプルホールド回路１０５、ゲイ
ンコントロール回路１０６、これらゲインコントロール
回路１０３，１０６からの２系統の出力を１系統の出力
に合成するためのスイッチ回路１０７、このスイッチ回
路１０７で合成された出力を増幅するバッファからなる
増幅回路１０８、この増幅回路１０８のアナログ出力を
デジタル値に変換するＡＤＣ１０９などにより構成され
ている。

【０１２９】クランプ回路１０１，１０４は、上記セン
サ出力５ｅからリファレンスビット期間における電圧Ｖ
ｙをある基準レベルに設定するためのものであり、それ
ぞれの動作は、タイミング信号１０１ａ，１０４ａによ
って制御されるようになっている。

【０１３０】サンプルホールド回路１０２，１０５は、
上記クランプ回路１０１，１０４からの出力をサンプル
ホールドするものであり、その動作は、タイミング信号
１０２ａ，１０５ａによって制御されるようになってい
る。

【０１３１】ゲインコントロール回路１０３，１０６
は、各サンプルホールド回路１０２，１０５からの出力
のゲインをそれぞれ調整するものであり、その減衰量は
上記ＣＰＵ２１などの外部制御回路からの制御信号１０
３ａ，１０３ｂ、１０６ａ，１０６ｂによって制御され
るようになっている。

【０１３２】すなわち、増幅回路１０８の増幅率は一定
値であることから、アナログ信号処理回路１０に入力さ
れるアナログ画像信号（センサ出力５ｅ）の値が大きす
ぎると、増幅した際にＡＤＣ１０９のリファレンス電圧
をこえる可能性があり、このような場合には動作不良を
生じる。

【０１３３】これを防ぐために、ゲインコントロール回
路１０３，１０６によって、アナログ画像信号のゲイン
の調整が行われる。

【０１３４】スイッチ回路１０７は、入力が２系統の場
合にはそれらを合成するように働き、１系統の場合には
選択回路として機能するようになっている。

【０１３５】図１０は、上記ゲインコントロール回路１
０３，１０６における制御信号と減衰量との関係を示す
ものである。

【０１３６】ここで、制御信号１０３ａ，１０６ａには
イネーブル信号として１ビットが、制御信号１０３ｂ，
１０６ｂには２ビット分の信号Ｓｇ１，Ｓｇ０が割り当
てられている。

【０１３７】この実施例の場合、イネーブル信号が
「１」の場合、信号Ｓｇ１，Ｓｇ０の状態に無関係に減
衰量は「０」となる。

【０１３８】また、イネーブル信号および信号Ｓｇ１，
Ｓｇ０がともに「０」の場合も減衰量は「０」となる。

【０１３９】さらに、イネーブル信号が「０」の状態に
おいて、信号Ｓｇ１，Ｓｇ０が「０，１」の場合には減
衰量は「２」となり、信号Ｓｇ１，Ｓｇ０が「１，０」
の場合には「４」、「１，１」の場合には「６」とな
る。

【０１４０】なお、信号Ｓｇｎ（ｎ＝０，１）の本数を
追加することにより、より精密な制御または大きな減衰
（増幅）量を取り扱うことができる。

【０１４１】また、上記アナログ信号処理回路１０にお
いては、ＳＨ選択回路１１０が設けられている。

【０１４２】このＳＨ選択回路１１０は、ＣＣＤライン
センサ５からの読み出し方式が、逆相読み出し方式また
は同相読み出し方式かに対応して選択素子１１１により
生成される逆相・同相切換信号（選択信号）φｓが入力
されるようになっている。

【０１４３】そして、この切換信号φｓにもとづいて、
上記サンプルホールド回路１０２，１０５に対して所定
のタイミングのサンプリングパルス信号１０２ａ，１０
５ａを印加することで、このサンプルホールド回路１０
２，１０５でのサンプルホールド処理を逆相および同相
読み出し方式のどちらの方式においても実行可能となっ
ている。

【０１４４】すなわち、上記アナログ信号処理回路１０
においては、ＣＣＤラインセンサ５からの読み出し方式
が逆相読み出し方式の場合、図１１のタイミングチャー
トに示す通り、ＣＣＤラインセンサ５からの出力信号Ｏ
Ｓ１に対しては、ＳＨ選択回路１１０から選択信号１０
２ａとしてのサンプリングパルス信号φｓｈ１がサンプ
ルホールド回路１０２に送られることにより、このサン
プルホールド回路１０２によりサンプルホールドされた
出力（Ｓ／Ｈ１出力）が得られる。

【０１４５】そして、このサンプルホールド出力Ｓ／Ｈ
１が、上記ゲインコントロール回路１０３に送られる。

【０１４６】一方、ＣＣＤラインセンサ５からの出力信
号ＯＳ２に対しては、ＳＨ選択回路１１０から選択信号
１０５ａとしてのサンプリングパルス信号φｓｈ２がサ
ンプルホールド回路１０５に送られることにより、この
サンプルホールド回路１０５によりサンプリングホール
ドされた出力（Ｓ／Ｈ２出力）が得られる。

【０１４７】そして、このサンプルホールド出力Ｓ／Ｈ
２が、上記ゲインコントロール回路１０６に送られる。

【０１４８】また、ＣＣＤラインセンサ５からの読み出
し方式が同相読み出し方式の場合には、図１２のタイミ
ングチャートに示す通り、ＣＣＤラインセンサ５からの
出力信号ＯＳ１，ＯＳ２に対して、ＳＨ選択回路１１０
から選択信号１０２ａ，１０５ａとしての同タイミング
のサンプリングパルス信号φｓｈ３がサンプルホールド
回路１０２，１０５の各々に送られる。

【０１４９】これにより、このサンプルホールド回路１
０２，１０５によってサンプリングされ、ホールドされ
た同位相の出力（Ｓ／Ｈ１，Ｓ／Ｈ２出力）が得られ
る。そして、このサンプルホールド出力Ｓ／Ｈ１，Ｓ／
Ｈ２の各々が、ゲインコントロール回路１０３，１０６
に送られる。

【０１５０】図１３は、上記した画像信号制御回路３０
の概略構成を示すものである。

【０１５１】すなわち、この画像信号制御回路３０は、
バッファ３０ａ，３０ｂ，３０ｃ、各種タイミング発生
回路３０ｄ、およびデコーダ回路３０ｅによって構成さ
れている。

【０１５２】バッファ３０ａは、上記アナログ信号処理
回路１０内のＡＤＣ１０９からの出力信号を、上記画像
読取制御部２０内のシェーディング補正回路２２、およ
び上記クランプ回路１０１，１０４の微調整を行う直流
信号成分演算・除去回路（図示せず）に出力するための
ものである。

【０１５３】バッファ３０ｂは、上記アナログ信号処理
回路１０内のＡＤＣ１０９からの出力信号を、図示せぬ
ピーク検出回路を介して、上記画像読取制御部２０内の
ＣＰＵ２１などの外部制御回路に出力するためのもので
ある。

【０１５４】バッファ３０ｃは、上記ＣＰＵ２１などの
外部制御回路からのモードおよびゲイン設定のための制
御信号などを、上記アナログ信号処理回路１０内に導く
ためのものである。

【０１５５】この導かれる信号としては、たとえば上記
逆相・同相切換信号φｓ、上記ゲインコントロール回路
１０３，１０６の制御信号１０３ａ，１０３ｂ，１０６
ａ，１０６ｂなどがある。

【０１５６】各種タイミング発生回路３０ｄは、上記Ｃ
ＣＤラインセンサ５を駆動するための水平同期信号やφ
ＳＨ、アナログ信号処理回路１０の動作を制御するため
のタイミング信号（たとえば、上記サンプリングパルス
信号φｓｈ１，φｓｈ２，φｓｈ３）などを発生するも
のである。

【０１５７】デコーダ回路３０ｅは、上記ＣＰＵ２１な
どからのアドレス信号、書き込み信号ＷＴまたは読み込
み信号ＲＤを入力し、上記バッファ３０ｂ，３０ｃの入
出力の制御信号を生成するものである。

【０１５８】次に、上記した構成における動作について
説明する。

【０１５９】まず、第１キャリッジ２２１が白基準板２
１５の下まで移動され、この状態で蛍光灯ランプ２２３
が点灯される。すると、蛍光灯ランプ２２３の点灯によ
り照明された白基準板２１５からの反射光が、光学系を
介して光電変換素子としてＣＣＤラインセンサ５の上に
結像される。これにより、ＣＣＤラインセンサ５から
は、センサ出力５ｅが出力され、アナログ信号処理回路
１０にアナログ画像信号として入力される。

【０１６０】アナログ信号処理回路１０に入力されたア
ナログ画像信号、つまり白基準信号は、クランプ回路１
０１（１０４）、サンプルホールド回路１０２（１０
５）、ゲインコントロール回路１０３（１０６）、スイ
ッチ回路１０７、および増幅回路１０８を介してＡＤＣ
１０９に送られ、ここでデジタル値に変換される。

【０１６１】そして、このＡＤＣ１０９の出力は、図示
せぬピーク検出回路を経由した後、画像信号制御回路３
０内のバッファ３０ｂからデータ・バス３２を介して、
上記画像読取制御部２０内のＣＰＵ２１などの外部制御
回路に出力される。

【０１６２】これにより、ＣＰＵ２１などの外部制御回
路における、ＡＤＣ１０９へのアナログ画像信号の入力
レベルを最適とするゲインの算出に供される。

【０１６３】すなわち、ＣＰＵ２１などの外部制御回路
では、現在、設定されているゲイン設定値と上記ＡＤＣ
１０９からの出力とにもとづいて、ＡＤＣ１０９に入力
するアナログ画像信号のゲインが最適となるような減衰
量が求められる。

【０１６４】そして、それに応じた制御信号１０３ａ，
１０３ｂ（１０６ａ，１０６ｂ）が、データ・バス３２
から上記画像信号制御回路３０内のバッファ３０ｃを介
して、上記アナログ信号処理回路１０内のゲインコント
ロール回路１０３（１０６）に入力される。

【０１６５】この結果、アナログ入力レンジを広げるこ
とができ、ＡＤＣ１０９には、常に最適レベルのアナロ
グ画像信号が入力されることになる。

【０１６６】また、ＣＣＤラインセンサ５からのアナロ
グ画像信号が、逆相読み出し方式か同相読み出し方式か
に応じて、選択素子１１１によって逆相・同相切換信号
φｓが生成され、読み出し方式の選択が行われる。

【０１６７】これにより、上記アナログ信号処理回路１
０内のＳＨ選択回路１１０に対する設定の変更がなされ
る。

【０１６８】すなわち、このアナログ信号処理回路１０
においては、これらの処理を行うのに先立って、使用す
るＣＣＤラインセンサ５の種類に応じて、選択素子１１
１によって逆相・同相切換信号φｓが生成され、この切
換信号φｓにより読み出し方式の選択が行われる。

【０１６９】ここでは、図９に示す通り、サンプリング
パルス信号φｓｈ１，φｓｈ２，φｓｈ３が各々入力さ
れるＳＨ選択回路１１０に対して、逆相・同相切換信号
φｓ（たとえば、逆相の場合“０”、同相の場合
“１”）によって、逆相読み出し方式または同相読み出
し方式による処理が選択される。

【０１７０】そして、逆相読み出し方式の場合には、Ｓ
Ｈ選択回路１１０からサンプリングパルス信号φｓｈ１
がサンプルホールド回路１０２へ、サンプリングパルス
信号φｓｈ２がサンプルホールド回路１０５へ各々印加
される。

【０１７１】また、同相読み出し方式の場合には、ＳＨ
選択回路１１０からサンプリングパルス信号φｓｈ３が
サンプルホールド回路１０２，１０５に各々印加され
る。

【０１７２】こうして、このサンプルホールド回路１０
２，１０５においては、逆相読み出し方式および同相読
み出し方式の双方の処理が実行可能となる。

【０１７３】このようにして、ゲインコントロール回路
１０３（１０６）におけるゲインが決定され、さらに読
み出し方式の設定が変更された後、上記第１，第２キャ
リッジ２２１，２２２の移動が開始されることにより、
原稿台ガラス２２０上にセットされている原稿ＯＧの読
み取りが行われる。

【０１７４】上記したように、ＣＣＤラインセンサにお
ける読み出し方式が逆相読み出し方式または同相読み出
し方式のどちらの場合でも、簡単な構成にて対応でき、
優れた画像再現性などを確保し得るようにしている。

【０１７５】すなわち、本発明の画像処理用ＬＳＩにお
いては、ＣＣＤラインセンサにおける逆相および同相の
双方の読み出し方式によって読み出された信号に対し
て、簡単な構成にて、サンプルホールド処理を実行可能
とするものである。これにより、ＣＣＤラインセンサか
らの出力信号に対して確実に処理を実行することが可能
となる。したがって、安定した画像再現性などを確保し
得るものである。

【０１７６】なお、上記実施例においては、選択素子に
よって逆相・同相切換信号を生成するようにしたが、こ
れに限らず、たとえば外部ＣＰＵなどにより、この切換
信号を生成してＳＨ選択回路に入力させるようにしても
良い。

【０１７７】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。

【０１７８】

【発明の効果】以上、詳述したようにこの発明によれ
ば、同相読み出し方式または逆相読み出し方式の集積回
路装置を簡単に使用でき、機能的にも優れた画像形成装
置を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかるデジタル複写装置
の概略を示す構成図。

【図２】同じく、ＣＣＤラインセンサの概略を示す構成
図。

【図３】同じく、ＣＣＤラインセンサの信号波形を示す
図。

【図４】同じく、ＣＣＤラインセンサの出力モードを説
明するために示す図。

【図５】同じく、ＣＣＤラインセンサの出力を逆相読み
出し方式にて読み出した場合を例に示すタイミングチャ
ート。

【図６】同じく、ＣＣＤラインセンサの出力を同相読み
出し方式にて読み出した場合を例に示すタイミングチャ
ート。

【図７】同じく、ＣＣＤラインセンサの出力をクロック
のデューティ比を変えて同相読み出し方式にて読み出し
た場合を例に示すタイミングチャート。

【図８】同じく、制御ボードの構成を示すブロック図。

【図９】同じく、アナログ信号処理回路（画像処理用Ｌ
ＳＩ）の概略構成を示すブロック図。

【図１０】同じく、制御信号と減衰量との関係を説明す
るために示す図。

【図１１】同じく、逆相読み出し方式の信号処理につい
て説明するために示すタイミングチャート。

【図１２】同じく、同相読み出し方式の信号処理につい
て説明するために示すタイミングチャート。

【図１３】同じく、画像信号制御回路の構成を示すブロ
ック図。

【符号の説明】

１…外部周辺機器、５…ＣＣＤラインセンサ（光電変換
素子）、１０…アナログ信号処理回路（画像処理用ＬＳ
Ｉ）、２０…画像読取制御部、２１…ＣＰＵ、２２…シ
ェーディング補正回路、３０…画像信号制御回路、４１
…スキャナ、４３…プリンタ、１０１，１０４…クラン
プ回路、１０２，１０５…サンプルホールド回路、１０
３，１０６…ゲインコントロール回路、１０９…ＡＤ
Ｃ、１１０…ＳＨ選択回路、２１５…白基準板、２２０
…原稿台ガラス、２２１…第１キャリッジ、２２２…第
２キャリッジ、２２３…蛍光灯ランプ（光源）、２２
４，２２５，２２６…ミラー、２２９…制御ボード、２
３９…画像形成部、２４０…レーザ光学系、２４１…半
導体レーザ発振器、２４２…多面体回転鏡、２４６…感
光体ドラム、２４７…帯電チャージャ、２４８…現像
器、２４９…転写チャージャ、２５２…カセット、２５
７…定着器。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 同位相駆動方式または逆位相駆動方式を
   行い得る多出力型光電変換素子と、 この光電変換素子の無効画素部の直流電位を基準信号レ
   ベルとして検出する検出手段、この検出手段で検出され
   た前記基準信号で、前記光電変換素子の有効画素部から
   の出力信号をクランプするクランプ手段、このクランプ
   手段からの出力信号のゲインを可変する可変ゲインアン
   プ調整手段、この可変ゲインアンプ調整手段からの出力
   信号をデジタル変換する変換手段、この変換手段からの
   デジタル出力信号にもとづいて、前記可変ゲインアンプ
   調整手段の制御を行う外部制御回路との通信手段、およ
   び同位相駆動方式または逆位相駆動方式に応じた所定の
   タイミングパルス信号を生成する外部タイミング発生回
   路からの入力手段を、１チップの回路素子として構成し
   てなり、かつ前記同位相駆動方式または逆位相駆動方式
   を行い得る多出力型光電変換素子により、同位相駆動方
   式または逆位相駆動方式で読み取られた信号の双方に対
   して各処理を施す集積回路装置と、 この集積回路装置からの出力信号に応じて潜像を形成す
   る潜像形成手段と、 この潜像形成手段で形成された潜像を顕像化する現像手
   段と、 この現像手段で顕像化された現像剤像を被画像形成媒体
   上に形成する画像形成手段とを具備したことを特徴とす
   る画像形成装置。
2. 【請求項２】 同相読み出し方式または逆相読み出し方
   式を行い得る光電変換素子と、 この光電変換素子からの読取信号を処理する処理手段、
   前記光電変換素子から同相読み出し方式または逆相読み
   出し方式のいずれにより、読取信号の読み取りが行われ
   るかに応じて生成される選択信号を発生する選択手段、
   この選択手段からの選択信号に応じて所定のタイミング
   パルス信号を前記処理手段に送ることにより、前記光電
   変換素子からの同相読み出し方式または逆相読み出し方
   式で読み取られた読取信号の双方に対して、前記処理手
   段での処理を実行させる制御手段を備え、かつ前記処理
   手段、選択手段、および制御手段を１チップの回路素子
   として構成してなる集積回路装置と、 この集積回路装置からの、前記処理手段での処理の施さ
   れた読取信号に応じて潜像を形成する潜像形成手段と、 この潜像形成手段で形成された潜像を顕像化する現像手
   段と、 この現像手段で顕像化された現像剤像を被画像形成媒体
   上に形成する画像形成手段とを具備したことを特徴とす
   る画像形成装置。
3. 【請求項３】 同相読み出し方式または逆相読み出し方
   式を行い得る光電変換素子と、 この光電変換素子からの読取信号に対して基準信号レベ
   ルを生成する生成手段、この生成手段から出力された信
   号をサンプルホールドするサンプルホールド手段、この
   サンプルホールド手段にてサンプルホールドされた信号
   のゲインを調整する調整手段、この調整手段にて調整さ
   れた信号を増幅する増幅手段、この増幅手段にて増幅さ
   れた信号をアナログ／デジタル変換する変換手段、前記
   光電変換素子から同相読み出し方式または逆相読み出し
   方式のいずれにより、読取信号の読み取りが行われるか
   に応じて生成される選択信号を発生する選択手段、この
   選択手段からの選択信号に応じて、所定のタイミングパ
   ルス信号を前記サンプルホールド手段に送る出力手段と
   を備え、かつ前記光電変換素子から同相読み出し方式ま
   たは逆相読み出し方式で読み取られた読取信号の双方に
   対して、前記サンプルホールド手段でのサンプルホール
   ド処理、並びに前記調整手段、増幅手段および変換手段
   での各処理を実行可能とする集積回路装置と、 この集積回路装置で各処理の施された読取信号に応じて
   潜像を形成する潜像形成手段と、 この潜像形成手段で形成された潜像を顕像化する現像手
   段と、 この現像手段で顕像化された現像剤像を被画像形成媒体
   上に形成する画像形成手段とを具備したことを特徴とす
   る画像形成装置。