JPH06103706A - データセパレート回路 - Google Patents
データセパレート回路Info
- Publication number
- JPH06103706A JPH06103706A JP4252478A JP25247892A JPH06103706A JP H06103706 A JPH06103706 A JP H06103706A JP 4252478 A JP4252478 A JP 4252478A JP 25247892 A JP25247892 A JP 25247892A JP H06103706 A JPH06103706 A JP H06103706A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- voltage controlled
- capacitance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 任意にシステムに対応したＰＬＬ機能を持
つ。 【構成】 入力端子１から読出しデータが入力される
と、シンク検出回路４は、シンクフィールドの検出動作
を行い、シンク検出信号を用いて、セレクタ５に分周回
路３の出力を選択させ、利得可変の電圧制御発振回路１
３の自走周波数と同じ基本周波数を出力させる。シンク
検出回路４は、シンクフィールドを検出すると、速やか
にシンク検出信号を発生し、セレクタ５に分周比可変電
圧制御分周回路１５の出力を選択させ、位相比較器６に
おいて、利得可変の電圧制御発振回路１３と読出しデー
タの周波数と位相を比較する。その結果をチャージポン
プ７を介して、ローパスフィルタ（ＬＰＦ）８で直流電
位に変換し、電圧制御発振回路１３の出力周波数を制御
する。１２は容量値設定回路で、ｎビット容量値設定端
子１１で設定された値により電圧制御発振回路の容量値
を決定する制御信号を出力する。
つ。 【構成】 入力端子１から読出しデータが入力される
と、シンク検出回路４は、シンクフィールドの検出動作
を行い、シンク検出信号を用いて、セレクタ５に分周回
路３の出力を選択させ、利得可変の電圧制御発振回路１
３の自走周波数と同じ基本周波数を出力させる。シンク
検出回路４は、シンクフィールドを検出すると、速やか
にシンク検出信号を発生し、セレクタ５に分周比可変電
圧制御分周回路１５の出力を選択させ、位相比較器６に
おいて、利得可変の電圧制御発振回路１３と読出しデー
タの周波数と位相を比較する。その結果をチャージポン
プ７を介して、ローパスフィルタ（ＬＰＦ）８で直流電
位に変換し、電圧制御発振回路１３の出力周波数を制御
する。１２は容量値設定回路で、ｎビット容量値設定端
子１１で設定された値により電圧制御発振回路の容量値
を決定する制御信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、フロッピーディスク装
置がフロッピーディスクから読み出したデータ（以下、
読出しデータという）を、データパルスとクロックパル
スとに分離するためのデータウィンドウを生成する、デ
ータセパレート回路（以下、ＶＦＯ回路という）に関す
るものである。
置がフロッピーディスクから読み出したデータ（以下、
読出しデータという）を、データパルスとクロックパル
スとに分離するためのデータウィンドウを生成する、デ
ータセパレート回路（以下、ＶＦＯ回路という）に関す
るものである。
【０００２】
【従来の技術】近年、パーソナルコンピュータやワード
・プロッセサの普及に伴い、外部記憶装置であるフロッ
ピーディスク装置が急速に普及し、今やパーソナル・コ
ンピュータやワード・プロセッサの必需品となってい
る。フロッピーディスク装置において、データはフロッ
ピーディスク上に磁気記録されている。フロッピーディ
スク装置は、このフロッピーディスク上にデータを書き
込んだり、読み出したりする装置である。
・プロッセサの普及に伴い、外部記憶装置であるフロッ
ピーディスク装置が急速に普及し、今やパーソナル・コ
ンピュータやワード・プロセッサの必需品となってい
る。フロッピーディスク装置において、データはフロッ
ピーディスク上に磁気記録されている。フロッピーディ
スク装置は、このフロッピーディスク上にデータを書き
込んだり、読み出したりする装置である。
【０００３】フロッピーディスク装置の記録方式には、
標準的なものとして、単密度記録方式（以下、ＦＭ方式
という）と倍密度記録方式（以下、ＭＦＭ方式という）
の二つがある。ＦＭ方式、ＭＦＭ方式ともに、データ・
パルスとクロック・パルスからなるビットセルを考え、
次のような規則に従って変調される。
標準的なものとして、単密度記録方式（以下、ＦＭ方式
という）と倍密度記録方式（以下、ＭＦＭ方式という）
の二つがある。ＦＭ方式、ＭＦＭ方式ともに、データ・
パルスとクロック・パルスからなるビットセルを考え、
次のような規則に従って変調される。
【０００４】ＦＭ方式： （１）ビットセルの中央にデータを書く。
【０００５】（２）ビットセルの先頭にクロックビット
を書く。 ＭＦＭ方式： （１）ビットセルの中央にデータを書く。
を書く。 ＭＦＭ方式： （１）ビットセルの中央にデータを書く。
【０００６】（２）現在のビットセルにも、直前のビッ
トセルにも、データがないとき、現在のビットセルの先
頭にクロックビットを書く。
トセルにも、データがないとき、現在のビットセルの先
頭にクロックビットを書く。
【０００７】これらの変調方式に従って記録されたフロ
ッピーディスクからフロッピーディスク装置が読み出し
た信号は、データとクロックのシリアルなパルス列にな
る。このパルス列をデータとして使用するためには、デ
ータパルスとクロックパルスとを分離して、データパル
スのみ取り出す必要がある。この分離を行なうために、
データウィンドウ信号という信号が使われる。データウ
ィンドウ信号が“Ｈ”レベルのとき、パルスがデータパ
ルスと認識され、“Ｌ”レベルのとき、クロックパルス
と認識されるとすると、データウィンドウ信号の“Ｌ”
レベルでパルス列をマスクするとデータパルスのみが取
り出せることになる。これをデータセパレートという。
また、読出しパルス列からデータウィンドウ信号を生成
する回路がＶＦＯ回路である。
ッピーディスクからフロッピーディスク装置が読み出し
た信号は、データとクロックのシリアルなパルス列にな
る。このパルス列をデータとして使用するためには、デ
ータパルスとクロックパルスとを分離して、データパル
スのみ取り出す必要がある。この分離を行なうために、
データウィンドウ信号という信号が使われる。データウ
ィンドウ信号が“Ｈ”レベルのとき、パルスがデータパ
ルスと認識され、“Ｌ”レベルのとき、クロックパルス
と認識されるとすると、データウィンドウ信号の“Ｌ”
レベルでパルス列をマスクするとデータパルスのみが取
り出せることになる。これをデータセパレートという。
また、読出しパルス列からデータウィンドウ信号を生成
する回路がＶＦＯ回路である。
【０００８】ＶＦＯ回路は、ＰＬＬ回路を用いて、フロ
ッピーディスク装置からのパルス列にデータウィンドウ
信号をロックさせて、正しいデータウィンドウ信号を生
成する。
ッピーディスク装置からのパルス列にデータウィンドウ
信号をロックさせて、正しいデータウィンドウ信号を生
成する。
【０００９】ＶＦＯ回路がＰＬＬ回路を必要とする理由
は、次のようなことである。 （１）フロッピーディスク装置からのパルス列は、その
変調方式のため等間隔のパルス列とは限らない。
は、次のようなことである。 （１）フロッピーディスク装置からのパルス列は、その
変調方式のため等間隔のパルス列とは限らない。
【００１０】（２）フロッピーディスク装置の回転変動
により、パルス列のスピードが変化する。
により、パルス列のスピードが変化する。
【００１１】（３）磁気記録のため、パルス列の間隔が
変動（以下、ピークシフトという）する。
変動（以下、ピークシフトという）する。
【００１２】つぎに、フロッピーディスク装置のデータ
フォーマットについて説明する。フロッピーディスク装
置のデータフォーマットは、ＩＢＭトラックフォーマッ
トが標準的である。フロッピーディスク上のデータは、
トラックと呼ばれる同心円上に記録される。トラック
は、セクタと呼ばれるデータの集合に分かれる。さら
に、セクタは、そのセクタのアドレスを記録したＩＤフ
ィールドとデータを記録したデータフィールドとに分か
れている。ＩＤフィールドとデータフィールドは、とも
に、フィールドの先頭にシンクフィールドと呼ばれる
“００Ｈ”の１６進データが並んだ領域を持つ。このシ
ンクフィールドは、データが“００Ｈ”であるため、Ｆ
Ｍ方式、ＭＦＭ方式のどちらでも、等間隔のクロックパ
ルスが並んでいる。したがって、ＶＦＯ回路は、このシ
ンクフィールドでＰＬＬ回路のロックを完了させなけれ
ばならない。シンクフィールド内でロックを完了できな
いと、パルス列が等間隔でなくなり、安定したロックが
できなくなる。
フォーマットについて説明する。フロッピーディスク装
置のデータフォーマットは、ＩＢＭトラックフォーマッ
トが標準的である。フロッピーディスク上のデータは、
トラックと呼ばれる同心円上に記録される。トラック
は、セクタと呼ばれるデータの集合に分かれる。さら
に、セクタは、そのセクタのアドレスを記録したＩＤフ
ィールドとデータを記録したデータフィールドとに分か
れている。ＩＤフィールドとデータフィールドは、とも
に、フィールドの先頭にシンクフィールドと呼ばれる
“００Ｈ”の１６進データが並んだ領域を持つ。このシ
ンクフィールドは、データが“００Ｈ”であるため、Ｆ
Ｍ方式、ＭＦＭ方式のどちらでも、等間隔のクロックパ
ルスが並んでいる。したがって、ＶＦＯ回路は、このシ
ンクフィールドでＰＬＬ回路のロックを完了させなけれ
ばならない。シンクフィールド内でロックを完了できな
いと、パルス列が等間隔でなくなり、安定したロックが
できなくなる。
【００１３】シンクフィールドは、ＦＭ方式で６バイ
ト、ＭＦＭ方式で１２バイトしかない。ＶＦＯ回路が生
成したデータウィンドウを用いて、データセパレートを
行い、パーソナル・コンピュータやワード・プロッセサ
にデータを転送するフロッピーディスクコントローラ
は、シンクフィールドを検出するのに、一般に、２〜３
バイト必要である。そのため、ＶＦＯ回路は１〜２バイ
ト程度でＰＬＬ回路をロックさせなければならない。
ト、ＭＦＭ方式で１２バイトしかない。ＶＦＯ回路が生
成したデータウィンドウを用いて、データセパレートを
行い、パーソナル・コンピュータやワード・プロッセサ
にデータを転送するフロッピーディスクコントローラ
は、シンクフィールドを検出するのに、一般に、２〜３
バイト必要である。そのため、ＶＦＯ回路は１〜２バイ
ト程度でＰＬＬ回路をロックさせなければならない。
【００１４】以下、従来のＶＦＯ回路について説明す
る。図４は従来のＶＦＯ回路のブロック図である。図４
において、１はフロッピーディスク装置からの読出しデ
ータが印加される入力端子、２は水晶発振器、３は分周
回路で、水晶発振器２の出力を分周する。４はシンク検
出回路で、入力端子１に供給された読出しデータからシ
ンクフィールドを検出する。５はセレクタで、シンク検
出回路４からの信号を受けて入力端子１からの信号と分
周回路３の出力とを切り替える。６は位相比較器で、セ
レクタ５の出力と、電圧制御発振回路（ＶＣＯ）９の出
力を分周する電圧制御分周回路１０の出力とを比較し、
その大小関係に応じてアップ信号、またはダウン信号を
出力する。７はチャージポンプ回路で、位相比較器６の
出力を受けてローパスフィルタ（ＬＰＦ）８を充電し、
またはそれを放電させる。位相比較器６、チャージポン
プ７、ローパスフィルタ８、電圧制御発振回路９、およ
び電圧制御分周回路１０でＰＬＬ回路を構成している。
る。図４は従来のＶＦＯ回路のブロック図である。図４
において、１はフロッピーディスク装置からの読出しデ
ータが印加される入力端子、２は水晶発振器、３は分周
回路で、水晶発振器２の出力を分周する。４はシンク検
出回路で、入力端子１に供給された読出しデータからシ
ンクフィールドを検出する。５はセレクタで、シンク検
出回路４からの信号を受けて入力端子１からの信号と分
周回路３の出力とを切り替える。６は位相比較器で、セ
レクタ５の出力と、電圧制御発振回路（ＶＣＯ）９の出
力を分周する電圧制御分周回路１０の出力とを比較し、
その大小関係に応じてアップ信号、またはダウン信号を
出力する。７はチャージポンプ回路で、位相比較器６の
出力を受けてローパスフィルタ（ＬＰＦ）８を充電し、
またはそれを放電させる。位相比較器６、チャージポン
プ７、ローパスフィルタ８、電圧制御発振回路９、およ
び電圧制御分周回路１０でＰＬＬ回路を構成している。
【００１５】次に、その動作を説明する。入力端子１か
ら読出しデータが入力されると、シンク検出回路４は、
シンクフィールドの検出動作を行なう。シンク検出回路
４は、シンクフィールドが検出されるまではセレクタ５
に分周回路３の出力を選択させ、位相比較器６に分周回
路３の出力を入力させる。そして、読み出す必要のない
領域で、ＰＬＬ回路を誤動作から守るとともに、水晶発
振器２の出力を分周し、電圧制御発振回路９の自走周波
数と同じ周波数である分周器３の出力にロックさせるこ
とで、シンクフィールドでの速いロックを可能にしてい
る。また、シンク検出回路４は、シンクフィールドを検
出すると、速やかに、セレクタ５に読み出しデータを選
択させ、ＰＬＬ回路に読み出しデータへのロックを開始
させる。
ら読出しデータが入力されると、シンク検出回路４は、
シンクフィールドの検出動作を行なう。シンク検出回路
４は、シンクフィールドが検出されるまではセレクタ５
に分周回路３の出力を選択させ、位相比較器６に分周回
路３の出力を入力させる。そして、読み出す必要のない
領域で、ＰＬＬ回路を誤動作から守るとともに、水晶発
振器２の出力を分周し、電圧制御発振回路９の自走周波
数と同じ周波数である分周器３の出力にロックさせるこ
とで、シンクフィールドでの速いロックを可能にしてい
る。また、シンク検出回路４は、シンクフィールドを検
出すると、速やかに、セレクタ５に読み出しデータを選
択させ、ＰＬＬ回路に読み出しデータへのロックを開始
させる。
【００１６】位相比較器６は、電圧制御分周回路１０と
セレクタ５の出力の位相を比較し、セレクタ５の出力に
対して電圧制御発振回路９の出力が遅れているとアップ
信号を出力し、逆に、進んでいるとダウン信号を出力す
る。チャージポンプ７は、位相比較器６のアップ信号、
ダウン信号を受けて、ローパスフィルタ８を充放電す
る。ローパスフィルタ８は、チャージポンプ７の出力を
平滑し、電圧制御発振回路９に直流電位を与える。この
直流電位の変化が、電圧制御発振回路９の発振周波数を
変化させる。
セレクタ５の出力の位相を比較し、セレクタ５の出力に
対して電圧制御発振回路９の出力が遅れているとアップ
信号を出力し、逆に、進んでいるとダウン信号を出力す
る。チャージポンプ７は、位相比較器６のアップ信号、
ダウン信号を受けて、ローパスフィルタ８を充放電す
る。ローパスフィルタ８は、チャージポンプ７の出力を
平滑し、電圧制御発振回路９に直流電位を与える。この
直流電位の変化が、電圧制御発振回路９の発振周波数を
変化させる。
【００１７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、ＶＦＯ回路の性能を決定するＰＬＬ回路の
特性はシステムによって固定しており、他のシステムと
の回路の共有化は不可能であった。
の構成では、ＶＦＯ回路の性能を決定するＰＬＬ回路の
特性はシステムによって固定しており、他のシステムと
の回路の共有化は不可能であった。
【００１８】本発明は上記従来の課題を解決するもの
で、比較的容易な回路で電圧制御発振回路の自走周波
数、利得の任意制御および電圧制御分周回路の分周比の
制御でＰＬＬ回路の特性を可変とし、あらゆるシステム
での共有化を可能とする優れたＶＦＯ回路を提供するこ
とを目的とする。
で、比較的容易な回路で電圧制御発振回路の自走周波
数、利得の任意制御および電圧制御分周回路の分周比の
制御でＰＬＬ回路の特性を可変とし、あらゆるシステム
での共有化を可能とする優れたＶＦＯ回路を提供するこ
とを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に本発明のＶＦＯ回路は、電圧制御発振回路の自走周波
数、利得は電圧制御発振回路の負荷容量値を変えること
で任意設定可能とし、電圧制御発振回路の自走周波数を
検出するまではＰＬＬ回路をオープンとする。検出後に
は速やかにＰＬＬ回路を構成すると同時に、電圧制御分
周回路の分周比を決定しシステムに対応したＰＬＬ回路
の特性が得られる構成を有している。
に本発明のＶＦＯ回路は、電圧制御発振回路の自走周波
数、利得は電圧制御発振回路の負荷容量値を変えること
で任意設定可能とし、電圧制御発振回路の自走周波数を
検出するまではＰＬＬ回路をオープンとする。検出後に
は速やかにＰＬＬ回路を構成すると同時に、電圧制御分
周回路の分周比を決定しシステムに対応したＰＬＬ回路
の特性が得られる構成を有している。
【００２０】
【作用】上記構成により、あらゆるシステムに対応可能
なＶＦＯ回路が構成できると同時にプロセスのばらつき
にも対処でき、しかも比較的容易な回路で実現できる。
なＶＦＯ回路が構成できると同時にプロセスのばらつき
にも対処でき、しかも比較的容易な回路で実現できる。
【００２１】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００２２】図１は、本発明の実施例におけるＶＦＯ回
路のブロック図である。図１において、１はフロッピー
ディスク装置からの読出しデーターが印加される入力端
子、２は水晶発振器、３は分周回路で、水晶発振器２の
出力を分周する。４はシンク検出回路で、入力端子１に
印加された読出しデータからシンクフィールドを検出す
る。５はセレクタで、シンク検出回路４からの信号を受
け入力端子１からの信号と分周回路３の出力を切り替え
る。６は位相比較器、入力端子１からの読出しデーター
の位相と、スイッチ１６を介して分周比可変電圧制御分
周回路１５の出力の位相とを比較して、その位相関係に
応じてアップ信号、またはダウン信号を出力する。７は
チャージポンプ回路で、位相比較器６の出力を受けてロ
ーパスフィルタ８を充電し、またはそれを放電させる。
１１はｎビット容量値設定端子、１２は容量値設定回路
で、ｎビット容量値設定端子１１で設定された値により
電圧制御発振回路の容量値を決定する制御信号を出力す
る。１３は利得可変の電圧制御発振回路（ＶＣＯ）で、
容量値設定回路１２からの制御信号により負荷容量値を
変えることで、自走周波数および利得が任意に設定され
る。１４は周波数検出回路で、電圧制御発振回路１３の
自走周波数を検出してＰＬＬ回路のオン、オフを制御す
ると同時に、分周比可変の電圧制御分周回路１５の分周
比を決定するロード数値を設定する。位相比較器６、チ
ャージポンプ回路７、ローパスフィルタ８、利得可変電
圧制御発振回路１３、周波数検出回路１４、分周比可変
電圧制御分周回路１５、およびスイッチ１６でＰＬＬ回
路を構成している。
路のブロック図である。図１において、１はフロッピー
ディスク装置からの読出しデーターが印加される入力端
子、２は水晶発振器、３は分周回路で、水晶発振器２の
出力を分周する。４はシンク検出回路で、入力端子１に
印加された読出しデータからシンクフィールドを検出す
る。５はセレクタで、シンク検出回路４からの信号を受
け入力端子１からの信号と分周回路３の出力を切り替え
る。６は位相比較器、入力端子１からの読出しデーター
の位相と、スイッチ１６を介して分周比可変電圧制御分
周回路１５の出力の位相とを比較して、その位相関係に
応じてアップ信号、またはダウン信号を出力する。７は
チャージポンプ回路で、位相比較器６の出力を受けてロ
ーパスフィルタ８を充電し、またはそれを放電させる。
１１はｎビット容量値設定端子、１２は容量値設定回路
で、ｎビット容量値設定端子１１で設定された値により
電圧制御発振回路の容量値を決定する制御信号を出力す
る。１３は利得可変の電圧制御発振回路（ＶＣＯ）で、
容量値設定回路１２からの制御信号により負荷容量値を
変えることで、自走周波数および利得が任意に設定され
る。１４は周波数検出回路で、電圧制御発振回路１３の
自走周波数を検出してＰＬＬ回路のオン、オフを制御す
ると同時に、分周比可変の電圧制御分周回路１５の分周
比を決定するロード数値を設定する。位相比較器６、チ
ャージポンプ回路７、ローパスフィルタ８、利得可変電
圧制御発振回路１３、周波数検出回路１４、分周比可変
電圧制御分周回路１５、およびスイッチ１６でＰＬＬ回
路を構成している。
【００２３】次に、その動作を説明する。入力端子１か
ら読出しデータが入力されると、シンク検出回路４はシ
ンクフィールドの検出動作をする。シンク検出回路４
は、シンクフィールドが検出されるまでは、セレクタ５
に分周回路３の出力を選択させ、位相比較器６に分周回
路３の出力を入力させる。そして、読み出す必要のない
領域で、ＰＬＬ回路を誤動作から守るとともに、水晶発
振器２の出力を分周して利得可変電圧制御発振回路１３
の自走周波数を分周した分周比可変電圧制御分周回路１
５の出力と同じ周波数である分周回路３の出力にロック
させることで、シンクフィールドでの速いロックを可能
にしている。また、シンク検出回路４は、シンクフィー
ルドを検出すると、速やかに、セレクタ５に読み出しデ
ーターを選択させ、ＰＬＬ回路に読み出しデーターへの
ロックを開始させる。
ら読出しデータが入力されると、シンク検出回路４はシ
ンクフィールドの検出動作をする。シンク検出回路４
は、シンクフィールドが検出されるまでは、セレクタ５
に分周回路３の出力を選択させ、位相比較器６に分周回
路３の出力を入力させる。そして、読み出す必要のない
領域で、ＰＬＬ回路を誤動作から守るとともに、水晶発
振器２の出力を分周して利得可変電圧制御発振回路１３
の自走周波数を分周した分周比可変電圧制御分周回路１
５の出力と同じ周波数である分周回路３の出力にロック
させることで、シンクフィールドでの速いロックを可能
にしている。また、シンク検出回路４は、シンクフィー
ルドを検出すると、速やかに、セレクタ５に読み出しデ
ーターを選択させ、ＰＬＬ回路に読み出しデーターへの
ロックを開始させる。
【００２４】位相比較器６は、分周比可変電圧制御分周
回路１５とセレクタ５の出力の位相を比較し、セレクタ
５の出力に対して分周比可変電圧制御分周回路１５の出
力が遅れているとアップ信号を出力し、逆に、進んでい
るとダウン信号を出力する。チャージポンプ回路７は、
位相比較器６のアップ信号、ダウン信号を受けて、ロー
パスフィルタ８を充放電する。ローパスフィルタ８は、
チャージポンプ回路７の出力を平滑し、利得可変電圧制
御発振回路１３に直流電位１７を与える。この直流電位
１７の変化が、利得可変電圧制御発振回路１３の発振周
波数１９を変化させる。また、ｎビットの容量値設定端
子１１からのデーターが容量値設定回路１２によりデコ
ードされ、そのデコード値１８により利得可変電圧制御
発振回路１３内部の負荷容量が選択される。その結果、
電圧制御発振回路の自走周波数および利得はデコード値
に合致した特性として制御される。その構成を図２に示
す。利得可変電圧制御発振回路１３の自走周波数が設定
されると、その出力は、周波数検出回路１４に入力さ
れ、水晶発振器２の出力２１を基本クロックとして自走
周波数のパルス幅をカウントする。そのカウント値を多
数決判定し、判定されると同時にＰＬＬ回路をオンする
スイッチ１６へ制御信号２２として、分周比可変電圧制
御分周回路１５へロード端子として信号を送る。ｍビッ
トデーターは分周比可変電圧制御分周回路１５のｍビッ
トロード数値として送られ、システムに合致した分周比
が設定される。
回路１５とセレクタ５の出力の位相を比較し、セレクタ
５の出力に対して分周比可変電圧制御分周回路１５の出
力が遅れているとアップ信号を出力し、逆に、進んでい
るとダウン信号を出力する。チャージポンプ回路７は、
位相比較器６のアップ信号、ダウン信号を受けて、ロー
パスフィルタ８を充放電する。ローパスフィルタ８は、
チャージポンプ回路７の出力を平滑し、利得可変電圧制
御発振回路１３に直流電位１７を与える。この直流電位
１７の変化が、利得可変電圧制御発振回路１３の発振周
波数１９を変化させる。また、ｎビットの容量値設定端
子１１からのデーターが容量値設定回路１２によりデコ
ードされ、そのデコード値１８により利得可変電圧制御
発振回路１３内部の負荷容量が選択される。その結果、
電圧制御発振回路の自走周波数および利得はデコード値
に合致した特性として制御される。その構成を図２に示
す。利得可変電圧制御発振回路１３の自走周波数が設定
されると、その出力は、周波数検出回路１４に入力さ
れ、水晶発振器２の出力２１を基本クロックとして自走
周波数のパルス幅をカウントする。そのカウント値を多
数決判定し、判定されると同時にＰＬＬ回路をオンする
スイッチ１６へ制御信号２２として、分周比可変電圧制
御分周回路１５へロード端子として信号を送る。ｍビッ
トデーターは分周比可変電圧制御分周回路１５のｍビッ
トロード数値として送られ、システムに合致した分周比
が設定される。
【００２５】その構成を図３に示す。この過程を完了す
ると利得可変電圧制御発振回路１３は設定された自走周
波数を出力し、その自走周波数は分周比可変電圧制御分
周回路１５によりシステムに必要な分周比で分周され出
力される。その出力は位相比較器６に入力されてあらゆ
るＶＦＯシステムのＰＬＬ動作を実現する。
ると利得可変電圧制御発振回路１３は設定された自走周
波数を出力し、その自走周波数は分周比可変電圧制御分
周回路１５によりシステムに必要な分周比で分周され出
力される。その出力は位相比較器６に入力されてあらゆ
るＶＦＯシステムのＰＬＬ動作を実現する。
【００２６】
【発明の効果】本発明によれば、容量値設定端子と分周
比可変電圧制御分周回路内部のロード数値の設定のみで
あらゆるＶＦＯ回路のＰＬＬ動作を実現できる。
比可変電圧制御分周回路内部のロード数値の設定のみで
あらゆるＶＦＯ回路のＰＬＬ動作を実現できる。
【図１】本発明の一実施例におけるＶＦＯ回路の構成を
示すブロック図
示すブロック図
【図２】本発明の実施例における利得可変電圧制御発振
回路の構成を示す図
回路の構成を示す図
【図３】本発明の一実施例における周波数検出回路、お
よび分周比可変電圧制御分周回路の構成を示す図
よび分周比可変電圧制御分周回路の構成を示す図
【図４】従来のＶＦＯ回路の構成を示すブロック図
１ 入力端子 ２ 水晶発振器 ３ 分周回路 ４ シンク検出回路 ５ セレクタ ６ 位相比較器 ７ チャージポンプ回路 ８ ローパスフィルタ（ＬＰＦ） ９ 電圧制御発振回路 １０ 電圧制御分周回路 １１ 容量値設定端子 １２ 容量値設定回路 １３ 利得可変電圧制御発振回路 １４ 周波数検出回路 １５ 分周比可変電圧制御分周回路 １６ スイッチ １７ 入力端子 １８ 入力端子 １９ 出力端子 ２０ 入力端子 ２１ 入力端子 ２２ スイッチ制御出力端子 ２３ 出力端子
Claims (3)
- 【請求項１】フロッピーディスクからの読出しデータを
入力する入力端子と、前記入力端子から入力される読出
しデータから同期パターン領域を検出した結果シンクフ
ィールド検出信号を出力するシンクフィールド検出回路
と、水晶発振器の出力を分周する分周回路の出力信号と
前記入力端子から入力された読出しデーターを前記シン
クフィールド検出回路から出力されるシンクフィールド
検出信号にしたがって選択して出力するセレクタと、前
記セレクタの出力と電圧制御発振回路の自走周波数を検
出すると同時にＰＬＬ回路をオンするスイッチの出力の
位相を比較する位相比較器と、前記位相比較器の出力を
もとにローパスフィルタを充放電する充放電回路と、前
記充放電回路の出力を平滑し周波数制御信号を出力する
前記ローパスフィルタと、容量値設定端子により容量値
を設定する制御信号を出力する容量値設定回路と、前記
ローパスフィルタの出力をもとに前記容量値設定回路の
出力により任意に利得を制御できる前記電圧制御発振回
路と、前記電圧制御発振回路の自走周波数を検出しその
検出結果に合致する分周比を設定する制御信号を出力す
る電圧制御発振自走周波数検出回路と、前記電圧制御発
振自走周波数検出回路の出力により分周比を任意に制御
できる分周比可変分周回路を具備することを特徴とする
データセパレート回路。 - 【請求項２】ｎビットの容量値設定端子により容量値を
設定する制御信号を出力する容量値設定回路と、前記容
量値設定回路の出力により２n通りに利得を制御できる
電圧制御発振回路で構成されることを特徴とする請求項
１記載のデータセパレート回路。 - 【請求項３】電圧制御発振回路の自走周波数を検出し、
その検出結果に合致する分周比を設定するｍビットの制
御信号を出力すると同時に、ＰＬＬ回路をオンするスイ
ッチを制御する制御信号を出力する電圧制御発振自走周
波数検出回路と、前記電圧制御発振自走周波数検出回路
のｍビット出力をロード数値として分周比を任意に制御
できる分周比可変分周回路とで構成されることを特徴と
する請求項１記載のデータセパレート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252478A JPH06103706A (ja) | 1992-09-22 | 1992-09-22 | データセパレート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252478A JPH06103706A (ja) | 1992-09-22 | 1992-09-22 | データセパレート回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103706A true JPH06103706A (ja) | 1994-04-15 |
Family
ID=17237944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4252478A Pending JPH06103706A (ja) | 1992-09-22 | 1992-09-22 | データセパレート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527663A (ja) * | 1999-09-01 | 2003-09-16 | レックスマーク・インターナショナル・インコーポレーテツド | スペクトル拡散クロック発生器を自動的に補正する方法と装置 |
-
1992
- 1992-09-22 JP JP4252478A patent/JPH06103706A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527663A (ja) * | 1999-09-01 | 2003-09-16 | レックスマーク・インターナショナル・インコーポレーテツド | スペクトル拡散クロック発生器を自動的に補正する方法と装置 |
| JP2007035023A (ja) * | 1999-09-01 | 2007-02-08 | Lexmark Internatl Inc | スペクトル拡散クロック発生器を自動的に補正する方法と装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6266200B1 (en) | Magnetic disk storage apparatus | |
| KR860004401A (ko) | Mfm 데이타 기록용 위상 고정 루우프 | |
| JP3478564B2 (ja) | デュアルモード位相検出器 | |
| JPH0770168B2 (ja) | 磁気ディスク装置用ｐｌｌ回路 | |
| EP0763825B1 (en) | Data detection apparatus | |
| JP2938562B2 (ja) | 位相同期回路ｉｃ | |
| JP2581074B2 (ja) | デジタルｐｌｌ回路 | |
| JPH06103706A (ja) | データセパレート回路 | |
| JPH10257041A (ja) | フェイズロックドループ回路及び再生装置 | |
| KR100221885B1 (ko) | 클럭 추출 회로 | |
| US5570243A (en) | Variable delay circuit including current mirror and ramp generator circuits for use in the read channel of a data storage device | |
| JPH11176111A (ja) | 光ディスク装置 | |
| JPH03205920A (ja) | 位相同期回路、記憶装置および磁気ディスク記憶装置 | |
| JPH05250818A (ja) | データセパレート回路 | |
| JP2003091941A (ja) | 記憶装置 | |
| US5867332A (en) | Window margining apparatus with delayed read data single shot (DRDSS) circuit for adjustably delaying a data pulse reproduced from a data storage device | |
| JP3388205B2 (ja) | 磁気ディスク記憶装置 | |
| JPH1116293A (ja) | 電圧制御発振回路及びディスク再生装置 | |
| JPH04345970A (ja) | データセパレート回路 | |
| JPH10112141A (ja) | Ｐｌｌ回路とこれを具備する光ディスク装置 | |
| JPH05109203A (ja) | データセパレート回路 | |
| JPH04113564A (ja) | データセパレート回路 | |
| JPH03711B2 (ja) | ||
| JP2000149459A (ja) | Ｐｌｌ回路 | |
| JPH0247653Y2 (ja) |