JPH06101750B2 - デ−タ符号復号装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はデータ符号復号装置に関し、特にたたみ込み符
号形式の自己直交符号方式のデータ符号復号装置に関す
るものである。

従来技術 従来、この種の符号復号装置としては、7/8データ符号
復号装置と3/4データ符号復号装置とがある。前者は７
ビットのデータに対して１ビットのパリティビットが付
加されたデータ符号の符号復号をなすものであり、後者
は３ビットのデータに対して１ビットのパリティビット
が付加されたデータ符号の符号復号をなすものである。

第２図は7/8データ符号復号装置の回路ブロックであ
る。第２図（Ａ）を参照するに、この回路は7/8データ
符号装置であり、送信データである56Kbpsシリアルデー
タT1はスクランブラ1aにてランダム化された後、8Kbps
の７本のパラレルデータに変換される。この７本のパラ
レルデータはパリティ符号発生回路4aに入力されて所定
の生成多項式に従ってパリティ符号が生成される。並／
直列変換回路5aでは、７本のパラレルデータ列とパリテ
ィ符号発生回路4aからの１本のパリティ符号列とを４本
づつ並／直列変換して32Kbpsの２本の送信信号列T2及び
T3として出力する。

第２図（Ｂ）は、こうして得られた32Kbpsの信号を受信
して復号化する7/8データ復号装置のブロック図であ
る。32Kbpsの２本のデータ信号列R1,R2は、４相PSK復調
に伴う曖昧度を位相不確定性除去回路6aにて除去された
後、並列８本の8Kbpsの信号列に分離される。この８本
の信号列のうちの７本からパリティ符号発生回路4aによ
りパリティ符号列を再生し、送られてきた残り１本のパ
リティ符号列との比較を比較器8aにて行う。この比較結
果により得られたシンドロームＳが誤り訂正パルス発生
回路9aへ入力されて誤り検出が行われる。

位相不確定性除去回路6aから出力された７本の信号列
は、誤り訂正パルスとのタイミングを合わせるためにタ
イミング調整回路7aにて遅延される。そして、並／直列
変換回路5aにて誤り訂正パルス発生回路9aからの誤り訂
正パルスによって誤り訂正され、しかる後に、ディスク
ランブラ11aにおいてランダム化されたデータを復元し
て56Kbpsの受信復号データとされるのである。

シンドローム計数回路10aはシンドロームの発生確率を
シンドロームＳにより監視しており、位相不確定性が除
去されているかどうか判定しつつ位相不確定性除去回路
6aの制御を行うものである。

第３図は3/4データ符号復号装置のブロック図であり、
第３図（Ａ）はデータ符号装置を示し、（Ｂ）はデータ
復号装置を示している。送信データである48Kbpsのシリ
アルデータT1はスクランブラ1bにてランダム化された
後、16Kbpsの３本のパラレルデータに変換される。この
３本のパラレルデータはパリティ符号発生回路4bに入力
されて所定の生成多項式に従ってパリティ符号が生成さ
れる。並／直列変換回路5bでは、３本のパラレルデータ
列とパリティ符号発生回路4bからの１本のパリティ符号
列とを４本づつ並／直列変換して32Kbpsの２本の送信信
号列T2及びT3として出力する。

第３図（Ｂ）は、こうして得られた32Kbpsの信号を受信
して復号化する3/4データ復号装置のブロック図であ
る。32Kbpsの２本のデータ信号列R1,R2は、４相PSK復調
に伴う曖昧度を位相不確定性除去回路6bにて除去された
後、並列４本の16Kbpsの信号列に分離される。この４本
の信号列のうち３本からパリティ符号発生回路4bにより
パリティ符号列との比較を比較器8bにて行う。この比較
結果により得られたシンドロームＳが誤り訂正パルス発
生回路9bへ入力されて誤り検出がなされる。

位相不確定性除去回路6bから出力された３本の信号列
は、誤り訂正パルスとのタイミングを合わせるためにタ
イミング調整回路7bにて遅延される。そして、並／直列
変換回路5bにて誤り訂正パルス発生回路9bからの誤り訂
正パルスによって誤り訂正され、しかる後に、ディスク
ランブラ11bにおいてランダム化されたデータを復元し
て48Kbpsの受信復号データとされるのである。

シンドローム計数回路10bはシンドロームＳの発生状態
に応じて位相不確定性除去回路6bを制御することは第２
図のブロックの場合と同じである。

上述した従来のデータ符号復号装置は、夫々符号装置と
復号装置とが互いに個別の構成となっており、また7/8
データ符号復号装置と3/4データ符号復号装置とがこれ
また互いに個別の構成となっている。従って、多目的な
使用ができずに汎用性に欠けるという欠点がある。

発明の目的 そこで本発明は従来のものの上記欠点を解消すべくなさ
れたものであって、その目的とするところは、多目的で
汎用性を有するデータ符号復号装置を提供することにあ
る。

発明の構成 本発明によれば、自己直行符号方式のデータ符号復号装
置であって、送信データをランダム化するスクランブラ
と、受信データの位相変調に伴う位相不確定性を除去す
る位相不確定性除去回路と、前記スクランブラの出力と
前記位相不確定性除去回路の出力とを択一的に導出する
第１のセレクタと、前記第１のセレクタの出力のパリテ
ィ符号を生成するパリティ符号発生回路と、前記パリテ
ィ符号と前記受信データに含まれるパリティ符号とを比
較してこの比較結果により誤り訂正パルスを生成する誤
り訂正パルス発生回路と、前記第１のセレクタ出力と前
記誤り訂正パルスとのタイミング合せをなすタイミング
調整回路と、前記第１のセレクタの出力と前記タイミン
グ調整回路の出力とを択一的に導出する第２のセレクタ
と、前記第１のセレクタの出力に対して前記パリティ符
号を付加すると共に前記誤り訂正パルスにより誤り訂正
を行ってデータの並べ換えをなす並／直列変換回路と、
前記並／直列変換回路の出力をディスクランブル処理す
るディスクランブラとを有し、符号復号化モード指示に
応じて、前記第１及び第２のセレクタを制御するように
したことを特徴とするデータ符号復号装置が得られる。

実施例 以下、図面を用いて本発明の実施例を説明する。

第１図は本発明の一実施例を示すブロック図である。ま
ず7/8データ符号器として動作する場合は、56Kbpsの送
信データT1はスクランブラ／ディスクランブラ回路１で
ランダム化され、７本の8Kbpsの並列データへ変換され
る。第１の選択器（セレクタ）２により符号復号切替信
号ｂに応じてスクランブラ／ディスクランブラ回路１よ
りの並列出力が選択され、パリティ符号発生回路４及び
第２の選択器（セレクタ）３へ入力される。

パリティ符号発生回路４では生成多項式に順じて8Kbps
のパリティ符号が生成され、第２の選択器３において、
符号復号切替信号ｂに応じて選択された第１の選択器２
の７本の出力と共に並／直列変換回路５へ入力され、こ
こで32Kbpsの２本の符号化データT2,T3へ並／直列変換
される。

7/8データ復号器として動作する場合は、32Kbpsの受信
データR1,R2は位相不確定性除去回路６へ入力され、位
相変復調に伴う位相不確定性を除去され8Kbps8本の並列
データへ変換される。第１の選択器２において符号復号
切替信号ｂに応じて８本の並列データのうちパリティ符
号を除いた７本のデータが選択され、パリティ符号発生
回路４とタイミング調整回路７が入力される。パリティ
符号発生回路４では受信データよりパリティ符号を再生
し、位相不確定性除去回路６で分離された受信パリティ
符号列と比較器８で比較され、受信パリティと再生パリ
ティの一致，不一致を表わすシンドロームＳを発生す
る。誤り訂正パルス発生回路９ではこのシンドロームよ
り誤り訂正パルスを発生する。また、シンドローム計数
回路10ではシンドローム発生確率を監視しており、この
監視結果により位相不確定性が除去されたかどうかを判
定して位相不確定性除去回路６を制御する。

一方、タイミング調整回路７へ入力された７本の受信デ
ータは、誤り訂正パルス発生回路９の出力とタイミング
を合わせるため、この回路で遅延されて第２の選択器３
において符号復号切替信号ｂに応じて選択され、並／直
列変換回路５へ入力される。並／直列変換回路５では、
誤り訂正パルス発生回路９よりの訂正パルスにより７本
の受信データの誤り訂正を行った後、56Kbpsの直列デー
タへ変換する。変換された受信データはさらにスクラン
ブラ／ディスクランブラ回路１へ入力され送信側でラン
ダム化されたデータを元へもどして受信データR3を復元
するのである。

3/4データ符号復号器の場合は、7/8データ符号復号器と
回路構成及び動作ともにほぼ同じであるが、送信，受信
データが48Kbpsとなるため符号化部では、7/8,3/4切替
信号ａによりスクランブラ／ディスクランブラ回路１で
の直／並列変換が16Kbps3本のデータ列になり、処理さ
れて並／直列変換回路５でも7/8,3/4切替信号ａにより
パリティ符号を含めた16Kbps4本の並列データより32Kbp
s2本のデータ出力T2,T3へ変換される。

復号部では、同様に7/8,3/4切替信号ａにより位相不確
定性除去回路６での直／並列変換が32Kbps2本の入力に
対し16Kbps4本のデータ出力となる。後り訂正は7/8デー
タ復号器と同様の処理が行われ、並／直列変換回路５
で、7/8,3/4切替信号ａにより16Kbps3本のデータより48
Kbpsの直列データへ変換され、スクランブラ／ディスク
ランブラ回路１でランダム化されたデータを復元し、48
Kbpsデータ出力R3として出力する。

更に詳述すれば、7/8データ符号復号装置と3/4データ符
号復号装置との回路構成を共通とするために、7/8,3/4
切替信号ａによりパリティ符号発生回路4,位相不確定性
除去回路6,誤り訂正パルス発生回路9,シンドローム計数
回路10及び並／直列変換回路５を夫々制御する。パリテ
ィ符号発生回路４は7/8,3/4切替信号ａによりパリティ
符号発生のための生成多項式を生成するシフトレジスタ
の段数を切替えて使用する。位相不確定除去回路６は32
Kbpsの２本の入力データR1,R2の位相不確定性を除去し
た後、7/8,3/4切替信号ａにより８本の8Kbpsのデータか
４本の16Kbpsのデータに分離する直並列変換を行う。誤
り訂正パルス発生回路９は7/8,3/4切替信号ａにより７
本か３本の誤りパルスを発生する。シンドローム計数回
路10は7/8,3/4切替信号ａによりシンドロームＳの計数
を変えて7/8と3/4との場合の不確定性除去の判定をな
す。このように各回路とも基本構成は同一で、単に外部
からの切替え信号によってのみ7/8データか3/4データに
柔軟に対応できることになるのである。

発明の効果 以上説明した如く、本発明によれば、符号化部及び復号
化部を互いにセレクタを用いて組合せ、また7/8データ
符号復号器と3/4データ符号復号器との回路構成が同一
であるために、これまた互いを共用化して組合せるよう
にし、１つの回路構成とすることができるので、多目的
な汎用性のある装置を得ることが可能となるという効果
がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は7/8デ
ータ符号復号装置のブロック図、第３図は3/4データ符
号復号装置のブロック図である。 主要部分の符号の説明 １……スクランブラ／ディスクランブラ回路 2,3……セレクタ ４……パリティ符号発生回路 ５……並／直列変換回路 ６……位相不確定性除去回路 ７……タイミング調整回路 ８……比較器 ９……誤り訂正パルス発生回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】自己直交符号方式のデータ符号復号装置で
   あって、送信データをランダム化するスクランブラと、
   受信データの位相変調に伴う位相不確定性を除去する位
   相不確定性除去回路と、前記スクランブラの出力と前記
   位相不確定性除去回路の出力とを択一的に導出する第１
   のセレクタと、前記第１のセレクタの出力のパリティ符
   号を生成するパリティ符号発生回路と、前記パリティ符
   号と前記受信データに含まれるパリティ符号とを比較し
   てこの比較結果により誤り訂正パルスを生成する誤り訂
   正パルス発生回路と、前記第１のセレクタ出力と前記誤
   り訂正パルスとのタイミング合せをなすタイミング調整
   回路と、前記第１のセレクタの出力と前記タイミング調
   整回路の出力とを択一的に導出する第２のセレクタと、
   前記第１のセレクタの出力に対して前記パリティ符号を
   付加すると共に前記誤り訂正パルスにより誤り訂正を行
   ってデータの並べ換えをなす並／直列変換回路と、前記
   並／直列変換回路の出力をディスクランブル処理するデ
   ィスクランブラとを有し、符号復号化モード指示に応じ
   て、前記第１及び第２のセレクタを制御するようにした
   ことを特徴とするデータ符号復号装置。
2. 【請求項２】前記自己直交符号方式のデータは、７ビッ
   トのデータに対して１ビットのパリティ符号が付加され
   た7/8データであることを特徴とする特許請求の範囲第
   １項のデータ符号復号装置。
3. 【請求項３】前記自己直交符号方式のデータは、３ビッ
   トのデータに対して１ビットのパリティ符号が付加され
   た3/4のデータであることを特徴とする特許請求の範囲
   第１項のデータ符号復号装置。