JP3510828B2 - デジタルデータの伝送装置および伝送方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルデータの
伝送装置および伝送方法に関する。

【０００２】

【従来の技術】パーソナルコンピュータ等のデジタル機
器を複数接続してネットワークを構成することが目覚ま
しく普及しつつあり、これに伴い、デジタルデータのシ
リアル伝送を高速でかつリアルタイムで行うことが要求
されるようになっている。このような要求を満たす伝送
方式の１つとして、ＩＥＥＥ Ｓｔｄ １３９４−１９９
５（以下、ＩＥＥＥ１３９４と記す）があり、このＩＥ
ＥＥ１３９４に準ずる信号を光ファイバを伝送メディア
として実現する方法として、ＤＡＶＩＣ（Digital Audi
o-Visual Council）１．４のＰａｒｔ８やＩＥＥＥのＰ
１３９４ｂをはじめ、いくつかの規格が標準化されるか
標準化作業中である。

【０００３】シリアル伝送においては、データ信号の他
に制御信号を伝送する必要があり、両信号を区別し得る
ようにしなければならない。このため、データ信号を符
号化してビット数の多いコードに変換するとともに、符
号化後のデータ信号のコードとビット数が同じでデータ
信号のコード以外のものを制御信号のコードとしてい
る。ＤＡＶＩＣ１．４のＰａｒｔ８では４Ｂ／５Ｂ（４
ビットから５ビットへ）の符号化の規格が、また、ＩＥ
ＥＥのＰ１３９４ｂでは８Ｂ／１０Ｂの符号化の規格が
定めている。

【０００４】ＤＡＶＩＣ１．４のＰａｒｔ８のコードを
図１２に示す。４ビットのデータである「０」〜「Ｆ」
の１６のシンボルは、５ビットの３２のコードのうち
［１１１１０］〜［１１１０１］に対応づけられてい
る。制御コードのうちいくつか、または、２つの制御コ
ードの組み合わせのうちいくつかは、伝送ライン（バ
ス）の調停（アービトレーション）のための調停コード
とされている。

【０００５】これに準拠したデジタルデータ伝送装置が
国際公開ＷＯ９８／４９８０８号に開示されている。こ
のデジタルデータ伝送装置の構成を図６に示す。この装
置は、送信のために、ＤＡＴＡ符号化部１０１、調停信
号符号化部１０２、セレクタ１０３、スクランブルキー
発生部１０４、スクランブラ１０５、パラレル／シリア
ル変換部１０６、およびＮＲＺ／ＮＲＺＩ変換部１０７
を備えている。また、受信のために、ＮＲＺＩ／ＮＲＺ
変換部１０８、シリアル／パラレル変換部１０９、デス
クランブルキー発生部１１０、デスクランブラ１１１、
ＤＡＴＡ復号部１１２、および調停信号復号部１１３を
備えている。

【０００６】ＤＡＴＡ符号化部１０１は送信するデータ
信号の符号化、すなわち４ビットから５ビットへのコー
ド変換を行う。調停信号符号化部１０２は、送信する調
停信号の符号化を行う。セレクタ１０３は、符号化後の
データ信号と符号化後の調停信号のうち、送信する信号
を選択する。

【０００７】スクランブラ１０５は、セレクタ１０３に
よって選択されたデータ信号または調停信号のコードの
ビット値を、スクランブルキーの値に基づいて変えるス
クランブル処理を施す。スクランブルキー発生部１０４
は、スクランブルキーを発生してスクランブラ１０５に
供給する。

【０００８】パラレル／シリアル変換部１０６はパラレ
ル信号からシリアル信号への変換を行う。ＮＲＺ／ＮＲ
ＺＩ変換部１０７はＮＲＺ信号からＮＲＺＩ信号への変
換を行う。すなわち、図１１に示すように、入力された
ビットの値が０のときに、直前に出力したビットの値を
出力し、入力されたビットの値が１のときに、直前に出
力したビットの値を反転した値を出力する。

【０００９】ＮＲＺＩ／ＮＲＺ変換部１０８はＮＲＺＩ
信号からＮＲＺ信号への変換を行い、シリアル／パラレ
ル変換部１０９はシリアル信号からパラレル信号への変
換を行う。デスクランブラ１１１はスクランブルの逆処
理であるデスクランブル処理を行い、デスクランブルキ
ー発生部１１０はデスクランブルキーを発生してデスク
ランブラ１１１に供給する。デスクランブラ１１１は、
その処理結果を用いて、デスクランブルキー発生部１１
０を、送信側の装置のスクランブルキー発生部に同期さ
せる。

【００１０】ＤＡＴＡ復号部１１２は、デスクランブラ
１１１の出力に符号化の逆処理である復号化を施して、
データ信号を再生する。調停信号復号部１１３はデスク
ランブラ１１１の出力を復号化して調停信号を再生す
る。

【００１１】スクランブラおよびスクランブルキー発生
部の簡単な構成例を図７に示す。これは、シリアル信号
にスクランブル処理を施す場合である。スクランブルキ
ー発生部は、１１個の１ビットレジスタ２１Ａ〜２１Ｋ
と排他的論理和（ExclusiveOR）演算部２２より成り、
スクランブラは排他的論理和演算部２３より成る。排他
的論理和回路２２、２３は、入力される２つの信号の値
を比較し、両者が同じときに０を、異なるときに１を出
力する。

【００１２】排他的論理和演算部２２およびレジスタ２
１Ａ〜２１Ｋは直列に接続されており、排他的論理和演
算部２２には２つのレジスタ２１Ｉ、２１Ｋの出力が与
えられる。レジスタ２１Ａ〜２１Ｋはクロック（不図
示）が与えられた時の前段からの入力値を保持する機能
を有しており、各レジスタの値は１クロックごとにシフ
トする。レジスタ２１Ａ〜２１Ｋは排他的論理和演算部
２２の出力が疑似乱数となるように初期化される。スク
ランブラの排他的論理和演算部２３は、入力される信号
の値と排他的論理和演算部２２の出力であるスクランブ
ルキーの値の排他的論理和をとって、その演算結果を出
力する。

【００１３】セレクタ１０３からの５ビットのパラレル
信号を、そのままスクランブル処理するスクランブラ１
０５とスクランブルキー発生部１０４の構成を図８に示
す。スクランブルキー発生部１０４は１１個の１ビット
レジスタ３１Ａ〜３１Ｋおよび５つの排他的論理和演算
部３２Ａ〜３２Ｅより成り、スクランブラ１０５は５つ
の排他的論理和演算部３３Ａ〜３３Ｅより成る。レジス
タ３１Ａ〜３１Ｋおよび排他的論理和演算部３２Ａ〜３
２Ｅ、３３Ａ〜３３Ｅは、上述のレジスタ２１Ａ〜２１
Ｋ、排他的論理和演算部２２、２３と同様のものであ
り、配列が異なるだけで同様に動作する。

【００１４】スクランブラ１０５には、排他的論理和演
算部３２Ａ〜３２Ｅの出力がスクランブルキーとして与
えられる。スクランブラ１０５への５ビットの入力信号
は同時にスクランブル処理され、パラレル信号のまま出
力される。

【００１５】デスクランブラおよびデスクランブルキー
発生部の簡単な構成例を図９に示す。これは、シリアル
信号にデスクランブル処理を施す場合である。デスクラ
ンブルキー発生部は、１１個の１ビットレジスタ４１Ａ
〜４１Ｋと排他的論理和演算部４２より成り、デスクラ
ンブラは排他的論理和演算部４３とデスクランブラ同期
部４４より成る。

【００１６】排他的論理和演算部４２およびレジスタ４
１Ａ〜４１Ｋは直列に接続されており、排他的論理和演
算部４２には２つのレジスタ４１Ｉ、４１Ｋの出力が与
えられる。レジスタ４１Ａ〜４１Ｋはクロック（不図
示）が与えられた時の前段からの入力値を保持する機能
を有しており、各レジスタの値は１クロックごとにシフ
トする。デスクランブラの排他的論理和演算部４３は、
入力される信号の値と排他的論理和演算部４２の出力で
あるデスクランブルキーの値の排他的論理和をとって、
その演算結果を出力する。

【００１７】レジスタ４１Ａ〜４１Ｋはその入力を、デ
スクランブラ同期部４４の出力に応じて、前段の出力と
デスクランブラ同期部４４の出力との間で切り替える機
能を有している。例えば、レジスタ４１Ａは、排他的論
理和演算部４２の出力を入力として用いるか、デスクラ
ンブラ同期部４４の出力を入力として用いるかを切り替
える。デスクランブラ同期部４４の出力を選択するの
は、デスクランブルキーと送信側の装置のスクランブル
キーの同期をとるためである。デスクランブラ同期部４
４は、入力信号から送信側の装置のスクランブルキーを
求めて、デスクランブルキー発生部に同期の指示を与え
る。

【００１８】シリアル／パラレル変換部１０９からの５
ビットのパラレル信号をデスクランブル処理するデスク
ランブラ１１１およびデスクランブルキー発生部１１０
としては、上記の構成を図７と図８の関係のように変形
した構成が用いられる。

【００１９】デジタルデータ伝送装置は、高精度の発振
器が発する基準クロックより生成したクロックに基づい
て動作し、同一装置では動作周期は略一定である。しか
し、異なる装置の発振器の発振周期を完全に同一にする
ことは事実上不可能であり、装置ごとに動作周期にずれ
が生じてしまう。しかも、送信側のクロックを伝送する
ようにはしていなため、受信側の装置では、受信信号の
値の変化（０、１間の遷移）から送信に用いられたクロ
ックを抽出し、その抽出したクロックを用いて受信信号
をサンプリングすることにより、送信データを再生して
いる。そのため、受信信号から送信側のクロックを正し
く抽出できないと、送信データを再生した際、ビットが
欠けたり増したりすることが起こり、エラーが生じる。

【００２０】従来の装置でＮＲＺ／ＮＲＺＩ変換を行っ
ているのは、送信信号の値をできるだけ頻繁に変化させ
るためである。なお、スクランブル処理を施すのは、送
信信号のパターンに偏りが生じるのを防止するためであ
る。

【００２１】

【発明が解決しようとする課題】上記のように、ＮＲＺ
／ＮＲＺＩ変換を行うことで、受信信号の値の変化の頻
度を向上させて、受信エラーの発生を抑えることができ
る。しかしながら、この方法は万全ではない。ＮＲＺ／
ＮＲＺＩ変換では、変換前のＮＲＺ信号に値０のビット
が続けば、変換後のＮＲＺＩ信号にも値が同じビットが
続くからである。例えば、ＮＲＺ信号の連続するｎビッ
トの値が０のとき、ＮＲＺＩ信号も連続する（ｎ＋１）
ビットの値が同じになる。

【００２２】本発明者は、シリアル伝送するデジタル信
号が何ビット連続して値０になるかを調べるために、図
１２に示したＤＡＶＩＣ１．４のＰａｒｔ８のコードを
例にとって、詳細に検討した。その結果、以下のことが
判明した。

【００２３】スクランブルキー発生部の１１のレジスタ
の値が［１０００１１００００１］の状態で、「１Ｂ９
２０９８６ＦＣ３１」（符号化前の値）の１２のデータ
を送信する場合、図１０に示すように、スクランブル処
理後のＮＲＺ信号の連続する５７ビットの値が０にな
る。つまり、送信するＮＲＺＩ信号については、連続す
る５８ビットが値１になる。レジスタの値が［００１１
００００１１０］で「Ａ０６９Ｃ６１ＤＢ４３１」のデ
ータを送信する場合は、ＮＲＺ信号の連続５５ビットが
値０となり、レジスタの値が［００１１００００１０
０］で「２０５９８０Ｅ８Ｂ７」のデータを送信する場
合は、ＮＲＺ信号の連続４７ビットが値０となる。

【００２４】スクランブルキー発生部のレジスタの値と
データの値とのあらゆる組み合わせのうち、ＮＲＺ信号
に値０が５０ビット以上続くのは２パターン、４０ビッ
ト以上続くのは６パターン、３０ビット以上続くのは３
０パターン、２０ビット以上続くのは１１３パターン、
１０ビット以上続くのは４６４パターン存在する。

【００２５】４０ビット以上が連続して値０になる確率
は非常に低く、例えば５７ビットの値が０になる確率は
１．７×１０^-18（／シンボル）であるが、２０ビット
以上が連続して０になる確率は０．８×１０^-7（／シン
ボル）であり、発生頻度はかなり高い。連続する２０ビ
ットの値が０になると、受信エラーが発生し易くなり、
伝送路に光ファイバを用いて光を伝送媒体とする場合に
は、特に大きな問題となる。４Ｂ／５Ｂの符号化を行う
ことを考慮すると、平均で５０Ｍビット伝送するごとに
１回の割合で、受信エラーとなるおそれのあるパターン
が現れることになる。これは、ＤＶ信号（約２５Ｍｂｐ
ｓ）では、約２秒に１回の割合となる。

【００２６】スクランブルキー発生部のレジスタの値と
制御信号との組み合わせでも、ＮＲＺ信号に値０が続く
ことがある。レジスタの値が［０００１００１１１１
１］で「２８」のコードと「ＴＴＩ」のコードを続けて
送信すると、連続２１ビットが値０となり、レジスタの
値が［００１０００００１００］で「Ｂ」のコードと
「ＴＴＴ」のコードを続けて送信すると、連続１８ビッ
トが値０となり、レジスタの値が［１１１１１１１１１
０１］で「ＩＩＩＱ」のコードを送信すると、連続１６
ビットが値０となる。制御信号が関与するあらゆる組み
合わせのうち、ＮＲＺ信号に値０が２０ビット以上続く
のは１パターン、１０ビット以上続くのは４０パターン
存在する。ただし、制御コードに起因して受信エラーが
発生する可能性は低いといえる。

【００２７】本発明は、上記の検討結果に基づいてなさ
れたもので、データとスクランブル処理の組み合わせに
起因する受信エラーの可能性を大幅に低減したデジタル
データ伝送装置および伝送方法を提供することを目的と
する。

【００２８】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、データコードをシリアル伝送し、デー
タコードの伝送の合間に制御コードを伝送するデジタル
データ伝送装置に、第１のビット数のデータコードにス
クランブル処理を施すデータコードスクランブル部と、
データコードスクランブル部によってスクランブル処理
を施された後のデータコードを第１のビット数よりも多
い第２のビット数のデータコードに変換するデータコー
ド変換部と、制御コードを第３のビット数の制御コード
に変換する制御コード変換部と、制御コード変換部によ
って変換された後の制御コードにスクランブル処理を施
す制御コードスクランブル部と、データコードスクラン
ブル部とデータコード変換部を経たデータコード、およ
び制御コード変換部と制御コードスクランブル部を経た
制御コードのいずれかを、伝送するコードとして選択す
るコード選択部とを備える。

【００２９】この装置では、データコードにスクランブ
ル処理を施し、その結果に対してコード変換すなわち符
号化の処理を施すようにしており、両処理を施した後の
個々のデータコードは、コード変換で定めるビット値の
配列以外の配列をとることがない。第２のビット数への
コード変換は最少でも１つのビットの値が１になるよう
にすることができるから、個々のデータコード内で値０
のビットが連続するのは、最大でも（全ビット数−１）
であり、例えば第１のビット数を４、第２のビット数を
５とする場合は４となる。シリアル化した後のデータコ
ードについては、最大でもその２倍のビットが連続して
０になるだけである。

【００３０】ここで、制御コードスクランブル部が所定
の制御コードにスクランブル処理を施さないようにする
とよい。制御コードについてはコード変換の後にスクラ
ンブル処理を施すため、スクランブル後の制御コードと
コード変換後のデータコードが同一になることがある
が、データコードに先行する制御コードや、データコー
ドの終わりを示す制御コードにスクランブル処理を施さ
ないようにすることで、受信側の装置が確実に制御コー
ドとデータコードを識別し得るようになる。

【００３１】データコードスクランブル部および制御コ
ードスクランブル部にスクランブルキーを供給する単一
のスクランブルキー供給部を備えるようにしてもよい。
データコードスクランブル部と制御コードスクランブル
部の各々に対して個別にスクランブルキー供給部を備え
る場合に比べて、装置構成が簡素になる。

【００３２】上記目的を達成するために、本発明ではま
た、データコードをシリアル伝送し、データコードの伝
送の合間に制御コードを伝送するデジタルデータ伝送方
法において、第１のビット数のデータコードにスクラン
ブル処理を施した後、データコードを第１のビット数よ
りも多い第２のビット数のデータコードに変換するとと
もに、制御コードを第３のビット数の制御コードに変換
した後、制御コードにスクランブル処理を施すようにす
る。

【００３３】この方法では、上述のように、データコー
ドはコード変換で定めるビット値の配列以外の配列をと
ることがないから、データコードの多くのビットが連続
して０になるのを確実に避けることができる。

【００３４】

【発明の実施の形態】以下、本発明のデジタルデータ伝
送装置および伝送方法の一実施形態について図面を参照
しながら説明する。図１に本実施形態のデジタルデータ
伝送装置５０の構成を示す。この装置５０は、送信のた
めに、調停信号符号化部１、スクランブルキー発生部
２、ＤＡＴＡスクランブラ３、ＤＡＴＡ符号化部４、パ
ラレル／シリアル変換部５、調停符号スクランブラ６、
パラレル／シリアル変換部７、セレクタ８、およびＮＲ
Ｚ／ＮＲＺＩ変換部９を備えている。また、受信のため
に、ＮＲＺＩ／ＮＲＺ変換部１０、シリアル／パラレル
変換部１１、ＤＡＴＡ復号部１２、ＤＡＴＡデスクラン
ブラ１３、シリアル／パラレル変換部１４、調停符号デ
スクランブラ１５、デスクランブルキー発生部１６、お
よび調停信号復号部１７を備えている。

【００３５】このデジタルデータ伝送装置５０は、図１
２に示したＤＡＶＩＣ１．４のＰａｒｔ８の規格に準拠
した５ビットのデジタルコードを送受するが、データ信
号と実際に送信するデータコードの対応関係は、データ
信号ごとに変化する。ただし、送信のために装置５０に
与えるデータ信号と、装置５０が受信して出力するデー
タ信号とは一致する。

【００３６】調停信号符号化部１は送信する調停信号の
符号化、すなわち５ビットへのコード変換を行う。な
お、本実施形態においては、符号化された調停信号のビ
ット数と符号化されたデータ信号のビット数を同じ５ビ
ットにしているが、同じビット数にする必要はなく、例
えば、一方を他方の整数倍としてもよい。スクランブル
キー発生部２はスクランブルキーを発生して、ＤＡＴＡ
スクランブラ３と調停符号スクランブラ６に供給する。

【００３７】ＤＡＴＡスクランブラ３は、スクランブル
キー発生部２から与えられるスクランブルキーを用い
て、送信するデータ信号の４ビットコードにスクランブ
ル処理を施す。これにより、「０」〜「Ｆ」の１６のシ
ンボルを表すデータ信号はそれぞれ、１６のシンボルの
うちの他のものに変換される。データ信号の変換前のコ
ードと変換後のコードの対応関係は一定ではない。

【００３８】ＤＡＴＡ符号化部４は、スクランブル処理
を受けた後のデータ信号の４ビットコードを符号化して
５ビットコードとする。この符号化は、図１２に示した
対応関係で行われる。すなわち、符号化後のデータ信号
の５ビットのコードは、スクランブル処理後のシンボル
「０」〜「Ｆ」に対応して［１１１１０］〜［１１１０
１］となる。

【００３９】調停符号スクランブラ６は、スクランブル
キー発生部２から与えられるスクランブルキーを用い
て、調停信号符号化部１によって符号化された調停信号
の５ビットコードにスクランブル処理を施す。調停符号
スクランブラ６は、スクランブル処理を施すか否かを切
り替える機能を有している。この切り替えについては後
述する。

【００４０】パラレル／シリアル変換部５は、符号化後
のデータ信号をパラレル信号からシリアル信号に変換
し、パラレル／シリアル変換部７は、スクランブル処理
後の調停信号をパラレル信号からシリアル信号に変換す
る。セレクタ８は、データ信号のコードと調停信号のコ
ードのうち、送信するコードを選択する。ＮＲＺ／ＮＲ
ＺＩ変換部９は選択されたコードのＮＲＺ／ＮＲＺＩ変
換を行う。変換後のデジタルコードは図外の送信部から
ファイバや電線等の伝送路に送出される。

【００４１】ＮＲＺＩ／ＮＲＺ変換部１０は、図外の受
信部が伝送路から受けたデジタルコードに、ＮＲＺＩ／
ＮＲＺ変換を行う。シリアル／パラレル変換部１１およ
び１４はそれぞれ、ＮＲＺＩ／ＮＲＺ変換部１０から出
力されるコードにシリアル／パラレル変換を行う。

【００４２】ＤＡＴＡ復号部１２は、シリアル／パラレ
ル変換部１１からの５ビットコードを４ビットに変換す
る復号化処理を行う。この復号化は、図１２に示した対
応関係に従ってなされる。５ビットコードが［１１１１
０］〜［１１１０１］のいずれかであれば、「０」〜
「Ｆ」のシンボルすなわちデータ信号が得られることに
なる。ただし、ここで得られるデータ信号は、送信側の
装置がスクランブル処理を施した後のものである。

【００４３】ＤＡＴＡデスクランブラ１３は、デスクラ
ンブルキー発生部１６から与えられるデスクランブルキ
ーを用いて、ＤＡＴＡ復号部１２から出力される４ビッ
トコードにデスクランブル処理を施す。これにより、送
信側の装置がスクランブル処理を施す前のデータ信号が
再生される。

【００４４】調停符号デスクランブラ１５は、デスクラ
ンブルキー発生部１６から与えられるデスクランブルキ
ーを用いて、シリアル／パラレル変換部１４からの５ビ
ットコードにデスクランブル処理を施す。調停符号デス
クランブラ１５も、調停符号スクランブラ６と同様に、
デスクランブル処理を施すか否かを切り替える機能を有
している。

【００４５】デスクランブルキー発生部１６はデスクラ
ンブルキーを発生して、ＤＡＴＡスデクランブラ１３と
調停符号デスクランブラ１５に供給する。調停信号復号
部１７は調停符号デスクランブラ１５の出力を復号化し
て調停信号を再生する。

【００４６】スクランブルキー発生部２、ＤＡＴＡスク
ランブラ３、および調停符号スクランブラ６の構成を図
２に示す。スクランブルキー発生部２は、図８に示した
ものと同様の構成であり、ビット０〜ビット４の５ビッ
トのスクランブルキーを発生する。

【００４７】ＤＡＴＡスクランブラ３は４つの排他的論
理和演算部３０１Ａ〜３０１Ｄより成る。排他的論理和
演算部３０１Ａは、ビット０のスクランブルキーと入力
される４ビットコードのビット０との排他的論理和をと
って演算結果を出力する。同様に、排他的論理和演算部
３０１Ｂ〜３０１Ｄはそれぞれ、ビット１〜３のスクラ
ンブルキーと入力される４ビットコードのビット１〜３
との排他的論理和をとって演算結果を出力する。なお、
ここではスクランブルキーの下位４ビットを入力コード
の４ビットに対応させているが、対応関係を固定する限
り、入力コードの各ビットにスクランブルキーのどのビ
ットを対応させてもかまわない。

【００４８】調停符号スクランブラ６は５つの排他的論
理和演算部６０１Ａ〜６０１Ｅより成る。排他的論理和
演算部６０１Ａ〜６０１Ｅはそれぞれ、ビット０〜４の
スクランブルキーと入力される５ビットコードのビット
０〜４との排他的論理和をとって演算結果を出力する。

【００４９】デスクランブルキー発生部１６、ＤＡＴＡ
デスクランブラ１３、および調停符号デスクランブラ１
５の構成を図３に示す。デスクランブルキー発生部１６
も、スクランブルキー発生部２と同様に、ビット０〜ビ
ット５の５ビットのデスクランブルキーを発生する。

【００５０】ＤＡＴＡデスクランブラ１３は４つの排他
的論理和演算部１３０１Ａ〜１３０１Ｄより成る。排他
的論理和演算部１３０１Ａは、ビット０のデスクランブ
ルキーと入力される４ビットコードのビット０との排他
的論理和をとって演算結果を出力する。同様に、排他的
論理和演算部１３０１Ｂ〜１３０１Ｄはそれぞれ、ビッ
ト１〜３のデスクランブルキーと入力される４ビットコ
ードのビット１〜３との排他的論理和をとって演算結果
を出力する。なお、ここではデスクランブルキーの下位
４ビットを入力コードの４ビットに対応させているが、
ＤＡＴＡスクランブラ３における入力コードのビットと
スクランブルキーのビットとの対応関係と同じにする限
り、入力コードの各ビットにデスクランブルキーのどの
ビットを対応させてもかまわない。

【００５１】調停符号デスクランブラ１５は５つの排他
的論理和演算部１５０１Ａ〜１５０１Ｅとデスクランブ
ラ同期部１５０２より成る。排他的論理和演算部１５０
１Ａ〜１５０１Ｅはそれぞれ、ビット０〜４のデスクラ
ンブルキーと入力される５ビットコードのビット０〜４
との排他的論理和をとって演算結果を出力する。

【００５２】デスクランブルキー発生部１６を構成する
１ビットレジスタの各々はその入力を、デスクランブラ
同期部１５０２の出力に応じて、前段の出力とデスクラ
ンブラ同期部１５０２の出力との間で切り替える機能を
有している。デスクランブラ同期部１５０２は、入力信
号から送信側の装置のスクランブルキーを求めて、その
スクランブルキーおよび同期の指示をデスクランブルキ
ー発生部１６に与える。デスクランブルキーとスクラン
ブルキーの同期は周知の方法によってとればよい。例え
ば、前述の国際公開ＷＯ９８／４９８０８号に記されて
いる方法を採用することができる。

【００５３】調停符号スクランブラ６とパラレル／シリ
アル変換部７の配置を逆にして、調停信号符号化部１か
らのパラレル信号をまずシリアル信号に変換し、その後
にスクランブル処理を施すようにしてもよい。その場
合、調停符号スクランブラ６は排他的論理和演算部を１
つだけ備える構成となり、スクランブルキー発生部２か
ら与えられるスクランブルキーのビット０を使用すれば
よい。

【００５４】シリアル／パラレル変換部１４と調停符号
デスクランブラ１５も配置を逆にして、ＮＲＺＩ／ＮＲ
Ｚ変換部１０からのコードにまずデスクランブル処理を
施し、その後にシリアル／パラレル変換を行うようにし
てもよい。その場合も、調停符号デスクランブラ１５は
排他的論理和演算部を１つだけ備える構成となり、デス
クランブルキー発生部１６から与えられるデスクランブ
ルキーのビット０を使用する。

【００５５】また、処理の順序を入れ替えない場合は、
２つのパラレル／シリアル変換部５、７の一方を省略し
て、他方をセレクタ８とＮＲＺ／ＮＲＺＩ変換部９の間
に配置することも可能である。その場合、セレクタ８は
２組のパラレル信号を切り替えるものとする。同様に、
２つのシリアル／パラレル変換部１１、１４の一方を省
略して、他方の出力をＤＡＴＡ復号部１２と調停符号デ
スクランブラ１５の双方に入力する構成とすることもで
きる。

【００５６】デジタルデータ伝送装置５０では、スクラ
ンブル処理および符号化をした後のデータ信号は、図１
２に示した［１１１１０］〜［１１１０１］の１６のコ
ードのいずれかになる。一方、符号化およびスクランブ
ル処理をした後の調停信号は、３２のコードのいずれか
になる。したがって、調停信号のコードとデータ信号の
コードが同一になることがある。

【００５７】図４に示すように、データ信号を送信する
前にはシンボル「ＪＫ」の調停信号を繰り返し送信し、
データ信号の送信を終えたときにはシンボル「Ｔ」の調
停信号を繰り返し送信することにより、データ信号の開
始と終了を示すようにしている。しかし、スクランブル
処理によって、シンボル「ＪＫ」の調停信号のいずれか
がデータ信号のコードになったり、シンボル「Ｔ」の調
停信号の先頭のものがデータ信号のコードになったりす
ると、受信側の装置がデータ信号の先頭や末尾を正しく
判断することができなくなる。

【００５８】この不都合を防止するために、デジタルデ
ータ伝送装置５０では、送信に際し、データ信号に先行
する一連の「ＪＫ」の調停信号のうち、先頭以外のもの
にスクランブル処理を施さず、データ信号に続く一連の
「Ｔ」の調停信号のうち、先頭のものにスクランブル処
理を施さないようにする。また、受信に際し、一連の
「ＪＫ」の調停信号のうち、先頭以外のものにはデスク
ランブル処理を施さないようにする。

【００５９】受信において、調停信号復号部１７の出力
に「ＪＫ」の調停信号が現れたときは、調停符号デスク
ランブラ１５にデスクランブル処理を休止させ、その
後、調停信号復号部１７の出力に「ＪＫ」の調停信号以
外の信号が現れたときに、調停符号デスクランブラ１５
にデスクランブル処理を再開させる。「ＪＫ」の調停信
号以外の信号が現れるまでのＤＡＴＡデスクランブラ１
３の出力はデータ信号として利用しない。また、調停符
号デスクランブラ１５にデスクランブル処理を再開させ
た後、ＤＡＴＡ復号部１２の出力がデータ信号の１６の
コード以外のコードになったときは、それ以後のコード
をデータ信号として利用しない。

【００６０】送信信号の符号化とスクランブル処理に関
する装置５０の動作の流れを図５に示す。まず、調停信
号を符号化してスクランブル処理を行う調停信号スクラ
ンブルモードとする（ステップＳ１）。そして、調停信
号符号化部１の出力コードが表すシンボルを調べて、直
前のシンボルが「Ｊ」かつ現在のシンボルが「Ｋ」であ
るか否かを判定する（ステップＳ２）。判定結果が偽の
ときはステップＳ１に戻り、真のときは調停信号スクラ
ンブルモードを一時的に保つ（ステップＳ３）。ステッ
プＳ３はステップＳ２で見つかった「Ｋ」のコードにス
クランブル処理を施すためのものであり、その処理後直
ちに、調停信号を符号化して符号化後の調停信号にスク
ランブル処理を施さない調停信号非スクランブルモード
とする（ステップＳ４）。

【００６１】次いで、ＤＡＴＡスクランブラ３へのデー
タ信号の入力が開始されるか否かを判定し（ステップＳ
５）、判定結果が偽のときはステップＳ４に戻る。判定
結果が真のときは、データ信号にスクランブル処理と符
号化を施すＤＡＴＡスクランブルモードとし（ステップ
Ｓ６）、調停信号符号化部１の出力コードが表すシンボ
ルを調べて、現在のシンボルが「Ｔ」であるか否かを判
定する（ステップＳ７）。ステップＳ７はデータ信号の
終了を検出する処理であり、判定結果が偽のときはステ
ップＳ６に戻る。判定結果が真すなわちデータ信号の終
了のときは、一時的に調停信号非スクランブルモードと
する（ステップＳ８）。ステップＳ８は、ステップＳ７
で見つかった「Ｔ」のコードにスクランブル処理を施さ
ないためのものであり、その後直ちにステップＳ１に戻
る。

【００６２】上記の制御で、調停信号をデータ信号と誤
認することを防止しつつ、全ての調停信号を正しく機能
させることができる。

【００６３】スクランブル処理を行うか否かを切り替え
る機能を調停符号スクランブラ６にもたせることは、い
くつかの方法で実現可能である。例えば、図２の排他的
論理和演算部６０１Ａ〜６０１Ｅの各々の後にスイッチ
素子を設けて、入力を排他的論理和演算部６０１Ａ〜６
０１Ｅを経て出力する経路と、入力を直接出力する経路
を選択すればよい。また、例えば、スクランブルキー発
生部２が、全ビットの値が０のスクランブルキーを一時
的に調停符号スクランブラ６に与えるようにすればよ
い。デスクランブル処理を行うか否かを切り替える機能
を調停符号デスクランブラ１５にもたせることも、全く
同様にして実現することができる。

【００６４】データ信号のコードにスクランブル処理を
施し、その後に符号化を行うようにしているデジタルデ
ータ伝送装置５０では、実際に送信されるデータ信号の
コードは、必ず図１２の［１１１１０］〜［１１１０
１］のいずれかになる。これらのコードでは、最多でも
２つの連続するビットの値が０になるだけである。ま
た、シリアル化した後のコードにおいては、最多でも３
つの連続するビットの値が０になるだけである。すなわ
ち、「２」または「Ｅ」のシンボルの後に「１」、
「４」、「５」、「６」または「７」のシンボルが続く
場合に、連続する３ビットの値が０になり、値０のビッ
トが４ビット以上連続することはない。したがって、デ
ータ信号に起因して受信エラーが生じることはないとい
える。

【００６５】また、調停信号が関与するあらゆる組み合
わせのうち、値０のビットが最も多く続くのは、スクラ
ンブルキーの値が［１１１１１１１１１０１］で「ＩＩ
ＩＱ」のシンボルを送信するときの１６ビットとなり、
値０が１０ビット以上続くのは３７パターンに限られ
る。したがって、調停信号に起因する受信エラーも低減
する。

【００６６】なお、本実施形態では４Ｂ／５Ｂの符号化
を行うものとしたが、本発明は、８Ｂ／１０Ｂをはじめ
他の符号化を行うときにも適用可能である。

【００６７】

【発明の効果】本発明のデジタルデータ伝送装置による
と、データコードの多くのビットが連続して値０になる
のを確実に避けることができる。したがって、受信側の
装置での受信エラーの可能性が大幅に低減し、効率よく
デジタルデータの伝送を行うことが可能になる。

【００６８】制御コードスクランブル部が所定の制御コ
ードにスクランブル処理を施さないようにした構成で
は、受信側の装置に制御コードとデータコードを確実に
識別させることが可能であり、受信側の装置の構成の複
雑化を招かない。

【００６９】データコードスクランブル部および制御コ
ードスクランブル部にスクランブルキーを供給する単一
のスクランブルキー供給部を備える構成では、データコ
ードスクランブル部と制御コードスクランブル部がスク
ランブルキー供給部を共用することができて、簡素な装
置となる。

【００７０】本発明のデジタルデータ伝送方法による
と、データコードの多くのビットが連続して０になるの
を確実に避けることができるため、受信側の装置での受
信エラーの可能性が大幅に低減し、効率よくデジタルデ
ータの伝送を行うことが可能になる。

【図面の簡単な説明】

【図１】 本発明の一実施形態のデジタルデータ伝送装
置の構成を示すブロック図。

【図２】 上記デジタルデータ伝送装置のスクランブル
キー発生部、ＤＡＴＡスクランブラおよび調停符号スク
ランブラの構成を示すブロック図。

【図３】 上記デジタルデータ伝送装置のデスクランブ
ルキー発生部、ＤＡＴＡデスクランブラおよび調停符号
デスクランブラの構成を示すブロック図。

【図４】 上記デジタルデータ伝送装置が送信するデー
タ信号と調停信号の関係を模式的に示す図。

【図５】 上記デジタルデータ伝送装置の送信信号の符
号化とスクランブル処理に関する動作の流れを示すフロ
ーチャート。

【図６】 従来のデジタルデータ伝送装置の構成を示す
ブロック図。

【図７】 従来のデジタルデータ伝送装置のスクランブ
ラおよびスクランブルキー発生部の構成を示すブロック
図。

【図８】 従来のデジタルデータ伝送装置の他のスクラ
ンブラおよびスクランブルキー発生部の構成を示すブロ
ック図。

【図９】 従来のデジタルデータ伝送装置のデスクラン
ブラおよびデスクランブルキー発生部の構成を示すブロ
ック図。

【図１０】 従来のデジタルデータ伝送装置のスクラン
ブルキーとスクランブル処理後のデータ信号の関係の例
を示す図。

【図１１】 ＮＲＺ／ＮＲＺＩ変換の原理を示す図。

【図１２】 ＤＡＶＩＣ１．４のＰａｒｔ８のコードと
コードが表すシンボルを示す図。

【符号の説明】

５０ デジタルデータ伝送装置 １ 調停信号符号化部 ２ スクランブルキー発生部 ３ ＤＡＴＡスクランブラ ４ ＤＡＴＡ符号化部 ５ パラレル／シリアル変換部 ６ 調停符号スクランブラ ７ パラレル／シリアル変換部 ８ セレクタ ９ ＮＲＺ／ＮＲＺＩ変換部 １０ ＮＲＺＩ／ＮＲＺ変換部 １１ シリアル／パラレル変換部 １２ ＤＡＴＡ復号部 １３ ＤＡＴＡデスクランブラ １４ シリアル／パラレル変換部 １５ 調停符号デスクランブラ １６ デスクランブルキー発生部 １７ 調停信号復号部 ３１Ａ〜３１Ｋ １ビットレジスタ ３２Ａ〜３２Ｅ 排他的論理和演算部 ３３Ａ〜３３Ｅ 排他的論理和演算部 ３０１Ａ〜３０１Ｄ 排他的論理和演算部 ６０１Ａ〜６０１Ｅ 排他的論理和演算部 １３０１Ａ〜１３０１Ｄ 排他的論理和演算部 １５０１Ａ〜１５０１Ｅ 排他的論理和演算部 １５０２ デスクランブラ同期部

フロントページの続き (56)参考文献 特開 平11−177439（ＪＰ，Ａ) 特開 平６−85847（ＪＰ，Ａ) 特開 平３−297236（ＪＰ，Ａ) 特開 平３−263946（ＪＰ，Ａ) 特開 昭63−221729（ＪＰ，Ａ) 特開 平９−36823（ＪＰ，Ａ) 国際公開98／49808（ＷＯ，Ａ１) 国際公開98／04068（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 200 H04L 25/49 H04L 7/00

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 データコードをシリアル伝送し、データ
   コードの伝送の合間に制御コードを伝送するデジタルデ
   ータ伝送装置において、 第１のビット数のデータコードにスクランブル処理を施
   すデータコードスクランブル部と、 データコードスクランブル部によってスクランブル処理
   を施された後のデータコードを第１のビット数よりも多
   い第２のビット数のデータコードに変換するデータコー
   ド変換部と、 制御コードを第３のビット数の制御コードに変換する制
   御コード変換部と、 制御コード変換部によって変換された後の制御コードに
   スクランブル処理を施す制御コードスクランブル部と、 データコードスクランブル部とデータコード変換部を経
   たデータコード、および制御コード変換部と制御コード
   スクランブル部を経た制御コードのいずれかを、伝送す
   るコードとして選択するコード選択部とを備えることを
   特徴とするデジタルデータ伝送装置。
2. 【請求項２】 制御コードスクランブル部が所定の制御
   コードにスクランブル処理を施さないことを特徴とする
   請求項１に記載のデジタルデータ伝送装置。
3. 【請求項３】 データコードスクランブル部および制御
   コードスクランブル部にスクランブルキーを供給する単
   一のスクランブルキー供給部を備えることを特徴とする
   請求項１または請求項２に記載のデジタルデータ伝送装
   置。
4. 【請求項４】 データコードをシリアル伝送し、データ
   コードの伝送の合間に制御コードを伝送するデジタルデ
   ータ伝送方法において、 第１のビット数のデータコードにスクランブル処理を施
   した後、データコードを第１のビット数よりも多い第２
   のビット数のデータコードに変換するとともに、 制御コードを第３のビット数の制御コードに変換した
   後、制御コードにスクランブル処理を施すことを特徴と
   するデジタルデータ伝送方法。