CN100477583C - 在系统内基于帧传送信息的方法和装置 - Google Patents

Abstract

本发明公开了一种两级块同步和加扰模块，包括一个同步PRNG模块，一个加扰PRNG模块，一个求和模块和一个存储模块。所述同步PRNG模块每N+1位PCS帧(N为任意值)计时一次，为所述加扰PRNG生成一个同步位和一个伪随机起始状态。所述加扰PRNG模块每PCS帧计时N次，生成一个起始于来自所述同步PRNG的伪随机状态的密码流。所述求和模块将所述密码流与PCS帧有效载荷相加，生成加扰有效载荷。所述存储模块存储所述带有同步位的加扰有效载荷。来自连续帧的同步位是所述同步PRNG状态的一种连续的位串行表示，由所述接收器用来与所述发射器加扰器进行同步。

Description

在系统内基于帧传送信息的方法和装置

技术领域

本发明总的涉及数据通信，更具体地，本发明涉及以太网数据通信中的帧同步和加扰。

背景技术

众所周知，以太网标准定义了在局域网(LAN)中传输数据时所用到的数据传输协议，并基于期望的数据率和不同的传输介质产生了许多不同的版本。以太网标准IEEE802.3为金属和光纤线缆定义了多种物理层规范。例如，应用于金属双绞线的规范包括10BASE-T(10Mbit/s)、100BASE-TX(100Mbit/s)和1000BASE-T(1Gbit/s)。新的10GBASE-T(10Gbit/s)规范正处于研究阶段。

典型的基于以太网标准的LAN使用的是星形拓扑结构，在交换机或集线器跟与附属基站之间使用点到点连接。在有些情况下，也使用总线形拓扑结构。

众所周知，发射的调制信号必须进行随机化处理，来消除发射信号中数据相关的频谱特征，以及允许进行定期恢复和同步。随机化的过程通常称为加扰。目前存在两种加扰方法，自同步加扰和密码流加扰。在使用自同步加扰方法时，二进制符号序列在发射器中除以加扰多项式，然后在接收器中乘以同一个加扰多项式。这种方法的优点在于不需要额外的同步。但另一方面，自同步带来了误码增殖的缺陷，这是因为解加扰后的二进制序列中的每个错误接收的二进制符号都包含有大量额外的误码。在使用密码流加扰方法时，在发射器中，使用模2运算在二进制数据符号序列中加入伪随机序列。在接收器中，使用模2运算再一次加入同一伪随机序列来得到最初的二进制数据序列。当出现传输误码的时候并不会出现误码增殖，这样就使得密码流加扰成为优选地加扰方法。但是，密码流加扰方法要求同一加扰序列在发射器和接收器中的生成要同步。

因此，需要开发一种方法和系统，实现在基于帧的数据传输系统中用于密码流加扰和解加扰的加扰序列的有效生成。

发明内容

本发明结合附图和具体实施方式详细介绍了一种设备和操作方法。从以下结合附图对本发明具体实施例的详细描述中，本发明的特征和有点将非常明显。

根据本发明的一个方面，提供一种在系统内基于帧传送信息的方法，包括：

通过同步伪随机数生成进程为每一帧生成一个同步位，并基于每一帧转换至包含m元组状态位的新状态，其中所述m元组状态位可从同步位的有限序列中恢复得到；

通过由所述m元组状态位初始化并每帧计时N次的加扰伪随机数生成进程生成N个流加扰位；

合并所述N个流加扰位与所述帧的N个有效载荷位，生成加扰有效载荷；

存储所述加扰有效载荷和所述同步位。

优选地，合并所述N个流加扰位与所述帧的N个有效载荷位包括：

使用模2运算将所述N个流加扰位与所述帧的N个有效载荷位相加。

优选地，所述同步伪随机数生成进程包括：

执行一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器(MLSR)函数，从而生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

优选地，所述加扰伪随机数生成进程包括：

执行一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器(MLSR)函数，从而生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

优选地，所述方法包括：

在根据连续运算生成的周期长度为2^m2-1的序列内N个加扰位子序列的起始点，初始化所述加扰伪随机数生成进程，其中，对于给定的本原多项式，所述状态位以一种方式从所述同步伪随机数生成进程传送到所述加扰伪随机数生成进程，从而使得所述N个加扰位子序列从伪随机分布的起始点开始，包括所述起始点。

优选地，所述方法包括：

当所述给定的本原多项式包括两个级数同为m的本原多项式时，对从所述同步伪随机数生成进程传送到所述加扰伪随机数生成进程的所述状态位进行倒序；

由所述同步伪随机数生成进程生成一个周期长度为2^m-1的序列；

由所述加扰伪随机数生成进程生成长度为N的子序列，其起始于所述周期长度为2^m-1的序列内的伪随机分布点，其中所述通过同步伪随机数生成进程生成的状态位在2^m-1个非零二进制m元组中循环，并且所述长度为N的子序列包括有2^m-1个起始点。

优选地，所述方法包括：

当所述给定的本原多项式包括两个级数同为m并具有与每个本原多项式相关的逆时间系数的本原多项式时，在所述状态位从所述同步伪随机数生成进程传送到所述加扰伪随机数生成进程时，保持其顺序不变。

根据本发明的一个方面，提供一种在系统内基于帧传送信息的装置，所述装置包括：

同步伪随机数生成模块，为每一帧生成一个同步位，并基于每一帧转换至包含m元组状态位的新状态，其中所述m元组状态位可从同步位的有限序列中恢复得到；

加扰伪随机数生成模块，由所述m元组状态位初始化并每帧计时N次以生成N个流加扰位；

合并模块，合并所述N个流加扰位与所述帧的N个有效载荷位，生成加扰有效载荷；

帧存储模块，存储所述加扰有效载荷和所述同步位。

优选地，所述合并模块包括：

一个模2加法器，用于将所述N个流加扰位与所述帧的N个有效载荷位相加。

优选地，所述同步伪随机数生成器包括：

一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器(MLSR)函数，从而生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

优选地，所述加扰伪随机数生成器包括：

一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器(MLSR)函数，从而生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

优选地，所述加扰伪随机数生成器还可以：

在根据连续运算生成的周期长度为2^m2-1的序列内N个加扰位子序列的起始点，初始化所述加扰伪随机数生成进程，其中，对于给定的本原多项式，所述状态位以一种方式从所述同步伪随机数生成进程传送到所述加扰伪随机数生成进程，从而使得所述N个加扰位子序列从伪随机分布的起始点开始，包括所述起始点。

优选地，所述同步伪随机数生成器还可以：

当所述给定的本原多项式包括两个级数同为m的本原多项式时，对传送到所述加扰伪随机数生成进程的所述状态位进行倒序；

生成一个周期长度为2^m-1的序列；

生成长度为N的子序列，其起始于所述周期长度为2^m-1的序列内的伪随机分布点，其中所述状态位在2^m-1个非零二进制m元组中循环，并且所述长度为N的子序列包括有2^m-1个起始点。

优选地，所述同步伪随机数生成器还可以：

当所述给定的本原多项式包括两个级数同为m并具有与每个本原多项式相关的逆时间系数的本原多项式时，在所述状态位传送到所述加扰伪随机数生成进程时，保持其顺序不变。

根据本发明的一个方面，提供一种两级块同步和加扰模块，包括：

同步伪随机数生成模块，在每个物理编码子层(PCS)帧计时一次，从而生成一个同步位，并在为每帧计时一次后转换至包含m元组状态位的新状态，其中所述m元组状态位可从同步位的有限序列中恢复得到；

加扰伪随机数生成模块，由所述m元组状态位初始化并在每个物理编码子层帧计时N次，从而生成基于所述状态位的密码流；

求和模块，将所述密码流与物理编码层帧的有效载荷相加，生成加扰有效载荷；

加扰模块，基于所述同步位存储所述加扰有效载荷。

优选地，所述同步伪随机数生成模块包括：

一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器(MLSR)函数，从而生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

优选地，所述加扰伪随机数生成模块包括：

一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器(MLSR)函数，从而生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

优选地，所述求和模块包括一个模2加法器。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是根据本发明一个实施例的通过传输介质连接的两个通信设备的示意图；

图2是根据本发明一个实施例通过传输介质向接收模块发送信号的发送模块的示意图；

图3是根据本发明一个实施例的同步和加扰模块的方框示意图；

图4是根据本发明一个实施例的恢复同步和解扰模块的方框示意图；

图5是根据本发明另一个实施例的同步和加扰模块的方框示意图；

图6是根据本发明又一个实施例的同步和加扰模块的方框示意图。

具体实施方式

本发明涉及一种两级块同步和加扰方法。根据本方法，所发送的帧为1+N位固定大小的帧，其中一个位用于同步，其余N个位代表加扰数据位。

在发射器中，使用两个用于生成伪随机二进制序列的单元，分别为同步伪随机数生成器(PRNG)和加扰伪随机数生成器。所述同步伪随机数生成器每帧计时一次(clocked once per frame)，为第n个帧生成一个同步位b_n，并将其插入所述帧内。同时，所述同步伪随机数生成器转换至新状态s_n，其由与该同步伪随机数生成器的构建相一致的一个m元组数位来表示。所述状态s_n用作所述加扰伪随机数生成器的种子，然后所述加扰伪随机数生成器计时N次以生成一个由s_n唯一地确定的伪随机扰码序列{c_n，1，c_n，2，c_n，3，…c_n，N/s_n}。所述扰码序列进行模2运算后按位与所述N个数据位相加，然后将这N个加扰数据位插入到第n个帧中。

所述同步伪随机数生成器的设计可以实现在接收器中，可从收到的同步位序列b_n中恢复得到状态序列s_n。为了对所述第n个帧的N个加扰数据位进行解扰，所述恢复状态序列s_n被用作解扰伪随机数生成器的种子，该解扰伪随机数生成器与发送器中的加扰伪随机数生成器相同。如发送器中一样，所述解扰伪随机数生成器亦计时N次，以生成序列{c_n，1，c_n，2，c_n，3，…c_n，N/s_n}。然后对该序列进行模2运算后按位与所述N个加扰数据位相加，从而获得最初的N个数据位。

图1所示为两个通信设备12和14，通过传输介质16例如双绞线来交换信息。该设备分别包括有处理模块18和28，分别具有存储器20和30，并分别通过收发模块22和32与传输介质连接。该收发模块分别包括发送模块24和34以及接收模块26和36。在以太网LAN系统中，一个通信设备可以是交换机的一部分，而另一个通信设备可以是该网络附属的基站。处理模块18和28每一个都可以是一个单独的处理设备，也可以由多个处理设备构成。该处理设备可以是微处理器、微控制器、数字信号处理器、微型计算机、中央处理单元、现场可编程门阵列、可编程逻辑设备、状态机、逻辑电路、模拟电路、数字电路和/或任何基于操作指令处理信号(模拟和/或数字的)的设备。存储器20和30每一个都可以是一个单独的存储设备，也可以是多个存储设备和/或所述处理模块上的嵌入式电路。该存储设备可以是只读存储器、随机存取存储器、易失性存储器、非易失性存储器、静态存储器、动态存储器、闪存、高速缓存和/或任何存储数字信息的设备。需要注意的是，当处理模块18或28通过状态机、模拟电路、数字电路和/或逻辑电路来执行其一个或多个功能时，存储相应操作指令的存储器可以嵌入到包含所述状态机、模拟电路、数字电路和/或逻辑电路的电路内，也可以设置在该电路的外部。

图2所示为发送模块24，通过传输介质16向接收模块26发送信号。如图所示，发送模块24包括同步和加扰模块40，以及PCS(物理编码子层)帧生成模块42。PCS帧生成模块42用于从其所收到的来自对应设备的处理模块的数据中生成PCS帧有效载荷。同步和加扰模块40对所述PCS帧有效载荷进行加扰，并加入相应的同步信息，从而生成信号帧，然后将该信号帧发送到传输介质16上。根据本发明，所述相应的同步信息由每帧中的一个同步位表示。帧内剩余的N个位构成加扰PCS帧有效载荷。后续将结合图3、5和6对同步和加扰模块40进行更详细的描述。

接收模块36包括同步和解扰模块44和PCS帧恢复模块46。同步和解扰模块44用于接收包含有同步信息和加扰PCS帧有效载荷的信号帧，从所述同步信息中提取用于对PCS帧有效载荷进行解扰所需的信息，然后将解扰后的PCS帧有效载荷提供给PCS帧恢复模块46。

图3所示为同步和加扰模块40的一个实施例，包括同步伪随机数生成模块50、加扰伪随机数生成模块52、模2求和模块54和帧存储模块56。同步伪随机数生成模块50在每个PCS帧计时一次，为每个PCS帧生成一个同步位58。当在每个帧计时一次时，所述同步伪随机数生成模块转换至包含有一个m元组状态位的新状态60。这些状态位可以是简单重新排序后的最后m个同步位，或是是该最后m个同步位的变形，使得所述状态可以从同步位的有限序列中恢复得到。这样一来就可以在接收模块26和36中对PCS帧同步以及飞轮再同步进行检验。

所述m元组状态位用于对加扰伪随机数生成模块52进行初始化，然后，该加扰伪随机数生成模块52对PCS帧有效载荷中的每一个位计时一次，生成密码流序列62。该密码流序列62在求和模块54中进行模2运算后按位与PCS帧有效载荷64相加。然后将同步位58和加扰有效载荷66插入帧存储模块56，从中生成信号帧并发送给传输介质。

图4所示为同步和解扰模块44的一个实施例，包括恢复同步伪随机数生成模块70、解扰伪随机数生成模块72、模2求和模块74和帧存储模块76。一般来说，同步和解扰模块44的操作与同步和加扰模块40的操作刚好相反。

通过传输介质16接收到的帧存储在帧存储模块76中。恢复同步伪随机数生成模块70接收同步位78，然后将该同步位与先前收到的同步位组合成为状态80。在出现传输误码的情况下，可以使用飞轮技术对状态80进行可靠地恢复。m元组状态位用于对解扰伪随机数生成模块72进行初始化，然后该解扰伪随机数生成模块72为PCS帧有效载荷中的每个位计时一次，生成密码流序列82。该密码流序列82与发送器中为所述帧生成的密码流序列62相同。然后在求和模块74中对该密码流序列82进行模2运算后按位与所述接收的加扰PCS有效载荷86相加，获得恢复后的PCS帧有效载荷88。

图5所示为同步和加扰模块40的另一个实施例，包括第一生成模块90、第二生成模块92、合并模块94和帧存储模块56。通常，同步和加扰模块40可用在任何基于帧传送信息的系统中。对于每个帧来说，同步和加扰模块40将一个同步位100、N个有效载荷位104和其他数位传送到LAN连接上。第一生成模块90为每个帧生成一个新的同步位100，从而转换至一个新状态。此外，在每个帧的起始端，第二生成模块92由第一生成模块90的状态位98进行初始化。然后对第二生成模块92计时N次，生成N个流加扰位102，合并模块94将其与该帧的N个有效载荷位104合并，从而生成加扰有效载荷106。帧存储模块56存储同步位100和加扰有效载荷106，以便于随后通过传输介质发送。

图6所示为同步和加扰模块40的又一个实施例，包括第一生成模块90、第二生成模块92、合并模块94以及帧存储模块56。在第一生成模块90中，同步伪随机数生成模块52的功能可由每帧计时一次的最大长度移位寄存器(MLSR)生成器110来完成。在第二生成模块92中，加扰伪随机数生成模块52的功能可由最大长度移位寄存器(MLSR)生成器112来完成，该生成器112在每一帧由状态位98进行一次初始化，然后进行N次计时。合并模块94包括一个模2加法器114。

在这个实施例中，MLSR生成器110和112均具有反馈连接，分别由级数为m₁和m₂的本原多项式确定，其中m₁可以等于m₂。带有m级本原多项式反馈的MLSR生成器生成一个周期长度为2^m-1的伪随机二进制序列，包括有2^m-1个1和2^m-1-1个0。m个状态位对应于m个连续的输出位，并且在一个周期内，该m元组状态位在2^m-1个非零二进制m元组内循环。

加扰伪随机数生成模块52的初始化对连续运算生成的周期长度为2^m2-1的序列内的N个加扰位子序列的起始点作出了定义。对于给定的本原多项式时，所述状态位以一种方式从同步伪随机数生成模块50传送到加扰伪随机数生成模块52，从而使得所述N个加扰位子序列从伪随机分布的起始点开始。这可以通过多种方式来完成。一种可能的方式是：使两个本原多项式的级数同为m，并将从同步伪随机数生成模块50传送至加扰伪随机数生成模块52的m个状态位的顺序反转。然后，同步伪随机数生成模块50生成一个周期长度为2^m-1的序列，加扰伪随机数生成模块52生成一个长度为N的子序列，起始于同一周期长度为2^m-1的序列内的伪随机分布点。因为同步伪随机数生成模块50的状态位在所有2^m-1个非零二进制m元组中循环，所以该长度为N的子序列可从所有2^m-1个可能的起始点开始。同步伪随机数生成模块50中m位状态以位串行方式传送，每帧一个位，与同步位58和100的传送一样。

选择级数同为m并具有与每个本原多项式相关的逆时间系数的两个本原多项式，无需反转(即，维持)所传送的m个状态位的顺序，就可以达到类似的效果。其他的选择还包括，例如使用具有相同级数和非逆时间系数的一对本原多项式，或具有不同级数的本原多项式和多种方法来传送状态位。

本领域的普通技术人员可知，本申请中可能用到的术语“充分地”或“近似地”，为其相对应的术语提供一种业内可接受的公差。这种业内可接受的公差的范围从小于1％到20％，并对应于，但不限于，组分值、集成电路处理偏差、温度偏差、上升和下降次数和/或热噪声。术语之间的这种相对性可从几个百分比的差别到很大程度的不同。本领域的普通技术人员进一步可知，本申请中可能用到的术语“可操作地连接”，包括直接连接和通过另一个组件、元件、电路或模块的间接连接，对于间接连接，中间组件、元件、电路或模块并不改变信号的信息，但可以调整其电流电平、电压电平和/或功率电平。本领域的普通技术人员还可知，推断连接(即，一个元件根据推论连接到另一个元件)包括两个元件之间以“可操作地连接”相同的方法直接和间接连接。本领域的普通技术人员还可知，本申请中可能用到的术语“有利地比较”，指两个或多个元件、项目、信号等之间的比较，提供一个期望的关系。例如，当期望的关系是信号1的幅值大于信号2时，若信号1的幅值大于信号2或信号2的幅值小于信号1，则可以得到有利的比较结果。

以上描述介绍了一种用于基于帧的传输系统内实现密码流加扰和解扰的方法和装置，在发送器和接收器中用最小的同步开销生成具有任何期望的周期长度的相同密码序列。本领域的普通技术人员可知，根据本发明的教导还可以推导出本发明的其他各种实施例而不脱离本发明所要求的范围。

Claims (9)

1、一种在系统内基于帧传送信息的方法，其特征在于，所述方法包括：

通过同步伪随机数生成进程为每一帧生成一个同步位，并基于每一帧转换至包含m元组状态位的新状态，其中所述m元组状态位可从同步位的有限序列中恢复得到；

通过由所述m元组状态位初始化并每帧计时N次的加扰伪随机数生成进程生成N个流加扰位；

合并所述N个流加扰位与所述帧的N个有效载荷位，生成加扰有效载荷；

存储所述加扰有效载荷和所述同步位。

2、根据权利要求1所述的在系统内基于帧传送信息的方法，其特征在于，合并所述N个流加扰位与所述帧的N个有效载荷位包括：

使用模2运算将所述N个流加扰位与所述帧的N个有效载荷位相加。

3、根据权利要求1所述的在系统内基于帧传送信息的方法，其特征在于，所述同步伪随机数生成进程包括：

执行一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器函数，从而生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

4、一种在系统内基于帧传送信息的装置，其特征在于，所述装置包括：

同步伪随机数生成模块，为每一帧生成一个同步位，并基于每一帧转换至包含m元组状态位的新状态，其中所述m元组状态位可从同步位的有限序列中恢复得到；

加扰伪随机数生成模块，由所述m元组状态位初始化并每帧计时N次以生成N个流加扰位；

合并模块，合并所述N个流加扰位与所述帧的N个有效载荷位，生成加扰有效载荷；

帧存储模块，存储所述加扰有效载荷和所述同步位。

5、根据权利要求4所述的在系统内基于帧传送信息的装置，其特征在于，所述合并模块包括：

一个模2加法器，用于将所述N个流加扰位与所述帧的N个有效载荷位相加。

6、根据权利要求4所述的在系统内基于帧传送信息的装置，其特征在于，所述同步伪随机数生成模块包括：

一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器，生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

7、一种两级块同步和加扰模块，其特征在于，包括：

同步伪随机数生成模块，在每个物理编码子层帧计时一次，从而生成一个同步位，并在为每帧计时一次后转换至包含m元组状态位的新状态，其中所述m元组状态位可从同步位的有限序列中恢复得到；

加扰伪随机数生成模块，由所述m元组状态位初始化并在每个物理编码子层帧计时N次，从而生成基于所述状态位的密码流；

求和模块，将所述密码流与物理编码层帧的有效载荷相加，生成加扰有效载荷；

加扰模块，基于所述同步位存储所述加扰有效载荷。

8、根据权利要求7所述的两级块同步和加扰模块，其特征在于，所述同步伪随机数生成模块包括：

一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器，从而生成周期长度为2m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

9、根据权利要求8所述的两级块同步和加扰模块，其特征在于，所述加扰伪随机数生成模块包括：

一个连续运算的带有m级本原多项式反馈的最大长度移位寄存器，从而生成周期长度为2^m-1的伪随机二进制序列，包含有2^m-1个1和2^m-1-1个0，其中所述状态位包括m个在先输出位，并且在一个周期内，所述状态位的m元组在2^m-1个非零二进制m元组内循环。

Images