CN103490861B - 用于物理编码子层的加扰方法及装置 - Google Patents
用于物理编码子层的加扰方法及装置 Download PDFInfo
- Publication number
- CN103490861B CN103490861B CN201310474747.6A CN201310474747A CN103490861B CN 103490861 B CN103490861 B CN 103490861B CN 201310474747 A CN201310474747 A CN 201310474747A CN 103490861 B CN103490861 B CN 103490861B
- Authority
- CN
- China
- Prior art keywords
- data
- scrambling
- shift register
- scrambled
- epicycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种用于物理编码子层的加扰方法及装置,加扰方法步骤如下:通过一个移位寄存器接收本轮加扰数据按照物理介质分组传输的每一个分组数据,且每一个周期将移位寄存器中存储的线性序列向左移动一个分组数据的长度;据标准加扰多项式将移位寄存器中存储的线性序列进行加扰;通过状态机检测当前分组数据在本轮加扰数据中的位置,如果当前分组数据为本轮加扰数据的非最末组数据时,则直接将加扰结果输出;如果当前分组数据为本轮加扰数据的最末组数据时,则将加扰结果插入边界标记后输出;加扰装置包括移位寄存器、扰码器和数据输出模块。本发明具有加扰效率高、加扰延迟低的优点。
Description
技术领域
本发明涉及通讯芯片领域,具体涉及一种用于物理编码子层的加扰方法及装置。
背景技术
在通讯芯片中,物理编码子层(PCS)位于链路层和物理介质之间。如图1所示,物理编码子层(PCS)负责按照物理介质的特殊要求,将链路层的数据进行编码和解码,链路层和物理介质之间的收发收需要经过物理编码子层(PCS)才能实现。
目前,物理介质的传输速率已经达到10Gbps~40Gbps。在该速率范围下,为了保证传输数据的正确性,需要遵循IEEE802.3ae标准的64位扰码器和66位间隔的01/10检测机制。
如图2所示, 64位的输入数据X进入发送端的扰码器后,发送端的扰码器按照加扰多项式X^X39^X58进行加扰。其中X代表当前待加扰的数据位,X39和X58分别代表当前数据的第39和58位,^为异或运算符。最后,在64位的加扰结果的右侧附加上随机的01或者10,从而形成最终的66位编码结果。与发送端的过程相反,在接收端,按照IEEE802.3ae的定义,将检测连续的多个01和10字串,从而划定64位扰码数据的边界。而后将扰码结果送入对应的解扰器,以获得原属的64位输入数据。对于图2所示的加扰多项式,其解扰多项式也是X^X39^X58,即使用同一个多项式完成加扰和解扰操作。链路层给出的数据宽度通常为96位。而为了提升传输带宽,通常需要将这96位数据分布在8个物理介质上同步传输,因此每个物理介质在每个周期只能得到12位数据(一个分组数据)。为了使用图2编码器,如图3所示,必须等待至少5个周期凑齐60位数据才能进行一轮编码,这就导致了4个周期的额外延迟。由此可见,现有技术的物理编码子层存在加扰效率低、加扰延迟大的缺点。
发明内容
本发明要解决的技术问题是提供一种每周期能够完成一次编码、加扰效率高、加扰延迟低的用于物理编码子层的加扰方法及装置。
为了解决上述技术问题,本发明采用的技术方案为:
一种用于物理编码子层的加扰方法,其特征在于实施步骤如下:
1)通过一个移位寄存器接收本轮加扰数据按照物理介质分组传输的每一个分组数据,所述移位寄存器将其存储的线性序列每一个周期向左移动一个分组数据的长度;
2)根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰;
3)通过状态机检测当前分组数据在本轮加扰数据中的位置,如果当前分组数据为本轮加扰数据的非最末组数据时,则直接将加扰结果输出;如果当前分组数据为本轮加扰数据的最末组数据时,则将加扰结果插入边界标记后输出。
作为本发明用于物理编码子层的加扰方法的进一步改进:
所述步骤1)中接收的每一个分组数据包含12位输入数据和1个有效位,所述1个有效位用于表示12位输入数据是否为有效数据,所述移位寄存器为60位移位寄存器。
所述步骤2)中标准加扰多项式为X^X39^X58,其中X为当前的待加扰数据位,X39为所述移位寄存器中的第39位,X58为所述移位寄存器中的第58位,^为异或运算符。
所述步骤3)中将加扰结果插入边界标记具体是指将加扰结果的最低位进行取反,附加在13位加扰结果的最低位,使得在加扰结果的高12位的尾部形成由“01”或“10”构成的边界标记。
本发明还提供一种用于物理编码子层的加扰装置,包括:
移位寄存器,用于接收本轮加扰数据按照物理介质分组传输的每一个分组数据,将其存储的线性序列每一个周期向左移动一个分组数据的长度;
扰码器,根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰;
数据输出模块,用于通过状态机检测当前分组数据在本轮加扰数据中的位置,如果当前分组数据为本轮加扰数据的非最末组数据时,则直接将加扰结果输出;如果当前分组数据为本轮加扰数据的最末组数据时,则将加扰结果插入边界标记后输出。
作为本发明用于物理编码子层的加扰装置的进一步改进:
所述移位寄存器为60位移位寄存器,所述移位寄存器接收的每一个分组数据包含12位输入数据和1个有效位,所述1个有效位用于表示12位输入数据是否为有效数据。
所述扰码器的标准加扰多项式为X^X39^X58,其中X为当前的待加扰数据位,X39为所述移位寄存器中的第39位,X58为所述移位寄存器中的第58位,^为异或运算符。
所述数据输出模块包含边界标记模块,所述边界标记模块用于将加扰结果插入边界标记具体是指将加扰结果的最低位进行取反,附加在13位加扰结果的最低位,使得在加扰结果的高12位的尾部形成由“01”或“10”构成的边界标记。
本发明用于物理编码子层的加扰方法具有下述优点:现有技术的加扰器使用的标准多项式由于需要用到前58位、前39位,因此必须在本轮加扰的60位数据全部到齐以后才能借助前58位、前39位进行加扰,因此每一轮加扰都需要等待所有组输入数据到齐才能开始,其加扰是以60位为粒度的。而本发明通过一个移位寄存器接收本轮加扰数据按照物理介质分组传输的每一个分组数据,且每一个周期将移位寄存器中存储的线性序列向左移动一个分组数据的长度,根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰,并通过状态机插入边界标记,能够在使用相同加扰多项式的情况下实现以一个分组数据为粒度的加扰,因此无需象IEEE802.3ae标准扰码器那样等待60位数据全部到齐,而只需等待一个分组数据即可进行加扰操作,从而解决了标准扰码器延迟太大的缺陷,具有加扰效率高、低延迟的特点。
本发明用于物理编码子层的加扰装置为本发明用于物理编码子层的加扰方法对应的装置,也具有本发明用于物理编码子层的加扰方法相同的技术效果,在此不再赘述。
附图说明
图1为现有技术通讯芯片的框架结构示意图。
图2为现有技术的IEEE802.3ae标准的扰码器结构流程示意图。
图3为本发明实施例方法的流程示意图。
图4为本发明实施例与现有技术的加扰效率对比示意图。
图5为本发明实施例装置的框架结构示意图。
具体实施方式
如图3所示,本实施例用于物理编码子层的加扰方法的实施步骤如下:
1)通过一个移位寄存器接收本轮加扰数据按照物理介质分组传输的每一个分组数据,移位寄存器将其存储的线性序列每一个周期向左移动一个分组数据的长度;
2)根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰;
3)通过状态机检测当前分组数据在本轮加扰数据中的位置,如果当前分组数据为本轮加扰数据的非最末组数据时,则直接将加扰结果输出;如果当前分组数据为本轮加扰数据的最末组数据时,则将加扰结果插入边界标记后输出。
本实施例中,一轮加扰数据包含5个周期,对应输入5个分组数据,步骤1)中接收的每一个分组数据包含12位输入数据和1个有效位,1个有效位用于表示12位输入数据是否为有效数据,移位寄存器为60位移位寄存器。12位输入数据和1个有效位共构成13位的一个分组数据, 13位的一个分组数据被存放在60位移位寄存器中。
本实施例中,步骤2)中标准加扰多项式为X^X39^X58,其中X为当前的待加扰数据位,X39为移位寄存器中的第39位,X58为移位寄存器中的第58位,^为异或运算符。标准加扰多项式将移位寄存器中存储的线性序列进行加扰得到13位加扰结果。而这13位加扰结果如何送到输出,取决于当前的12位分组数据在整个66位加扰中处于什么位置,本实施例中这一信息由状态机记录。该状态机包含从1到5共5个状态,对于1到4的状态,直接将13位加扰结果送到输出;而对于状态5,则在13位加扰结果的基础上插入01或者10的边界标记,这一标记通过对13位加扰结果的最低位进行取反并输出来完成。本实施例中,步骤3)中将加扰结果插入边界标记具体是指将加扰结果的最低位进行取反,附加在13位加扰结果的最低位,使得在加扰结果的高12位的尾部形成由“01”或“10”构成的边界标记,形成14位包含边界标记的加扰结果。
本实施例通过一个移位寄存器接收本轮加扰数据按照物理介质分组传输的每一个分组数据,且每一个周期将移位寄存器中存储的线性序列向左移动一个分组数据的长度,根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰,通过状态机检测当前分组数据在本轮加扰数据中的位置,如果当前分组数据为本轮加扰数据的非最末组数据时,则直接将加扰结果输出;如果当前分组数据为本轮加扰数据的最末组数据时,则将加扰结果插入边界标记后输出,利用移位寄存器中存储的线性序列,能够在使用相同加扰多项式的情况下实现以一个分组数据为粒度的加扰,因此无需像IEEE802.3ae标准扰码器那样等待60位数据全部到齐,而只需等待一个分组数据即可进行加扰操作,从而解决了标准扰码器延迟太大的缺陷,具有加扰效率高、低延迟的特点。
本实施例针对IEEE802.3ae标准的扰码器延迟太大的缺陷,通过多周期的扰码器实现方式,通过移位寄存器接收分组数据并构建线性序列,通过该线性序列能够利用标准加扰多项式来完成输入数据的加扰,确保兼容物理层编码子层,因此不需要等待所有分组数据到齐,通过每周期能够完成一次编码。如图4所示,本实施例的一轮加扰数据的5个分组数据依次在5个周期内输入移位寄存器,由于不需要等待所有分组数据到齐,通过每周期能够完成一次编码,因此相当于在一轮加扰数据的5个周期上切分为的5个周期上的5个子函数f1、f2、f3、f4和f5,保证每个周期输入的13位数据,能够立即开始加扰并输出13位的加扰结果,从而节省个周期的等待时间,从而能够降低延迟,提高加扰的效率。
如图5所示,本实施例用于物理编码子层的加扰装置包括:
移位寄存器,用于接收本轮加扰数据按照物理介质分组传输的每一个分组数据,将其存储的线性序列每一个周期向左移动一个分组数据的长度;
扰码器,根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰;
数据输出模块,用于通过状态机检测当前分组数据在本轮加扰数据中的位置,如果当前分组数据为本轮加扰数据的非最末组数据时,则直接将加扰结果输出;如果当前分组数据为本轮加扰数据的最末组数据时,则将加扰结果插入边界标记后输出。
本实施例中,移位寄存器为60位移位寄存器,移位寄存器接收的每一个分组数据包含12位输入数据和1个有效位,1个有效位用于表示12位输入数据是否为有效数据。因此,移位寄存器每一个周期接收13位输入数据,且将其存储的线性序列每一个周期向左移动13位的长度。
本实施例中,扰码器的标准加扰多项式为X^X39^X58,其中X为当前的待加扰数据位,X39为移位寄存器中的第39位,X58为移位寄存器中的第58位,^为异或运算符。
本实施例中,数据输出模块包含边界标记模块,边界标记模块用于将加扰结果插入边界标记具体是指将加扰结果的最低位进行取反,附加在13位加扰结果的最低位,使得在加扰结果的高12位的尾部形成由“01”或“10”构成的边界标记,形成14位包含边界标记的加扰结果。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种用于物理编码子层的加扰方法,其特征在于实施步骤如下:
1)通过一个移位寄存器接收本轮加扰数据按照物理介质分组传输的每一个分组数据,所述移位寄存器将其存储的线性序列每一个周期向左移动一个分组数据的长度;
2)根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰;
3)通过状态机检测当前分组数据在本轮加扰数据中的位置,如果当前分组数据为本轮加扰数据的非最末组数据时,则直接将加扰结果输出;如果当前分组数据为本轮加扰数据的最末组数据时,则将加扰结果插入边界标记后输出。
2.根据权利要求1所述的用于物理编码子层的加扰方法,其特征在于:所述步骤1)中接收的每一个分组数据包含12位输入数据和1个有效位,所述1个有效位用于表示12位输入数据是否为有效数据,所述移位寄存器为60位移位寄存器。
3.根据权利要求2所述的用于物理编码子层的加扰方法,其特征在于:所述步骤2)中标准加扰多项式为X^X39^X58,其中X为当前的待加扰数据位,X39为所述移位寄存器中的第39位,X58为所述移位寄存器中的第58位,^为异或运算符。
4.根据权利要求3所述的用于物理编码子层的加扰方法,其特征在于:所述步骤3)中将加扰结果插入边界标记具体是指将加扰结果的最低位进行取反,附加在13位加扰结果的最低位,使得在加扰结果的高12位的尾部形成由“01”或“10”构成的边界标记。
5.一种用于物理编码子层的加扰装置,其特征在于包括:
移位寄存器,用于接收本轮加扰数据按照物理介质分组传输的每一个分组数据,将其存储的线性序列每一个周期向左移动一个分组数据的长度;
扰码器,根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰;
数据输出模块,用于通过状态机检测当前分组数据在本轮加扰数据中的位置,如果当前分组数据为本轮加扰数据的非最末组数据时,则直接将加扰结果输出;如果当前分组数据为本轮加扰数据的最末组数据时,则将加扰结果插入边界标记后输出。
6.根据权利要求5所述的用于物理编码子层的加扰装置,其特征在于:所述移位寄存器为60位移位寄存器,所述移位寄存器接收的每一个分组数据包含12位输入数据和1个有效位,所述1个有效位用于表示12位输入数据是否为有效数据。
7.根据权利要求6所述的用于物理编码子层的加扰装置,其特征在于:所述扰码器的标准加扰多项式为X^X39^X58,其中X为当前的待加扰数据位,X39为所述移位寄存器中的第39位,X58为所述移位寄存器中的第58位,^为异或运算符。
8.根据权利要求7所述的用于物理编码子层的加扰装置,其特征在于:所述数据输出模块包含边界标记模块,所述边界标记模块用于将加扰结果插入边界标记具体是指将加扰结果的最低位进行取反,附加在13位加扰结果的最低位,使得在加扰结果的高12位的尾部形成由“01”或“10”构成的边界标记。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310474747.6A CN103490861B (zh) | 2013-10-12 | 2013-10-12 | 用于物理编码子层的加扰方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310474747.6A CN103490861B (zh) | 2013-10-12 | 2013-10-12 | 用于物理编码子层的加扰方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103490861A CN103490861A (zh) | 2014-01-01 |
CN103490861B true CN103490861B (zh) | 2016-08-24 |
Family
ID=49830842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310474747.6A Active CN103490861B (zh) | 2013-10-12 | 2013-10-12 | 用于物理编码子层的加扰方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103490861B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1866832A (zh) * | 2004-11-03 | 2006-11-22 | 美国博通公司 | 在系统内基于帧传送信息的方法和装置 |
CN103051415A (zh) * | 2011-10-12 | 2013-04-17 | Nxp股份有限公司 | 用于通信系统的将比特编码为符号的设备和方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7284182B2 (en) * | 2003-07-30 | 2007-10-16 | Alcatel | Error correction on M-bit encoded links |
KR100586047B1 (ko) * | 2004-11-03 | 2006-06-08 | 한국전자통신연구원 | PCI Express 프로토콜용 16비트 데이터스크램블링/디스크램블링 장치 및 방법 |
-
2013
- 2013-10-12 CN CN201310474747.6A patent/CN103490861B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1866832A (zh) * | 2004-11-03 | 2006-11-22 | 美国博通公司 | 在系统内基于帧传送信息的方法和装置 |
CN103051415A (zh) * | 2011-10-12 | 2013-04-17 | Nxp股份有限公司 | 用于通信系统的将比特编码为符号的设备和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103490861A (zh) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103141066B (zh) | 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法 | |
CN101662636B (zh) | 一种安全高速差分串行接口 | |
JP2017514238A5 (zh) | ||
CN101510819B (zh) | 速率匹配方法及装置 | |
US8254291B2 (en) | Ethernet device and lane operating method | |
JP2018501706A5 (zh) | ||
JP2018160907A (ja) | トランシーバのためのフレキシブルprbsアーキテクチャ | |
CN101478462B (zh) | 存储数据读取和写入的装置和方法及固态硬盘 | |
CN103905467A (zh) | 图像数据网络单向物理信道高效安全导入系统及其应用 | |
CN103490861B (zh) | 用于物理编码子层的加扰方法及装置 | |
CN107005508A (zh) | 数据处理方法和数据处理装置 | |
CN109728853B (zh) | 一种数据处理的方法、设备及存储介质 | |
JP2016504784A5 (zh) | ||
EP2582107A3 (en) | Device and method for encoding bits to symbol for a communication system | |
US9337959B2 (en) | Defect propagation of multiple signals of various rates when mapped into a combined signal | |
CN110912841B (zh) | 面向128bit位宽的SRIO协议控制字符与数据包分离系统 | |
CN1964478A (zh) | 数字视频广播系统中加扰/解扰的随机化处理方法 | |
CN102394655A (zh) | Mic总线上的曼码转换方法 | |
CN1301605C (zh) | 一种高速串行数据的随路时钟传输装置 | |
KR102108380B1 (ko) | 송신 데이터 오류를 복구하도록 작동하는 인터페이스 회로 | |
CN103199953A (zh) | 数据传输方法和装置、通信设备 | |
US9401803B2 (en) | Flexible scrambler/descrambler architecture for a transceiver | |
CN107360594B (zh) | 一种信息处理方法及装置 | |
US9048889B1 (en) | High-speed data communications architecture | |
CN102064912A (zh) | 高速数字信号光纤传输的线路编解码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |