KR960008031B1

KR960008031B1 - 디지탈 셀룰러 통신용 암호화 방법 및 그 시스템

Info

Publication number: KR960008031B1
Application number: KR1019930700104A
Authority: KR
Inventors: 월킨스 덴트 폴
Original assignee: 에릭슨 인코포레이티드; 맨스 에켈로프
Priority date: 1990-07-20
Filing date: 1991-07-18
Publication date: 1996-06-19
Also published as: MX9100126A; HK29795A; GB2261348B; CN1059999A; KR100214763B1; CA2087616A1; GB2261348A; GB9226395D0; JPH06501350A; BR9106663A; AU645464B2; WO1992002089A1; NZ238651A; CA2087616C; CN1032039C; JP2688659B2; AU8433191A

Abstract

내용 없음.

Description

디지털 셀룰러 통신용 암호화 방법 및 그 시스템

제1도는 이동스위칭 센터, 다수의 베이스 스테이션 그리고 다수의 이동스테이션을 포함하는 셀룰러 무선통신 시스템의 도식적 도면.

제2도는 본 발명 시스템의 한 실시예에 따라 사용된 이동스테이션 장치의 개략적 블록도표.

제3도는 본 발명 시스템의 한 실시예에 따라 사용된 베이스 스테이션의 개략적 블록도표.

제4도는 종래기술 키이스트림 발생기의 개략적 블록도표.

제5도는 본 발명에 따라 구성된 한 암호화 시스템의 키이 스트림 발생기회로의 개략적 블록도표.

제6도는 제5도에 도시된 키이스트림 발생기의 두 번째 확장 단계에 대한 일부분 개략적 블록도표.

* 도면의 주요 부분에 대한 부호의 설명

100 : 마이크로폰 102 : FACCH발생기

103 : SACCH발생기 104,105,106 : 채널암호기

107 : 멀티플렉서 108 : 2-버스트 인터리버(20burst interleaver)

109 : 모듈러-2가산기 110 : 버스트 발생기

113 : 이퀼라이저 114 : 20ms 프레임 계수기

115 : 암호화유닛 117 : RF모듈레이터

118 : 전송주파수합성기 119 : 전력증폭기

120,121 : 안테나 122 : 수신기

123 : 수신주파수합성기 124 : RF복조기

125 : IF변조기 126 : 기호탐지기

127 : 모듈러-2가산기 128 : 디-인터리버(deinterleaver)

129,130 : 채널해독기 131 : 음성해독기

132 : FACCH탐지기 133 : 스피커

134 : 마이크로프로세서 135 : 22-버스트 디인터리버

136 : 채널해독기 137 : SACCH해독기

138 : 디스플레이출력유닛 201 : 블록계수기

202 : 조합논리회로 204 : 동기화메카니즘

207 : 조합논리회로 208 : 레지스터(register)

212 : 키이블럭

본 발명은 셀룰러 통신장치용의 연속 암호 동기화장치에 대한 동시 계류중인 미국특허원 제556,102호 있으며 또한 핸드오프에 따른 암호화 시스템의 재동기화 방법 및 그 시스템에 대한 역시 동시 계류중인 미국특허원 제556,103호에 대한 내용을 담고있기도 하다. 이들 두 출원 본원과 동일자로 제출되었으며 본 발명의 양수인에게 양도된 바 있다. 이들 출원과 그 내용이 본원 명세서에서 참고로서 인용된다.

본 발명은 디지털 셀룰러 통신 시스템에 관한 것이며, 특히 그같은 시스템내에서 자료 통신의 암호화를 위한 방법 및 장치에 대한 것이다.

셀룰러 무선 통신은 아마도 세계적인 전화통신 산업분야에서 가장 빠르게 성장하는 분야이다. 비록 셀룰러 무선 통신 시스템이 현재의 전화통신 시스템의 단지 일부를 차지하지만, 그 차지하는 비중이 점차로 증가하고 있으며 머지않은 장래에 건 전화통신 시장의 주요부분을 차지하게 될 것이다. 이같은 믿음은 가입자들을 네트워크내에서 선으로 연결시키는 기술에 의존하던 종래의 전화통신 네트워크의 고유한 제한을 염두해본다면 가능하다는 결론에 도달하게된다. 가량 가정용 또는 사무소용 전화는 한정된 최대길이의 전화코드에 의해 벽콘센트 또는 전화척에 연결된다. 마찬가지로 전화선은 전화콘센트를 전화회사의 로컬 스위칭 사무소에 연결시킨다. 따라서 전화 이용중의 움직임은 전화 코드의 길이에 의해 제한을 받을뿐 아니라, 동작중인 전화 콘센트 즉 로컬 스위칭 사무소에 연결된 콘센트의 이용한도에 의해 제한을 받게된다. 셀룰러 무선 시스템의 발생은 이같은 제한을 극복하고 전화사용자에게 다른 사람들과의 효과적으로 대화할 수 있는 능력을 희생시키지 않고 집 혹은 사무소에서 자유로이 이리저리 움직이도록 허용하고자 하는 대화할 수 있는 능력을 희생시키지 않고 집 혹은 사무소에서 자유로이 이리저리 움직이도록 허용하고자하는 바램이 있었기 때문이다. 대표적인 셀룰러 무선 시스템이서, 사용자 혹은 사용자의 자동차는 베이스 스테이션과 대화하며 사용자를 시스템내의 다른 이동 스템이션을 그리고 공중절환식 전화 네트워크(PSTN) 랜드라인(landline)측으로 연결시키는 비교적 작은 무선장치를 지닌다.

기존에 셀룰러 무선 통신 시스템의 중요한 단점은 아날로그 무선 전송이 쉽게 간섭받는다는 것이다. 특히 이동 스테이션과 베이스 스테이션 사이의 몇가지 혹은 모든 통신은 권한을 받지 않은자에 의해서도 단순히 적절한 전자수신기를 통신 주파수에 맞추므로써 모니터되어질 수 있다. 따라서 이같은 수신기에 접근할 수 있으며 도청에 관심이 있는자는 누구라도 아무런 처벌없이 통신의 사생활을 침해할 수 있게된다. 전자적인 동청을 불법으로 하려는 노력이 경주되어왔으나, 그같은 행동이 은밀히 일어나는 관계로 대부분의 경우는 탐지되지 않으며 따라서 처멀을 할수도 없고 막을 수도 없게되는 것이다. 이에 따라 경쟁자가 일개 개인의 사적인 대화에 주파수를 맞추어 놓으리라는 가능성은 셀룰러 무선 통신 시스템의 대중화를 막아왔으며, 개인사업과 정부기관에서의 이같은 시스템의 사용을 위험하여왔다.

최근들어 미래의 셀룰러 무선 통신시스템을 아날로그 기술이 아니라 디지털 기술을 사용해서 실현되리라는 것이 분명해졌다. 디지털로의 지시를 받게된다. 단일의 아날로그 또는 음성 무선주파수(RF) 채널은 4개에서 6개까지의 디지털 또는 자료 RF채널을 수용할 수 있다. 따라서 음성채널을 통해서 전송시키기 이전에 음성을 디지털 화하므로써, 채널용량 따라서 전체 시스템의 용량이 음성채널의 대역폭을 증가시키지 않고 크게 증가될 수 있다. 당연할 결과로서, 시스템은 매우 낮은 가격으로 상당히 많은 수의 이동스테이션들을 핸들할 수 있다.

비록 아날로그-디지탈 셀룰러 무선 시스템 스위치가 베이스 스테이션과 이동시테이션 사이의 통신 보안에서의 문제점들을 다소 개선하기는 한다해도 전자동청의 위험이 제거되는 것과는 거리가 멀다. 디지털 신호를 해독하고 본래의 음성을 발생시킬 수 있는 디지털 수신기가 만들어질 수 있다. 이같은 하드웨어는 더욱더 복합하며 아날로그 전송의 경우에서보다 더욱 비싸고, 그럼에도 디지털 셀룰러 무선 시스템에서의 고도의 사적이거나 중요한 대화가 제3자에 의해 모니터될 수 있으며 시스템 사용자에게 손해를 끼칠 가능성이 있는 것이다. 또한 전화대화를 제3자가 도청하리라는 이유로 정부관청에서는 셀룰러 통신의 사용을 배제시키고 왔다. 사업가들도 보안이 누출될 가능성에 민감해지게 된다. 따라서 셀룰러 시스템을 종래의 유선 네트워크에 대한 명실상부한 대체상품으로 만들기 위해 통신의 모안이 적어도 얼마간의 회로에서 이용될 수 있어야만 하는 것이다.

비밀자료의 무선전송에 의해 발생된 보안문제를 제거하기 위한 여려가지 해결방안이 제의되어왔다. 몇가지의 기존 통신 시스템에 의해 실현되는 한가지 공지된 해결방안은 비밀 알고리즘을 사용하여 디지털 자료를 전송하기전에 이해하기 어려운 형태로 암호화(스크램블)하는 것이다. 가령 BYTE 매거진의 1990년 6월호 제311-324쪽에서 릭 르리헨(Rick Grehan)의 클럭과 자료(Clock과 data)라는 타이틀의 논고는 암호기법 시스템의 일반적 논의에 대한 것이다. 현재 사용되고 있는 대부분의 시스템에서는 음성이 암호화 장치를 통해서 디지털 화되고 처리되어 권한있는 수신자에 의해 해독되는 때까지 무작위 또는 의사 무작위의 특성을 지니게되는 한 통신신호를 발생시키도록 한다. 암호화 장치에 의해 사용된 특정 알코리즘은 개인소유의 알고리즘 또는 공중영역에서 발견되는 알고리즘일 수 있다. 이같은 기술의 또다른 배경이 1979년 8월 발간의 Scientific American 제146-167쪽에서 마틴 이 헬맨(Martin E. Hellman)의 공중-키이 암호화 수학이라는 논고에서 발견된다.

1977년 미국 작가 표준사무국은 자료 암호화 스탠다드(DES)라고 규정된 비밀 알고리즘을 발견하였다. (미국) 국가 기술 정보 서비스(1977)의 연장정보 처리 스탠다드 공보 (46)(EIPS FUB 46)을 참고하기 바란다. 암호화의 DES방법은 널리 알려진 산술적 알고리즘을 사용하며, 이는 한 스트림의 무작위 번호 그리고 64비트 이진단어로 구성된 자료 암호화 키이를 사용한다. 대표적으로 ASCIT포맷에서의 디지털 자료는 명백히 무작위 순서의 비트로 변형된다. 암호화된 자료는 만약 어떠한 64비트의 이진단어일 수도 있는 암호화 키이가 암호화된 자료의 수신기에 알려져 있기만 한다면 표준의 DES해독과정에 따라 해독될 수 있다. DES암호화 및 해독 과정이 공공하게 알려져 있기 때문에 키이의 보안은 DES의 유효한 사용에 중요하다.

DES암호화/해독과정을 실현시키는 종래의 장치는 첫 번째 입력으로서 암호화될 자료를 그리고 두 번째 입력으로서 64비트키이를 수신하는 집적된 회로의 형태이다. 대부분의 그와 같은 장치는 암호 피이드백(CFB) 모드로 동작하며 여기서 암호화된 자료가 DES장치로의 제3입력으로 제공되어 암호화되고 있는 자료가 동일한 문자의 반복된 순서적용을 막도록 한다. 자료의 CFB암호화의 주요한 장점은 암호화된 자료를 자체적으로 동기화 한다는 것이다. RF링크를 통해 동작되는 CFB장치의 주요한 장점은 수신기 민감도에 관계한 오차곱셈에 의해 발생된 이동스테이션의 동작범위가 줄어든다는 것이다. 즉 암호화된 자료의 전송시 단일오차는 평균 해독될 자료내에 오차로 되어질 반비트를 발생시키며 이는 높은 배율의 전송오차율을 발생시킨다. 따라서 이동 스테이션은 전송된 자료비트의 착오순서를 피하기 위해 충분히 높은 신호대잡음 비를 유지시키도록 베이스 스테이션의 일정한 제한범위내에 남아있어야 한다. 오차 곱셈은 CFB에서 발생되는데 이는 착오로 수신된 비트가 그같은 오파가 전파되어서 수신기가 결국 재동기화될때까지 해독장치로 계속해서 되공급된다.

CFB동작모드에서 맞게되는 오차곱셈(error multipication)문제로부터 어려움을 격지 않는 자료동기화를 위한 또다른 공지의 기술은 계수기 어드레싱(CA)이다. CA동작모드에서 키이스트림 발생기는 다수의 키이 자료 비트를 담고있는 암호화 키이를 처리하므로써 의사-무작위 키이스트림을 발생시키도록 사용된다. 이같은 키이스트림은 다음에 자료 신호를 암호화하도록 암호화 장치에 의해 사용된다. 통상적으로 키이스트림에는 배타적 OR(XOR) 논리 게이트에 의해 한 비트적 자료신호가 추가되어 스크램블된 하나의 이진자료 신호를 발생시키도록 한다. 이같은 스크램블된 신호를 같은 이진 동기화 키이와 함께 초기화된 한 동일한 키이스트림 발생기에 의하여 동기화하여 발생된 한 동일한 키이스트림을 추가하므로써 디스크램블된다(descrembled). 이와같은 방법으로 암호화장치는 의사-무작위 계수기에 의해 주소지정될 수 있다. 따라서 CA모드에서 스크램블러와 디스크램블러 사이의 계속된 비트 동기화가 주기적인 키이 발생기 자료 전달을 필요로 하지 않고 디스크램블 키이 발생기의 적절한 동작을 허용하기 위해 요구된다. 불행하게도 셀룰러 무선 시스템에서 RF채널을 통한 비트 동기화는 수신장치 가까이의 장해 영향을 받아 발생된 다중 경로 간섭 패턴을 통해 이동 스테이션의 이동에 의해 발생된 주로 레이레이 페이딩(Rayleight fading) 현상 때문에 이를 유지시키기가 매우 어렵다. 암호화 회로와 위상이 다른 해독회로 그리고 수신기에서 발생된 출력을 통한 전송시 신호오차 비트는 의미가 없다. CA기술은 비트 전송오차에 대해 더욱 견고해야하는 무선링크 암호화에는 적절하지 않다.

연속된 비트 동기화를 유지해야하는 것이 어렵기 때문에 일상용 또는 프레임수의구동 키이스트림 발생기를 사용하도록 한다. 이같은 키이스트림 발생기는 일상용 계수기 즉 시,분,초에 동기화되거나, 단순한 수계수기에 동기화될 수 있거나 암호화 및 해독회로가 하나가 다른 하나와 동기화하지 않는 경우 현태의 계수를 전송할 수 있다.

일상용 또는 프레임 수 구동 키이스트링 발생기를 사용하는 시스템내 통신보안을 증가시키기 위해, 의사-무작위 키이스트림내 각 비트의 크기는 암호화 키이내의 모든 키이비트 크기의 함수이도록되는 것이 바람직하다. 이와 같이 하여, 암호화된 신호를 디스크램블하고자 하는 사람은 약 일백개(100)비트 혹은 그 이상의 비트일 수 있는 암호화 키이의 모든 비트를 브레이크(break)혹은 중단시켜야 한다. 이같은 타입의 키이스트림은 대개 일상을 계수기의 계수를 사용하는 한 선택된 알고리즘에 따라 암호화 키이단어를 수학적으로 확장시키므로써 발생된다. 그러나 만약 암호화 키이의 모든 비트가 키이스트림내의 모든 비트에 영향을 미치고자 한다면 그리고 키이스트림이 한 비트씩 자료 스트림 비트로 추가되게된다면, 초당 키이단어 확장 계산의 요구된 수는 굉장히 크며 시스템의 실시간 계산능력을 쉽게 초과할 수 있을 것이다. 필요한 계산을 위해서는 슈퍼 컴퓨터를 사용해야 할 것이나 이같은 목적을 위해 슈퍼 컴퓨터를 사용하는 것은 비용이 과다한 것이된다. 따라서 종래의 마이크로프레서와 종래의 마이크로프로세서 속도로 키이스트림의 확장을 달성하기 위한 방법 및 장치가 필요한 것이다.

본 발명의 한 특징에 따라 본 발명은 디지털 자료를 암호화하는데 사용하기 위한 의사-무작위 비트 순서를 발생시키는 방법을 포함한다. 이 방법은 각각이 적어도 상기 선택된 키이비트 일부의 함수인 다수의 다중-비트를 발생시키며, 한 메모리내 이산위치에 상기 다수의 다중-비트값 각각을 지정함을 포함한다. 비트값의 순서는 각 동작 주기에 응답해서 레지스터내에 담긴 현재의 값을 증가시키므로써 한 레지스터내에서 발생된다. 다중-비트값의 순서는 첫 번째로 사전 선택된 알고리즘에 따라 주기적으로 계산되며 이들 비트값 각각은 상기 메모리내에 저장된 다중-비트값과 상기 레지스터내에 담긴 비트값중 적어도 하나의 함수이다. 상기 레지스터내에 담긴 비트값중 적어도 하나의 함수이다. 상기 레지스터내의 내용은 각 계산의 결과로써 획득된 값으로 주기적으로 리세트되며 한 다중-비트 키이단어는 주기적으로 추출되며 이는 각 계산의 결과로써 획득된 값의 함수이다. 다중-비트 키이단어들은 뒤에 상기 의사-무작위 비트순서내로 혼합된다. 한 실시예에서 발생된 다수의 다중-비트값들은 각각 선택된 모든 키이 비트들의 함수이다.

본 발명의 다른 한 특징에 따라 본 발명은 한 암호화 서브시스템을 가지는 셀룰러 통신 시스템을 포함하며 서브시스템은 두 단계에서 의사-무작위 키이스트림을 발생시키기 위해 한 비밀키이를 사용하는 키이 스트림 발생기를 포함한다. 먼저 비밀키이가 알고리즘에 따라 확장되어 메모리내에 저장된 한 조사테이블을 발생시키도록 한다. 다음에 회로가 키이(key)와 조사테이블내에 저장된 자료와 함께 레지스터의 계수를 사용하여 전송이전에 자료와 혼합되는 의사-무작위 키이스트림을 발생시키도록 한다. 본 발명의 시스템을 조사테이블내에 저장된 자료 그리고 비밀키이와 함께 일상용 구동 계수기를 사용하며 이들 모드를 사용해서 키이스트림을 발생시키도록 한다. 두 전송기와 수신기 모두에서의 이같은 계수기를 비동기화가 발생하는 경우 주기적으로 재동기화될 수 있다.

본 발명의 또다른 특징에 따라 본 발명은 베이스 스테이션과 이동유닛에 의해 전송되고 수신되는 디지털 자료의 스트림이 암호기법적으로 암호화되어 전화통신의 보안을 제공하도록 하는 한 디지털 셀룰러 통신 시스템을 포함한다. 이같은 시스템은 이진 비트의 의사-무작위 키이스트립을 시스템내 각 송신기와 수신기의 다지탈 신호를 지니는 정보에 추가하여 시스템내에서 전송 및 수신되어질 디지털 자료 스트립을 발생시키기 위한 수단을 사용한다. 다수의 선택된 비밀키이 비트의 함수로서 이전비트의 의사-무작위 키이스트립을 발생시키기 위한 수단이 한 메모리내의 이산위치에 다수의 다중-비트값 각각을 저장하기 위한 수단과 함께 각각이 선택된 키이비트 적어도 일부의 함수인 다수의 다중-비트값을 발생시키기 위한 수단을 포함한다. 레지스터내의 한 순서의 값들을 발생시키기 위한 수단이 각 동작주기에 응답해서 레지스터내에 담긴 현재의 값을 증가시킨다. 이 시스템은 또한 첫 번째로 사전 선택된 다중-비트 값에 따라 다중-비트값들의 한 순서를 주기적을 계산하기 위한 수단을 포함하며 이때의 비트값 각각은 메모리내에 저장된 다중-비트값과 레지스터내에 담기값중 적어도 하나의 함수이며, 각 계산의 결과로써 획득된 값으로써 레지스터의 내용을 주기적으로 리세트하기 위한 각 수단을 포함한다. 각 계산의 결과로써 획득된 한 값의 함수인 다중-비트 키이단어는 전송되고 수신되어질 디지털 자료의 스트림을 암호기법적으로 암호화하고 해독하도록 사용된 이진비트의 의사-무작위 키이스트림내로 주기적으로 추출되어 혼합된다.

하기에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.

제1도에서는 본 발명과 관계하는 타입의 종래의 셀룰러 무선 통신 시스템이 도시된다. 제1도에서는 임의의 지리학적 관할이 여러개의 연속된 무선 범위 영역들 혹은 셀 C1-C10으로 나뉘어져 있다. 제1도의 시스템이 10개의 셀만을 포함하는 것으로 되어있지만 실제에는 이같은 셀의 수가 훨씬 더 많을 수가 있다는 것을 이해하여야 한다.

다수의 베이스 스테이션 B1-B10중 해당되는 하나로 지정된 한 베이스 스테이션이 셀 C1-C10 각각내에 위치하며 이와 관계를 맺고 있다. 베이스 스테이션 B1-B10 각각은 당해분야에서 잘 알려진 바와 같이 송신기, 수신기 및 제어기를 포함한다. 제1도에서 베이스 스테이션 B1-B10은 셀 C1-C10의 중심에 위치하며 전방향성의 안테나가 장치된다. 그러나 셀룰러 무선 시스템의 다른 구성에서 베이스 스테이션 B1-B10은 셀 C1-C10의 중심 주변에 혹은 이로부터 멀리 떨어져 위치하며 전 방향으로 혹을 일정 방향으로 무선신호로 셀 C1-C10을 비추게 된다. 따라서 제1도의 셀룰러 무선 시스템의 나타냄은 단지 설명목적을 위한 것이며 셀룰러 무선 시스템의 가능한 실현에 대한 제한을 나타내도록 한 것은 아니다.

계속해서 제1도를 보게되면 다수의 이동스테이션 M1-M10이 셀 C1-C10내에서 발견된다. 역시 단지 10개의 이동 스테이션만이 제1도에서 도시되어 있으나 이동 스테이션의 실제수는 훨씬 크고 베이스 스테이션의 수를 일정하게 초과할 것이다. 또한 이동 스테이션 M1-M10의 어느것도 셀 C1-C10들중 어느셀내에서는 찾아볼수 없기도 하며, 어느 특정된 한 셀내에 이동 스테이션 M1-M10이 있고 없고 하는 것은 한 셀내의 한위치에서 다른 한위치로 혹은 한 셀로부터 인접한 혹은 이웃하는 셀로 이동하는 각 이동 스테이션 M1-M10의 개별적인 바램에 달려 있게된다.

이동 스테이션 M1-M10 각각은 하나 또는 두 개이상의 베이스 스테이션 B1-B10과 이동 스테이션 센터 MSC를 통해서 전화호출을 개시하기도 하고 수신하기도 한다. 이동 스위칭 센터 MSC는 통신 링크, 가령 케이블에 의해 베이스 스테이션 B1-B10 각각에 그리고 도시되지 않은 고정된 공중 스위칭 전화 네트워크(PSTN) 또는 집적된 시스템 디지털 네트워크(ISDN) 장치를 포함하는 유사한 고정 네트워크에 연결된다. 이동 스위칭센터 MSC와 베이스 스테이션 B1-B10 사이 혹은 이동 스위칭센터 MSC와 PSTN 또는 ISDN 사이의 관련된 연결은 제1도에서 완전하게 도시되지 않으나 당해분야에 통상의 지식을 가진자에게 잘알려져 있다. 이와 유사하게 셀룰러 무선 시스템내에는 하나이상의 이동 스위칭을 포함하며 각 추가의 이동 스위칭 센터를 케이블 또는 무선 링크를 통해서 각기다른 그룹의 베이스 스테이션과 다른 이동 스위치센서로 연결시키는 것도 알려져 있다.

셀 C1-C10 각각은 다수의 음성채널 그리고 적어도 하나의 접근 또는 제어채널을 할당받는다. 이때의 제어채널은 유닛들로 전송되거나 이들로부터 수신된 정보에 의해서 이동 스테이션의 동작을 제어하거나 감독하도록 사용된다. 이같은 정보는 유입되는 호출신호, 유출되는 호출신호, 페이지신호, 페이즈 응답신호, 위치 등록신호 음성채널할당, 그리고 한 이동 스테이션이 한 셀의 무선범위로부터 다른 한셀의 무선범위내로 이동하는때 핸드오프(handoff)지시를 포함할 수 있다. 제어 또는 임성채널은 아날로그 또는 디지털 모드이거나 이들을 혼합한 모드로 동작될 수 있다. 디지털 모드에서 음성 또는 제어신호와 같은 아날로그 메시지는 RF채널을 통한 전송 이전에 디지털 신호표시로 변환된다. 컴퓨터 또는 디지털화된 음성장치에 의해 발생된 것과 같은 순수한 자료 메시지는 포맷되어 한 디지털 채널을 통해서 직접 전송된다.

시분할 멀티플렉싱(TDM)을 사용하는 셀룰러 무선 시스템에서 다수의 디지털 채널은 한 공통 RF채널을 공유한다. 이 RF채널은 일련의 타임슬롯들로 분할되며, 각각이 각기다른 자료 소스로부터 한 버스트의 정보를 담고있고 서로로부터 안내 시간에 의해 분리되며, 당해 기술분야에서 잘 알려진 바와 같이 프레임내로 모아진다. 프레임당 타임 슬롯의 수는 RF채널에 의해 동반되는 디지털 채널의 대역폭에 따라 변화한다. 이같은 프레임은 가령 세 개의 타임 슬롯으로 구성되며, 각각은 디지털 채널로 할당된다. 따라서 RF채널은 세 개의 디지털 채널을 수용할 것이다. 여기서 논의된 바있는 본 발명의 한 실시예에서 한 프레임은 세 개의 타임 슬롯으로 구성되도록 지정된다. 그러나 본 발명의 가르침은 프레임당 어떠한 타임슬롯의 개수도 사용하게 되는 셀룰러 무선 시스템에 똑같이 적용될 수 있는 것으로 이해되어야 한다.

제2도에서는 본 발명의 한 실시예에 따라 사용되는 이동 스테이션 장치의 개략적인 블록도표가 도시된다. 제2도에서 설명되는 실시예는 디지털 채널을 통한 통신을 위해 사용될 수 있다. 마이크로폰(100)에 의해 탐지되어 이동스테이션에 의해 전송하도록 되는 음성신호는 아날로그 음성신호를 디지털 자료 비트 스트림으로 변환시키는 음성암호기(101)로의 입력으로 제공된다.다음에 자료비트 스트림이 디지털 통신의 시분할 다중접근(TDMA)에 따라 자료 패킷 또는 메시지로 분할된다. 빠르게 관련되는 제어채널(FACCH) 발생기(102)는 제어 또는 감속 메시지를 셀룰러 무선 시스템에서 베이스 스테이션과 교환한다. 종래의 FACCH발생기는 블랭크 및 버스트(blank 및 burst)방식으로 동작하며 이에 의해서 자료의 사용자 프레임이 뮤트(mute)되며 FACCH발생기(102)에 의해 발생된 제어메세지가 대신에 빠른 속도로 전송된다.

FACCH발생기(102)의 블랭크 및 버스트 동작과 대비하여 느리게 관련되는 제어채널(SACCH) 발생기(103)은 제어 메시지를 베이스 스테이션과 계속해서 교환시킨다. SACCH발생기의 출력은 고정된 길이의 바이트, 가령 12비트를 할당받으며 각 타임슬롯의 일부로서 메시지 트레인(프레임)내에 포함된다. 채널암호기(104,105,106)은 암호기(101), FACCH발생기(102) 및 SACCH발생기(103) 각각으로 연결된다. 채널암호기(104,105,106) 각각은 음성 코드내 중요한 자료비트를 보호하는 회전하는 암호화기술과 순환하는 중복검사(CRC)를 사용하여 유입되는 자료를 조작하므로써 오차 탐지와 회복을 수행하며 음성 암호기 프레임내 최고 유효비트 가령 12비트가 7비트 오차검사를 계산하기 위해 사용된다.

다시 제2도를 보게되면, 채널암호기(104,105)가 멀티플렉서(107)에 연결되며 이는 디지털화된 음성 메시지를 FACCH감독 메시지와 시분할 멀티플렉싱을 위해 사용된다. 멀티플렉서(107)의 출력은 2-버스트 인터리버(108)에 결합되며 이는 이동스테이션에 의해 전송되어질 각 자료를 (가령 260비트를 담고있는 한 메시지)를 두 연속된 타임슬롯내에 배치된 두 개의 동일한 그러나 분리된 부분(각 부분은 130비트를 포함한다)으로 나눈다. 이와 같은 방식으로 Raylejgh페이딩의 유해한 영향이 크게 줄어들 수 있다. 2-버스트 인터리버(108)의 출력은 모듈-2가산기(109)로의 입력으로 제공되며 여기서 전송되어질 자료가 한비트씩 디지탈 셀룰러 통신용 암호화 시스템이라는 명치의 동시 계류중인 미국특허출원에서 설명된 시스템에 따라 발생되는 의사-무작위 키이스트림을 갖는 논리적 모듈러-2 가산에 의해 암호화된다.

채널암호화기(106)의 출력은 22-버스트 인터리버(110)로의 입력으로 제공된다. 22-버스트 인터리버(110)은 SACCH자료를 22개의 연속되는 타임슬롯으로 나누며 각각의 12비트의 제어정보로 구성되는 한 바이트에 의해 점유된다. 인터리브(interleave)된 SACCH자료는 버스트발생기(111)로의 입력들중 하나를 형성시킨다. 버스트발생기(111)로의 또다른 입력은 모듈러-2 가산기(109)의 출력에 의해 제공된다. 버스트 발생기(111)은 자료의 베세지 버스트를 발생시키며, 각각이 하기에서 더욱 설명되는 바와 같이 타임슬롯 식별기(TI) 디지털 검증칼라 코드(DVCC), 제어 또는 감독정보 및 전송되어질 자료로 구성된다.

한 프레임내 타임슬롯 각각에서는 타임슬롯 식별과 수신기 동기화를 위해 사용된 타임슬롯 확인기(TI), 적절한 RF채널이 해독되고 있도록 하는 디지털 검증 칼라코드(DVCC)가 전송된다. 본 발명의 실시예 프레임에서는 매시간 슬롯마다 한 개씩인 한 세트의 세 개의 각기다른 28-비트 TIS가 규정되며 동일한 8-비트 DVCC가 세 개의 타임슬롯 각각에서 전송된다. TI와 DVCC는 이동스테이션내에서 제2도에서 도시된 바와 같은 버스트 발생기(111)에 연결된 동기화단어/DVCC 발생기(112)에 의해 제공된다. 버스트발생기(111)은 모듈러-2 가산기(109)의 출력, 22-버스트 인터리버(110)그리고 동기화단어/DVCC발생기(112)를 혼합시키어 일련의 메시지 버스트를 발생시키도록 하며, 각각이 자료(260비트), SACCH정보(12비트), TI(28비트), 코드화된 DVCC(12비트), 그리고 EIA/TIA IS-54 스텐다드에 의해 명시된 타임슬롯 포맷에 따라 집적된 총 324비트에 대한 12개의 디리미터 비트로 구성된다.

메시지 버스트 각각은 상기에서 논의된 바와 같이 한 프레임내에 포함된 세 개의 타임슬롯중 하나에서 전송된다. 버스트발생기(111)은 한타임 슬롯의 전송을 다른 두 타임슬롯의 전송과 동기화시키기 위해 필요한 타이밍을 제공하는 이퀼라이저(113)은 베이스 스테이션(마스터)으로부터 이동스테이션(종속)으로의 전송된 타이밍 신호를 탐지하여 이에 따라 버스트발생기(111)을 동기화시킨다. 이퀼라이저(113)는 TI와 DVCC의 값을 감시하기 위해 역시 사용될 수 있다. 버스트발생기(111)은 또한 매 20ms마다 즉 매 전송된 프레임에 대해 한번씩 이동스테이션에 의해 가해지는 암호화 코드를 갱시하도록 사용되는 20ms 프레임 계수기(114)에 연결된다. 암호화코드는 수학적 알고리즘의 사용으로 각 이동스테이션에 독특한 한키이(116)의 제어하에 암호화 유닛(115)에 의해 발생된다. 알고리즘은 디지탈 셀룰러 통신용 암호화 시스템이라는 명칭의 동시 계류중인 미국특허출원에서 설명된 의사-무작위 키이스트림을 발생하도록 사용된다.

버스트발생기(110)에 의해 발생된 메시지 버스트는 RF모듈레이터(117)로의 입력으로 제공된다. RF모듈레이터(117)은 π/4-DQPSK기술(π2/4이동된 차동적으로 암호화된 구상 위상이동 키이)에 따라 캐리어 주파수를 변조시키기 위해 사용된다. 이같은 기술의 사용은 이동스테이션에 의해 전송되어질 정보가 차동적으로 암호화되며 즉 2비트 기호가 4개의 가능한 위상변화; + 또는 -π/4 그리고 + 또는 -3π/3로 전송되어짐을 의미한다. 선택된 전송채널을 위한 캐리어 주파수는 전송 주파수 합성기(118)에 의해 RF모듈레이터(117)로 공급된다. RF모듈레이터(117)의 버스트 변조 캐리어 신호출력은 전력 증폭기(119)에 의해 증폭되며 다음에 안테나(120)을 통해서 베이스 스테이션으로 전송된다.

이동스테이션은 수신기(122)에 연결된 안테나(121)을 통해서 베이스 스테이션으로부터 버스트 변조신호를 수신한다. 선택된 수신채널에 대한 수신기 캐리어 주파수는 수신주파수 합성기(123)에 의해 발생되며 RF복조기(124)로 공급된다. RF복조기(124)는 수신된 캐리어 신호를 중간 주파수 신호로 복조하도록 사용된다. 다음에 중간 주파수 신호가 π/4-DQPSK변조이전에 존재하는때 본래의 디지털 정보를 회복시키는 IF변조기(125)에 의해 더욱더 변조되게된다. 다음에 디지털 정보가 이퀼라이저를 통해서 이에 의해 제공된 디지털 자료의 2비트 기호포맷을 단일 비트자료 스트립으로 변환시키는 기호탐지기(126)으로 보내진다.

시스템탐지기(126)은 두 개의 다른 출력을 발생시키는데 그 첫 번째 출력은 디지털화된 음성자료와 FACCH자료로 이루어지며 두 번째 출력은 SACCH자료로 이루어진다. 첫 번째 출력은 모듈러-2 가산기(127)로 공급되며 이는 2-버스트 디-인터리버(deinterleaver)(128)로 연결된다. 모듈러-2 가산기(127)은 암호화유닛(115)에 연결되어 자료를 암호화하기 위해 베이스 스테이션내 송신기에 의해 상용된 같은 의사-무작위 키이스트림을 한 비트씩 감하므로써 암호화된 전송된 자료를 해독하도록 사용된다. 모듈러-2 가산기(127)과 2-버스트 디인터리버(128)은 디지털 자료의 두 연속된 프레임으로부터 유도된 정보를 어셈블하고 재배치시키므로써 음성/SACCH 자료를 재구성시킨다. 2-버스트 디인터리버(128)은 두 채널 해독기(129,130)에 결합되며 이는 코딩의 역과정을 사용해서 회전식으로 암호화된 음성/FACCH 자료를 해독하며 순환하는 중복검사(CRC) 비트들을 검사하여 어떤 오차가 발생했는지를 결정하도록 한다. 채널해독기(129,130)는 한편으로 음성자료와 다른 한편에서 어떤 FACCH자료 사이의 차이를 참지하며, 음성자료와 FACCH 자료를 음성해독기(131)과 FACCH 탐지기(132)로 각각 보내게된다. 음성 해독기(129)는 음성 암호기 알고리즘, 즉 VSELP에 따라 채널해독기(129)에 의해 공급된 음성자료를 처리하며 베이스 스테이션에 의해 전송되며 이동 스테이션에 의해 수신된 음성신호를 대표하는 한 아날로그 신호를 발생시킨다. 다음에 필터링 기술이 사용되어 스피커(133)에 의해 방송하기 이전에 아날로그 신호의 질을 향상시키도록 한다. FACCH 탐지기(132)에 의해 탐지된 어떠한 FACCH 메시지는 마이크로프로세서(124)로 보내진다.

기호탐지기(126)(SACCH자료)의 두 번째 출력은 22-버스트 디인터리버(135)로 공급된다. 22-버스트 인터리버(135)는 22개의 연속된 프레임에 펼쳐져 있는 SACCH 자료를 재배치한다. 22-버스트 디인터리버(135)의 출력은 채널해독기(136)으로 한 입력으로서 제공된다. FACCH 메시지가 SACCH 해독기(137)에 의해 탐지되며 제어정보가 마이크로프로세서(134)가 전달된다.

마이크로프로세서(134)는 이동 스테이션의 활동과 이동스테이션과 베이스 스테이션 사이의 통신을 제어한다. 베이스 스테이션으로부터 수시된 메시지와 이동스테이션에 의해 수행된 측정에 따라 마이크로프로세서(134)에 의한 결정이 만들어진다. 마이크로프로세서(134)에는 또한 터미널 키이보드 입력과 디스플레이 출력유닛(138)이 제공된다. 키이보드와 디스플레이유닛(138)은 이동스테이션 사용자가 베이스 스테이션과 정보를 교환하도록 허용한다.

다음은 제3도에서 본 발명에 따라 사용되는 베이스 스테이션 장치의 개략적 블록도표가 도시된다. 제2도에 도시된 이동스테이션 장치와 제3도에서 도시된 베이스 스테이션장치의 비교는 이동 스테이션과 베이스 스테이션에 의해 사용된 많은 장치가 구조와 기능면에서 상당히 동일함을 설명하여준다. 편리함과 일관성을 위해 이같은 동일한 장치는 제2도에서 관련하여 사용되었던 것과 같이 제3도에서도 동일한 참고부호로 지정되나 제3도에서는 프라임(')을 추가하여 차이를 두도록 한다.

그러나 이동스테이션과 베이스 스테이션 장치 사이에는 몇가지 작은 차이가 있다. 가령 베이스 스테이션은 단지 하나가 아니라 두 개의 수신 안테나(121')를 가진다. 수신기(122')에 RF복조기(124'), 그리고 IF복조기(125')는 수신안테나(121') 각각에 연결되어 있다. 또한 베이스 스테이션은 하나의 프로그램 가능한 주파수 결합기(118A')를 포함하며 이는 전송 주파수 합성기(118')에 연결된다. 주파수합성기(118A')와 전송주파수 합성기(118')는 전용 가능한 셀룰러 주파수 재사용 계획에 따라 베이스 스테이션에 의해 사용되어질 RF 채널의 선택을 수행한다. 그러나 베이스 스테이션은 이동스테이션에서의 사용자 키이보드와 디스플레이 유닛(138)에 유사한 사용자 키이보드와 디스플레이 유닛을 포함하지 않는다. 그러나 이는 두 수신기(122') 각각으로부터 수신된 신호를 측정하고 마이크로프로세서(134')로의 출력을 제공하기 위해 연결된 실호 레벨미터(100')를 포함한다. 이동 스테이션과 베이스 스테이션 사이에는 다른 장치 차이가 있을 수 있으며 이는 당해 기술분야에 잘 알려져 있다.

이제까지의 논의는 본 발명 기술장치의 동작환경에 초점을 맞추어왔다. 본 발명의 특정 실시예에 대한 설명은 다음과 같다. 상기에서 설명되었으며 이후로 사용되는 바, 용어 키이스트림(keystrweam)이라는 것을 전송하거나 권한없는 접근을 허락하는 매체 가령 RF채널내에 저장하기전에 디지털적으로 암호화된 메시지 또는 자료 신호를 암호화하기 위해 사용된 이진비트 또는 비트블럭의 의사-무작위 순서를 의미한다. 키이스트림 발생기는 다수의 비트로 구성된 비밀키이를 처리하므로써 한 키이스트림을 발생시키는 장치를 의미한다. 암호화된 암호화될 자료로 키이스트림의 모듈러-2 가산에 의해 단순히 수행된다. 마찬가지로 암호화는 암호화된 자료로부터 키이스트림의 동일한 복제인 모듈러-2 감산에 의해 수행된다. 다음의 설명에서는 단어암호화(encryption) 암호기법 혹은 암호적으로 암호화하다(cryptogratphically encode), 암호기(encipher) 및 스크램블(scamble)그리고 이들의 파생어들이 상호 혼용하여 사용된다.

일반적으로 말해서 키이스트림 발생기는 제2도와 3도 각각의 엘리먼트(115)와 (115')에 의해 표시되는 한메카니즘을 제공해서 엘리먼트(요소)(116)과 (116')에 의해 표시되는 비교적 작은수의 비밀비트 즉 비밀키이를 훨씬 큰수의 키이스트림 비트로서 전송(또는 저장)시키기 이전에 자료 메시지를 암호화하도록 사용되게되는 것으로 확장시키도록 한다. 암호화된 메시지를 해독하기 위해 수신기는 메시지를 암호화하기 위해 사용된 키이스트림 비트로의 인덱스를 알아야 한다. 다시 말해서 수신기는 같은 키이스트림 발생기를 가지며 전송기로서 같은 키이스트림 비트를 발생시켜애 할뿐 아니라, 수신기 키이스트림 발생기가 만약 메시지가 적절히 해독되어야 한다면 송신기 키이 스트림 발생기와 동기화되어 동작되어야 한다. 동기화는 암호화 시스템으로부터 해독시스템으로 키이스트립 비트의 발생에 첨가하는 비트, 블록 또는 메세지 계수기와 같은 모든 내부 메모리장치의 내용을 계속해서 전송시키므로써 달성된다. 그러나 동기화는 이전 계수기와 같은 산술 비트 블록 계수를 사용하고 그리고 이들 계수기들을 새로운 블록의 키이스트림 비트가 발생될때마다 상당한 크기씩 증가시키므로써 단순화되어질 수도 있다. 이같은 계수기는 실시간, 즉 시간, 본, 초의 일부인 클럭체인을 형성시킬 수 있다. 이같은 타입의 계수기에 의존하는 키이스트립 발생기는 앞서 언급된 바 있는 일상용 구동 키이스트림 발생기로서 알려져 있다.

한 비트씩 혹은 한 블록씩 키이스트림 발생기를 전진시키기 우해 사용된 정확한 방법, 그리고 전송회로를 수신회로에 동기화시키기 위해 사용된 특정된 방법은 상기에서 언급된 바 있는 셀룰러 통신 시스템용 연속적 암호 동기화 방법 및 그 장치라는 명칭의 동시 계속중인 미국특허출원의 내용이다. 하기에서 상세히 설명되는 바의 본 발명의 시스템은 가령 셀룰러 전화통신 시스템에서 RF채널을 통한 디지털 통신을 보장하기 위해 사용될 수 있는 효과적인 암호화 시스템의 실현에 대한 것이다. 암호화 시스템은 한 비밀키이내에 담긴 다수의 키이비트를 통해서 초당 많은 수의 부울연산을 수행하므로써 초당 많은 수의 키이스트림 비트를 발생시키는 한 키이스트림 발생기를 포함한다. 본 발명의 키이스트림 발생기 간단한 마이크로프로세서 아키텍쳐를 가지는 한 집적회로를 실현된다.

이제 제4도를 보게되면 종래기술 키이스트림 발생기의 개략적 블록도표가 도시됨을 알 수 있다. 선택적 블록계수기(201)가 조합논리회로(202)로 첫 번째의 다중-비트 입력을 제공한다. 다수의 1-비트 메모리요소, 혹은 플린-플롭 m1, m2, m3…mn가 조합 논리회로(202)로 두 번째 다중-비트를 제공한다. 1-비트출력 d1, d2, d3…dn으로 구성된 조합논리회로(202) 일부분이 플립-플롭 m1-mn로 되보내진다. 출력 d1-dn는 일련의 비트클럭에서의 각 플럭펄스가 플립플롭 n1-mn으로 공급된 펄스(203)등을 입력시킨 뒤에 플립플롭 n1-mn 각각의 다음상태가 된다. 조합논리회로(202)의 적절한 구성에 의해 플립플롭 n1-mn는 일직선 이진계수기를 형성하도록 배치될 수 있으며, 선형 혹은 비선형 순서 계수기를 실행한다. 어떠한 경우에도 플립플롭 n1-mn 상태 각각과 수신기 엔드에서의 블록계수기(201)상태는 송신기 앤드에서의 상응하는 요소의 상태와 동일하도록 만들어져야 한다. 리세트 또는 동기화 메카니즘(204)는 수신기를 송신기와 동기화 시키기 위해 사용된다.

제4도를 계속되면, 다수의 비밀키이비트 k1, k2, k3…kn가 조합논리회로(202)로 세 번째 다중-비트 입력을 제공한다. 비밀키이 비트의 수 n는 보통 100비트 ±2의 영역내에 있게된다. 비밀키이 비트 k1-kn 각각은 최소한 키이스트림내 비트각각에 영향을 끼칠 수 있는 위치에 있다. 그렇지 않으면 도청자는 암호화된 자료를 해독하고 모니터하기 위해 비밀키이비트 k1-kn 중 작은 서브세트만을 중단시킬 필요가 있게된다. 그러나 권한이 없는자가 끼어들게 되는 위험은 키이스트림내 각 비트의 값이 특정 비밀키이 비트값뿐 아니라 모든 다른 비밀키이 비트값과 블록 계수기(201)의 상태 및 다른 내부 메모리 상태에 의존하도록 만들어진다면 크게 줄어들게된다. 이제까지는 그와 같은 종속성의 설정으로 보호기능의 부울연산수를 설명하였다. 가령 비밀키이가 100여개의 비밀키이 비트로 되어있다고 해보자 만약 이들 비밀키이 비트 각각이 키이스트립내 모든 비트에 영향을 미친다면 키이스트림 비트당 총 100개의 조합 연선이 필여하게될 것이다. 따라서 일만개(10,000)의 키이스트림 비트를 발생시키기 위해, 총 일백만개(1,000,000)의 조합연산이 필요하게 될 것이며 그 수는 만약 각 키이스트림 비트가 하나 또는 두 개 이상의 내부 메모리상태에 의존하도록 만들어진다면 더욱더 커지게 될 것이다. 본 발명의 한가지 목적은 키이스트림 비트당 필요한 조합연산의 수를 크게 줄이도록 하는 것이며 각 키이스트림 비트의 모든 비밀키이 비트에 대한 의존을 유지시키도록 하는 것이다.

본 발명에 따라 가령 100여개의 비밀키이 비트로부터의 수천개의 의사-무작위 키이스트림 비트의 발생은 다중-상태 확장 처리로 간주될 수 있다. 다수의 확장단계가 함께 직렬로 만들어지며 각각이 계속적으로 보다 작은 확장비를 가지게 된다. 첫 번째 단계에 의한 확장은 키이스트림 비트당 필요한 논리(부울) 연산의 수를 최소화하기 위해 다음의 단계에 의한때 보다 덜 빈번하게 수행된다. 추가로 첫 번째 확장 단계는 비밀키이 비트에 놓게 의존하는 다수의 출력비트를 제공하도록 구성되며, 뒤이은 단계들에 의해 수행되야하는 논리연산의 수를 더욱 더 줄이게 된다.

이제 제5도를 보게되면 본 발명의 가르침에 따라 구성된 키이스트림 발생기 시스템의 개략적 블록도표가 도시됨을 알 수 있다. 다수의 비밀키이 비트 k1, k2, k3키가 첫 번째 단계확장(205)로의 입력으로 제공된다. 키이비트 k1, k2, k3…는 비밀키이 비트 k1, k2, k3…kn의 얼마간 바람직하게는 전부를 포함한다. 추가의 혹은 선택적인 첫 번째 단계 확장(205)로의 입력으로 메시지 계수기, 블록계수기, 프레임 시작시 시간 또는 블록 계수를 나타내는 날짜-시간 스탬프의 출력들 혹은 송신기와 수신기에 의해 동기화될 수 있는 다른 기변 출력들을 포함한다. 시간에 따라 서서히 변화하는 어떤 내부 메모리 출력이 첫 번째 단계확장(205)로의 한 입력으로 사용될 수 있기도 하다. 첫 번째 단계확장(205)가 가령 메시지마다 한번씩과 같이 이따금씩 수행되야 하기 때문에 느리게 변화하는 한 입력이 요구된다. 이와 같이 첫 번째 단계확장(205)는 비밀키이 비트 k1, k2, k3…의 수크기 보다 훨씬 큰수의 확장된 출력을 발생시킨다. 확장된 출력은 한 메모리장치(206)내에 저장되며 이 메모리장치는 조합논리회로(207)에 의해 접근된다. 조합논리회로(207)은 하기에서 더욱 상세히 설명되는 바와 같이 두 번째 단계확장을 수행한다. 계수기 또는 레지스터(208)의 출력은 조합논리(207)로의 한 입력을 수행한다. 레지스터(208)은 키이스트림 비트의 각 블록발생 이전에 새로운 시작상태로 초기화된다. 초기값 발생기(209)는 레비스터(208)의 시작상태를 제공한다. 키이스트림 비트의 각 특정 블록마다 각기 다른 시작상태는 특정블럭의 블록수의 함수이며 비밀키이 비트 k1-kn의 몇몇 서브세트의 함수이기도 하다.

조합논리(207)의 첫 번째 출력(210)은 레지스터(208)로 되보내진다. 이 출력(210)은 각 동작주기후 레지스터(208)의 새로운 상태가 된다. 조합논리(207)의 두 번째 출력(211)은 상기 제2도 및 3도에서 도시된 바와 같은 자료 스트림과 혼합되어질 키이스트림 비트를 형성시킨다. 출력(211)에서 주기마다 발생되는 키이스트림 비트수는 2의 배수 즉 8,16,32,56등이 될 수 있다. 이같은 비트들은 집합적으로 키이단어로 칭하여진다. 레지스터(208)을 다시 초기화하기 이전에 출력(211)에서 발생된 몇 개의 혹은 모든 키이단어들은 한 키이블럭(212)내로 집합된다. 이 키이블럭(212)는 가령 모든 주기에서 혹은 모든 다른 주기에서 발생된 전 키이단어들로 구성되며 레지스터(208)의 전초기화를 진행시킨다.

제5도에 도시되고 상기에서 설명된 바의 키이스트림 발생기에 대한 통상적인 실현은 방대하고 복잡한 조합논리회로를 필요로 하며 만약 그것의 다수의 논리회로, 즉 AND, OR등을 상호 연결하여 실현될 것이라면 이는 매우 특정된 적용에서만 사용될 수 있는 크고 값비싼 칩이 될 것이다. 반면에 산술 및 논리유닛은 다양한 작고 저렴하며 범용의 마이크로프로세서의 스탠다드 부품이다. 본 발명은 그와 같은 ALII의 사용으로 필요한 모든 조합논리기능을 실현하기 위한 수단을 제공한다.

프로그램의 제어하에 작동되는 종래의 ALII는 ADD(가산), SUBSTRACT(감산), RITWISE EXCLUSIVE OR, AND(비트 와이즈 배타적 OR, AND), 어떠한 두 8-비트와 16-비트 이진단어 사이의 OR의 조합적 기능을 수행할 수 있다. 만약 ALU가 제5도의 장치에서 요구되는 모든 부울기능을 실행하도록 사용된다면 수행도어질 초당 전 주기수로 볼 때 ALU 연산 속도는 크게 줄어든다. 그러나 본 발명에서 사용된 여러단계 확장은 프로그램 지시의 수, 즉 첫 번째 단계확장(205)에서 많은 수의 키이-의존 기능들에 대한 이따금씩 주기적인 계산을 통해서 가장 자주 수행되는 조합논리(207)에 대한 주기마다 ALU사용 순간들을 최대한으로 줄이므로써 ALU속도의 그와 같은 과대한 감속을 막는다. 많은 수에서 많은이란 비밀키이비트의 수 n보다 많은 것을 의미한다.

일단 레지스터(208)이 시작값으로 초기화 되기만 하면 조합논리(207)가 출력(211)에서 한 스트립의 키이단어를 발생시키며 레지스터(208)이 출력(210)에서 피이드백 값으로 재적재되는 때마다 계속해서 추가의 키이단어들을 발생시킬 것이다. 그러나 키이단어 발생과정의 무결함을 해를 끼치는 곤란함이 발생될 수 있다. 가량 레지스터(208)의 내용이 이들의 초기값으로 돌아가기라도 한다면 이제가지 발생되었던 키이단어들의 순서는 다시 반복될 것이다. 마찬가지로 만약 레지스터(208)의 내용이 현재의 키이블럭 발생에서 앞서 있었던 한 값(초기값일 필요는 없다)으로 되돌아간다면 시스템은소위 단락 사이클링(short cycling)이라는 것으로 된다. 가령 권한이 없는 자가 해독하기 쉽게되는 앞서 언급된 바의 이유 때문에 단일 키이블럭의 발생내에서 키이단어들의 순서가 반복되기 시작하거나, 짧은 사이클링이 발생되는 것은 바람직하지 않다. 더구나 만약 가령 m번재 키이단어가 발생된 후와 같은 어떤 순간에 레지스터(208)의 내용이 존재하거나 또다른 키이블럭의 발생중에 m번째 키이단어후에 존재하게될 어떤값과 동일하게 된다면 두 키이블럭들은 그 순간으로부터 계속해서 동일하게될 것이며 이는 역시 바람직하지 않은 일이 될 것이다.

따라서 조합논리(207)과 이와 관련된 레지스터(208)(조합논리/레지스터 컴베네이션)은 연속적으로 여러회 작동되는때 (i) 블록마다 키이단어의 수보다 짧은 사이클을 발생시켜서는 안되며, (ii) 레지스터(208)의 모든 유일한 출발상태에 대하여 유일한 키이단어 순서를 발생시켜야 한다. 이같은 요구조건을 만족시키기 위해 어떠한 두 개의 다른 시작상태로 같은 상태로 수렴할 수 없어야 한다. 더욱이 이전의 요구조건 모두는 메모리(206)의 내용에 관계없이 적용되어야 한다. 하기에서 보다 상세히 설명되는 바와 같이, 본 발명은 이같은 염려를 제거시키며 키이단어 발생과정의 두결합을 향상시킨다.

조합논리/레지스터 컴비네이션의 상태 전이도표가 수렴하는 포크(cnvergihg forks)를 갖는때 이같은 컴비네이션은 어떠한 경로를 택할 것인가에 대한 애매함 때문에 거꾸로는 진행되지 않을 수 있다. 따라서 만약 그와 같은 컴비네이션을 작동시키기 위한 한 과정이 애매하지 않은 것으로 도시하거나 거꾸로도 진행될수 잇다면 수렴포크는 상채전이에서 존재하지 않음이 분명하다. 그와같은 방법은 하기에서 설명된다.

다음은 제6도를 참조한다. 여기서는 제5도에서 도시된 키이스트림 발생기의 두번째 확장단계의 부분적 개략적 믈럭도표가 도시된다. 제5도의 레지스터(208)은 제6도에서 세개의 바이트 길이 레지스터(208A,208B208C)로 나뉘어진다. 레지스터 (208A,208B208C)는 가령 8-비트 레지스터일 수 있다. 레지스터 (208A,208B208C)의 초기화에 뒤이어 새로운 상태값이 다음의 공식으로부터 계산된다.

(1)A'=A#[K(B)+K(C)]

(2)B'=B#R(A)

(3)C'=C+1

여기서, A'는 레지스터(208A)에 대한 새로운 상태값;

B'는 레지스터(208B)에 대한 새로운 상태값;

C'는 레지스터(208C)에 대한 새로운 상태값;

A는 레지스터(208A)에 대한 현재의 상태값;

B는 레지스터(208B)에 대한 현재의 상태값;

C는 레지스터(208C)에 대한 현재의 상태값;

+는 단어길이의 모듈러 추가, 가령 비이트 와이드 모듈러-256추가; #는 +(앞서 규정된 바와 같이) 혹은 비트 와이즈 배타적 OR(XOR); K(B)는 제5도에서도시된 메모리(206)의 주소 B에 위치한 K값; K(C)는 제5도에서 도시된 메모리(206)의 주소 C에 위치한 E값; 주 메모리(206)내에 저장된 K값은 제5도에서 도시된 첫 번째 상태확장(206)에 의해서 모든 비밀키이들의 복잡한 기능인 것으로 앞서 계산되었었다.

R(A)는 고정된 조사 테이블 R내의 주소 A에 위치한 값이다. 선택에 따라 A의 비트들은 출력 R을 발생시킬 조합논리 블록으로의 입력으로 공급된다. 조사테이블 R혹은 서택에 따라 조합논리 블록은 A의 단어 길이보다 크거나 같은 그리고 B의 단어 길이보다는 작거나 같은 다수의 출력비트를 제공해야한다. A와 B의 모두 8-비키 바이트인 경우, R는 8-비트 바이트이고, 조사 테이블 R는 256값을 가진다.

R값은 입력으로부터 출력으로 1:1 대응이 된다. 윽 입력비트의 각 간으한 강태는 유일한 한 출력값과 대응되어야 한다. 이와같이 하므로써 R기능이 가역이고 가능하며, 전체과정이 다음의 관계식에 의하여 가역될 수 있다:

(1)C=C-1

(2)B=B##R'(A)

(3)A=A##[K(B)+K(C)]

여기서,-는 단어 길이의 모듈러 감산; ##는 #의 역작용, 즉-(앞서 규정된 바와 같이)이거나 비트와이즈 KOR;

R'는 1:1조사테이블의 역, 또는 조합논리 R.

이같은 가역성능성은 조합논리/레지스터 컴비네이션에 어떠한 수렴포크(converging fork)도 없다는 것을 설명하며 따라서 모든 시작상태가 유일한 키이단어 순서를 발생시킴을 보장하게 된다. 또한 이같은 과정은 C가 단지 1씩만 증가하기 때문에 최소주기길이를 보장하며 2^W의 반복이 있은 후까지 그 초기값으로 되돌아가지 않을 것이다. 여기서 w는 사용된 단어길이이다. 가령 A,B,C,R 및 K의 모든 값이 8비트 바이트이라면 최소 주기 길이는 256이다. 만약 모든 반복(주기), 키이단어(바이트)가 추출된다면, 총 256 바이트가 조기의 순서반복 위험없이 추출될 수 있다. 반면에 만약 키이단어가 모든 다른 반복에서 추출된다면, 128키이단어가 조기 순서반복없이 추출될 수 있다. 앞선 두 문장에서 추출된(extracted)이라는 단어는 키이단어들을 제5도의 키이블럭(212)와 같은 한 키이블럭내로 수집함을 의미한다. 본 발명에서 사용된 키이단어추출의 특정한 방법이 하기에서 설명된다.

제6도와 관련해서, 레지스터(208)로 되보내진 조합논리(207)의 출력(210)을 계산하기 위한 처리관정이 설명된다. 일반적으로 중간값 A,B 또는 C중 어느 하나가 직접 추출되며 각 반복시에 하나의 키이단어로 사용된다. S=(A, B, C)가 조합논리/레지스터 컴비네이션의 현재 상태를 의미한다고 하면 그와 같은 컴비네이션은 한 상태순서 S0, S1, S2, S3, S4,S5,S6,S7…S0으로 다음의 초기화를 통해서 전이될 것이다. 그로나 만약 뒤따르는 키이블럭의 계산에서 레지스터(208)이 가령 S2로 초기화된다면 결과의 순서 S2, S3, S4, S5, S6, S7…는 첫번째 순서와 동일하지만 두개의 키이단어(S0,S1)만큼 이동될 것이다. 따라서 만약 한 상태S로부터의 한값 A,B및 C가 키이단어로서 직접 사용된다면, 그와 같은 식별은 각기 다른 키이블럭 사이에서 나타나게 될 것이다. 이를 막기 위해서 본 발명의 시스템은 추출된 값 각각을 키이블럭내 그값의 위치에 따라 수정하여 만약 같은 값이 또다른 블럭내의 각기다른 키이단어 위치로 추루된다면 한 다른 키이단어가 발생하도록 할 것이다.

N이 현재 계산되고 있는 키이블럭내의 키이단어의 수이고 S=(A,B,C)가 키이단어 N이 추출되게될 반복내 레지스터(208)의 현재 상태이라 하자. 키이단어 W(N)의 값은 다음과 같이 계산된다:

W(N)=B+'K[A+N]

여기서, +는 XOR; +'는 +(바로 위에서 규정된 바와 같은)이거나 단어길이 모듈러 가산, 키이추출을 위한 다른 적절한 실시예 방법으로는 다음을 포함한다:

W(N)=B+K[R(A+N)]또는

W(N)=R[A+N]+K[B+N]등.

키이단어 추출의 정확한 특징은 본 발명의 작동에 필수적인 것은 아니며, 본 발명 시스템에 따른 암호기 법적인 최고의 특성을 획득하기 위해 추출된 키이단어의 값이 키이블럭내 이들 각 위치의 함수이어야 한다.

본 발명 시스템에 따라 여러실시예에 대한 상기 설명으로부터 알 수 있는 바와 같이 여러 다른 파라미터 가운데 선택된 비밀키이 비트수의 함수이며 함 스트림의 디지탈 정보를 암호화하기 위해 사용되어질 한 의사-무작위 비트순서를 발생시키기 위해 요구되는 특정논리 하드웨어의 양을 줄이기 위한 방법과 수단이 포함된다. 이같은 시스템은 프로그램 제어하에서 시분할 포함하여 종래의 마이크로프로세서 직접회로칩에서 통상 발견되는 타입의 범용 산술 및 논리유닛(ALH)이다. 이같은 시스템은 본래의 입력 키이비트 수보다 수가 많은 한 세트 디지탈값의 메모리내 사전 계산 및 저장에 의해 키이비티에 의존하는 선택된 복잡성 정도에 대하여 출력비트마다 필요한 ALU연산의 수를 최소화한다. 저장된 디지탈값 각각은 키이비트의 각기 다르며 복잡한 논리기능이며 선택에 따라 다른 파라미터의 기능이기도 하다. 메모리내에 저장된 디지탈값은 많은 수의 의사-무작위 출력비트를 발생시키기 위해 많은 횟수레 걸쳐 수행되는 후속적인 계산단계에 의해 조사테이블러서 사용된다.

본 발명 시스템의 의사-무작위 비트순서 발생기는 디지탈값의 사전계산에서 비밀키이비트와 함계 여러 각기 다른 변수들을 사용할 수 있다. 가령 다음의 파라미터들이 이 같은 목적을 위해 사용될 수 있다. 즉 메세지수, 송신자의 식별코드 또는 전화번호, 의도된 수신 통신자의 식별코드 또는 전화번호, 일상용 날짜,메세지 시작시 계수기값, 호출번호, 통신자 사이에 교환된 무작위 또는 송신자와 수신자가 동의하는 수단을 가지는 어떤 다른 비트 또는 값.

앞선 설명으로부터 시스템은 한 세트값의 다음 상태를 계산하는 조합논리회로로의 입력을 형성시키는 레지스터의 단계 혹은 다수의 플립-플롭단계들을 먼저 초기화시키므로써 사전에 계산된 그리고 저장된 디지탈값을 사용한다. 다음에 다음단계의 계산을 끝내자마자 계산된 값이 레지스터 단계로 전달되며, 그와 같은 새로운 값들이 조합논리에 의해 새로운 시작상태로 사용되는 논리값이 바람직한 출력 의사-무작위 비트순서를 형성시키기 위해 더욱 혼합되는 연속된 추가의 상태를 반복해서 발생시키도록 한다.

플립-플롭 또는 레지스터 단계들은 적어도 식별코드나 현재 발생되고 있는 의사-무작위 비트블럭의 블럭계수에 종속할 우 있으며 선택에 따라 비밀키이비트 몇 개 혹은 전부와 같은 통신자간에 동의된 다른 파라미터에 종속할 수 있는 값으로 초기화된다. 이와같은 바람직하지만 필요불가결한 것은 아닌 초기화값의 이와 같은 종속은 각 유일한 블럭식별 번호에 대하여 유일한 초기 레제스터 상태를 발생시킨다.

각 연속된 상태 사이의 레지스터/조합 논리상태의 각 전이가 있은후 발샌된 서브그룹의 비트들은 레지스터 상태의 함수일뿐 아니라 머신에 의해 현재 발생되고 있는 의사-무작위 비트블럭내 서브그룹 위치의 함수이기도 하다. 상태 머신은 각기다른 시작 단계들이 얼마간의 뒤이은 반복이 있은후에 같은 중간상태로 될 수 없도록 하므로써 상태 머신의 레지스터 단계들을 초기화시키기 위해 사용된 각각의 각기다른 블럭 식별 코드 또는 블럭수에 대한 한 특정된 믈럭내에서 의사-무작위 비트의 한 유일한 순서를 발생시키도록 보장된다.

앞선 설명으로부터 조합논리회로에 연결된 다수의 레지스터 단계들도 구성되며,임의의 내용을가지는 키이 조사테이블을 사용하는 본 발명의 상세머신은 연속적인반복에 대한 주기적인 나타낸다. 보장된 최소주기 길이는 서브그룹의 레지스터 스테이지가 가령 적어도 한 최소길이의 규칙으로 증가하는 이진 계수순서와 같은 규정된 주기적 순서를 수행함을 제공하므로써 보장된다. 상태 머신은 또한 머신내에 통신자가 동의한 바 있는 하나 또는 두개 이상의 고정된 조사테이블을 포함하며, 이같은 테이블은 입력 주소로부터 출력주소 값으로 1:1대응특성을 가지며 따라서 가역이 가능하다.

Claims

비트순서가 다수의 선택된 키이비트 함수인 디지탈 자료를 암호화하는데 사용하기 위한 의사-무작위 비트순서를 발생시키기 위한 방법이:각각이 상기 선택된 키이비트의 적어도 몇개의 함수인 다수의 멀티-비트값을 발생시키고;다수의 멀티-비트 값 각각을 한 메모리내 이산위치내에 저장시키며;다수의 멀티-비트 값 각각을 한 조사테이블내에 저장시키고, 각 주기의 동작에 응답해서 상기 레제스터내에 담긴 현재의 값을 변경시키므로써 한 특정 순간에 현대의 값을 갖는 레지스터 내에 연속된 값들을 발생시키고 ; 연속된 멀티-비트 값들을 첫번째 사전 전택된 알고리즘에 따라 주기적으로 계산하며, 이때의 멀티-비트값들 각각은 상기 조사테이블 또는 상기 메모리내에 저장된 멀티-비트값들중 적어도 한 값과 상기 레지스터내에 담긴 값중 적어도 일부의 함수이고;상기 레지스터내에 담긴 현재의 값을 각 계산의 결과로 획득된 한 값으로 주기적으로 다시 세트시키며; 각 멀티-비트 값 계산의 결과로서 획득된 값의 함수인 멀티-비트 키이단어를 주기적으로 추출하며; 그리고 상기 멀티-비트 키이단어중 적어도 일부를 의사-무작위 비트순서와 순서적으로 결합시킴을 포함하는 바의 디지탈 자료를 암호화하는데 사용하기 위한 의사-무작위 비트순서 발생방법.
제1항에 있어서다수의 멀티-비트 값을 발생시키는 상기 단계가 각각이 상기 선택된 키이비트 모두의 한 함수인 값을 발생시킴을 포함하는 바의 의사-무작위 비트순서 발생방법.
제1항에 있어서, 주기적으로 상기 레지스터내에 담긴 현재의 값을 주기적으로 초기화하는 추가의 간뎨를 포함하는 바의 의사-무작위 비트순서 발생방법.
제1항에 있어서, 다수의 멀티비트 값을 발생시키는 상기 단계가 각각이 상기 선택된 키이비트의 적어도 일부와 상기 계산의 주기적 반복과 비교하여 느린속도로 주기적으로 값이 증가하는 한 계수기내에 담긴 값 모두의 한 함수인 값을 발생시킴을 포함하는 바의 의사-무작위 비트순서 발생방법.
전송되고 수신되는 디지탈 자료의 스트림이 전송통신의 보안을 제공하기 위해 암호기법적으로 암호화되는 디지탈 통신시스템이며, 이같은 시스템이; 상기 시스템내의 적어도 하나의 송신기와 적어도 하나의 수신기 각각의 정보 운반 디지탈 신호로 이진비트의 의사-무작위 키이스트림을 가산시키어 시스템내에서 전송 및 수신되어진 디지탈 자료의 스트림을 발생시키도록 하기 위한 수단을 포함하고, 이진비이트 의사-무작위 키이스트림을 발생시키기 위한 수단; 다수의 멀티-비트 값 각각을 한 이산위치내에 저장시키기 위한 수단; 각 주기의 작동에 응답해서 상기 레지스터내에 담긴 현재의 값을 변경시키므로써 레지시터내에 한 순서의 값들을 발생시키기 위한 수단; 한 순서의 멀티-비트 값들을 첫번째 사전 선택된 알고리즘에 따라 주기적으로 계산하며 이때의 멀티-비트 값들 각각은 상기 저장된 멀티-비트 값들과 상기 레지스터내에 담긴 값중 적어도 하나의 함수인 수단; 상기 레지스터의 내용을 각 계산의 결과로 획득된 한 값으로 주기적으로 다시 세트시키기 위한 수단 ; 각 멀티-비트 값 계산의 결과로서 획득된 값의 함수인 멀티-비트 키이단어를 주기적으로 계산하기 위한 수단; 그리고 상기 멀티-비트 키이단어중 적어도 몇개의 단어를 이진비트의 상기 의사-무작위 키이스트림내로 순차적으로 결합시키기 위한 수단을 포함하는 키이스트림 발생수단으로 이루어지는 바의 디지탈 통신 시스템.
제5항에 있어서, 이진비트의 상기 의사-무작의 키이스트림을 발생시키이 위한 수단이 다수의 선택된 비밀키이비트 함수로써 상기 키이스트림을 발생시키기 위한 수단을 푸함하며, 각각이 상기 선택된 키이비트의 적어도 몇 비트의 함수인 다수의 멀티-비트 값을 발생시키기 위한 수단, 그리고 이산 위치에 있는 다수의 멀티-비트 값 각각을 저장하기 위한 상기 수단이 상기 다수의 발생된 멀티-비트 값 각가을 저장하기 위한 수단을 포함함을 특징으로 하는 디지탈 통신 시스템.
제5항에 있어서, 상기 레지스터 내용을 주기적으로 초기화하기 위한 수단을 더욱더 포함함을 특징으로 하는 디지탈 통신 시스템.
한 스트림의 디지탈 정보를 암호화하기 위해 사용되러질 의사-무작위 비트순서를 발생시키기 위해 필요한 논리 하드웨어의 양을 줄이기 위한 방법으로, 상기 비트순서가 다수의 선택된 비밀 키이비트의 한 함수이고, 이같은 방법이:메모리내에 선택된 키이비트 수보다 그 수가 큰 한 세트의 디지탈 값들을 저장하고 이들 값 각각이 상기 키이비트 적어도 일부의 논리적 함수이며; 프로그램 제어하에서 범용 마이크로프로세서로 한 순서의 멀티-비트 값들을 반복적으로 계산하고 이들 멀티-비트 값 각각이 메모리내에 저장된 적어도 한 디지탈 값의 함수이며; 그리고 상기 계산된 순서의 값들중 적어도 일부를 상기 의사-무작위 비트순서내에 어셈블리시킴을 포함하는 바의 논리 하드웨어의 양을 줄이기 위한 방법.
제8항에 있어서, 메모리내에 저장시키는 상기의 단계가 각각이 상기 선택된 키이비트중 적어도 몇개 비트의 함수인 다수의 멀티 비트 값을 발생시키며, 메모리내에 한 이산 위치에 다수의 멀티 비트 값 각각을 저장시킴을 특징으로 하는 방법.
제9항에 있어서, 다수의 멀티비트 값을 발생시키는 상기 단계가 각각이 상기 선택된 키이비트 모두의 한 함수인 크기를 발생시킴을 포함함을 특징으로 하는 방법.
제9항에 있어서, 다수의 멀티 비트 값을 발생시키는 상기 단계가 상기 레지스터내에 담긴 현재의 값을 각 주기의 동작에 응답하여 변경시키므로써 한 레지스터내에 한 순서의 값을 발생시키는 단계를 또한 포함함을 특징으로 하는 방법.
제11항에 있어서, 한 순서의 다수-비트 값을 반복적으로 계산하는 상기 단계가, 한 순서의 멀티-비트 값들을 첫번째 사전 선택된 알고리즘에 따라 주기적으로 계산하며 이때의 멀티-비트 값들 각각은 저장된 디지탈 값들중 적어도 하나와 상기 레지스터내에 담긴 값의 적어도 일부의 함수이고, 상기 레지스터의 내용을 각 계산의 결과로 획득된 값으로 주기적으로 리세트시키는 단계들을포함함을 특징으로 하는 방법.
제11항에 있어서, 주기적으로 상기 레지스터의 내용을 초기화하는 추가의 단계를 포함함을 특징으로 하는 방법.
제9항에 있어서, 다수의 멀티-비트 값을 발생시키는 상기 단계가 각각이 상기 선택된 키이비트의 적어도 일부와 상기 계산의 주기적 반복과 비교하여 느린속도로 주기적으로 값이 증가하는 한 계수기내에 담긴값 모두의 한 함수인 값을 발생시킴을 포함함을 특징으로 하는 방법.
디지탈 자료를 암호화하는데 사용하기 위한 의사-무작위 비트를 발생시키는 방법이며, 이같은 방법이 다수의 멀티-비트 값을 발생시키며, 이산 위치에서 상기 다수의 멀티-비트 값을 저장하고 각 주기의 동작에 응답하여 상기 레지스터내에 담긴 현재의 값을 변경시키므로써 한 특정 순간에 현재의 값을 갖는 레지스터내에 연속된 값을 발생시키며, 연속된 멀티-비트 값들을 첫번째 사전 선택된 알고리즘에 따라 주기적으로 계싼하고, 멀티-비트 값 각각이 상기 저장된 멀티-비트 값들중 적어도 한 값과 상기 레지스터내에 담긴 값의 한 함수이며, 상기 레지스터내에 담긴 현재의 값을 각 멀티-비트 값 계산의 결과로 주기적으로 리세트시키고, 각 멀티-비트 값 계산의 결과로써 획득된 한 값의 함수인 멀티-비트 키이단어를 주기적으로 계산하여 상기 멀티-비트 키이단어중 적어도 일부를 상기 의사-무작위 비트순서와 순서적으로 결합시킴을 포함함을 특징으로 하는 의사-무작위 비트를 발생시키는 방법.
제15항에 있어서, 상기 비트순서가 다수의 선택된 키이비트의 함수이며, 또한 각각이 상기 선택된 키이비트중 적어도 몇몇 비트의 함수인 다수의 멀티-비트 값을 발생시키며, 이산 위치에서 다수의 멀티-비트 값을 저장시키는 상기의 단계가 메모리내 한 이산 위치에서 상기 발생된 멀티-비트 값 각각을 저장함을 포함함을 특징으로 하는 의사-무작위 비트를 발생시키는 방법.
제16항에 있어서, 다수의 멀티-비트 값을 발생시키는 상기 단계가 각각이 상기 선택된 모든 키이비트의 한 함수인 값을 발생시킴을 포함함을 특징으로 하는 의사-무작위 비트를 발생시키는 방법.
제15항에 있어서, 상기 레지스터내에 담긴 현재의 값을 주기적으로 초기화하는 추가의 단계를 더욱더 포함함을 특징으로 하는 의사-무작위 비트를 발생시키는 방법.
제16항에 있어서, 다수의 멀티-비트 값을 발생시키는 상기 단계가 각각이 상기 선택된 키이비트의 적어도 일부와 상기 계산의 주기적 반복과 비교하여 느린속도로 주기적으로 값이 증가하는 한 계수기내에 담긴값 모두의 한 함수인 값을 발생시킴을 포함하는 바의 의사-무작위 비트순서 발생방법.
다수의 멀티-비트 값을 메모리내에 저장하고, 레지스터를 시작하는 멀티-비트 값으로 초기화하며, 그리고 알고리즘에 따라 상기 레지스터에 대한 새로운 값을 반복적으로 계산하여 각 반복에서 계산된 새로운 레지스터 값의 적어도 몇개의 비트가 앞선 레지스터 값의 적어도 몇개의 비트를 상기 메모리내에 저장된 값들중 한 값의 적어도 몇개의 비트와 결합시키는 결과인 바의 단계들을 포함함을 특징으로 하는 통신 시스템에서 사용하기 위한 암호기법적 변수를 발생시키는 방법.
제20항에 있어서, 상기 메모리가 조사 테이블임을 특징으로 하는 방법.
제21항에 있어서, 상기 레지스터가 다수의 8-비트 레지스터를 포함하며, 상기 조사테이블이 256개 값을 포함함을 특징으로 하는 방법.
제20항에 있어서, 상기 메모리내에 저장된 값중 적어도 몇개의 값은 비밀자료의 한 함수임을 특징으로 하는 방법.
다수의 멀티-비트 값을 메모리내에 저장하기 위한 수단, 레지스터를 시작하는 멀티-비트 값으로 초기화하기 위한 수단, 그리고 알고리즘에 따라 상기 레지스터에 대한 새로운 값을 반복적으로 계산하며 각 반복에서 계산된 새로운 레지스터 값의 적어도 몇개의 비트가 앞선 레지스터 값의 적어도 몇개의 비트를 상기 메모리내에 저장된 값들중 한 값의 적어도 몇개의 비트와 결합시키는 결과인 바의 수단들을 포함함을 특징으로 하는 암호기법적 변수를 발생시키는 시스템.
제24항에 있어서, 상기 메모리가 조사테이블임을 특징으로 하는 시스템.
제24항에 있어서, 상기 레지스터가 다수의 8-비트 레지스터를 포함하며, 상기 조사테이블이 256개 값을 포함함을 특징으로 하는 시스템.
제24항에 있어서, 상기 메모리내에 저장된 값중 적어도 몇개의 값을 비밀자료의 한 함수임을 특징으로 하는 시스템.