JPH0591745A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0591745A JPH0591745A JP3247905A JP24790591A JPH0591745A JP H0591745 A JPH0591745 A JP H0591745A JP 3247905 A JP3247905 A JP 3247905A JP 24790591 A JP24790591 A JP 24790591A JP H0591745 A JPH0591745 A JP H0591745A
- Authority
- JP
- Japan
- Prior art keywords
- load
- transistor
- output
- output current
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】 安価で軽負荷でも電源変換効率を悪化させる
ことのない電源装置を提供する。 【構成】 出力電流検出回路３で負荷への出力電流が大
きいと検出した場合は、出力電流検出回路３により電界
効果トランジスタFET1のゲートに電圧を印加する。駆動
回路２によりトランジスタQ2をトランジスタQ1とともに
動作させる。トランジスタQ1およびトランジスタQ2に分
流を行ない、重負荷の大電流においてもスイッチング動
作を行なう。、出力電流検出回路３で負荷への出力電流
が小さいと検出した場合は、出力電流検出回路３により
電界効果トランジスタFET1のゲートに電圧を印加しな
い。トランジスタQ2を動作させない。トランジスタQ1の
みでスイッチングを行ない、軽負荷の少電流においては
スイッチング動作の損失を小さくする。
ことのない電源装置を提供する。 【構成】 出力電流検出回路３で負荷への出力電流が大
きいと検出した場合は、出力電流検出回路３により電界
効果トランジスタFET1のゲートに電圧を印加する。駆動
回路２によりトランジスタQ2をトランジスタQ1とともに
動作させる。トランジスタQ1およびトランジスタQ2に分
流を行ない、重負荷の大電流においてもスイッチング動
作を行なう。、出力電流検出回路３で負荷への出力電流
が小さいと検出した場合は、出力電流検出回路３により
電界効果トランジスタFET1のゲートに電圧を印加しな
い。トランジスタQ2を動作させない。トランジスタQ1の
みでスイッチングを行ない、軽負荷の少電流においては
スイッチング動作の損失を小さくする。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば大電力に用い
る電源装置に関する。
る電源装置に関する。
【０００２】
【従来の技術】従来、この種の大電力に用いる電源装置
は、スイッチング素子を複数並列に接続しスイッチング
素子を重負荷に耐えられるようにしている。
は、スイッチング素子を複数並列に接続しスイッチング
素子を重負荷に耐えられるようにしている。
【０００３】ところが、スイッチング素子を重負荷に耐
えられるように、複数並列に接続すると、軽負荷時に電
源変換効率が悪化する。
えられるように、複数並列に接続すると、軽負荷時に電
源変換効率が悪化する。
【０００４】このため、軽負荷時にも、電源変換効率の
悪化を防止する構成として、たとえば特開昭５２−１５
３０２９号公報記載の構成が知られている。この特開昭
５２−１５３０２９号公報記載のものは、複数種のスイ
ッチング素子を並列に接続し、負荷の容量に従って選択
接続するものである。
悪化を防止する構成として、たとえば特開昭５２−１５
３０２９号公報記載の構成が知られている。この特開昭
５２−１５３０２９号公報記載のものは、複数種のスイ
ッチング素子を並列に接続し、負荷の容量に従って選択
接続するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記特
開昭５２−１５３０２９号公報記載の構成の場合、重負
荷の場合に用いるスイッチング素子には大容量用のスイ
ッチング素子を用いなければならず、高価になる問題を
有している。
開昭５２−１５３０２９号公報記載の構成の場合、重負
荷の場合に用いるスイッチング素子には大容量用のスイ
ッチング素子を用いなければならず、高価になる問題を
有している。
【０００６】本発明は、上記問題点に鑑みなされたもの
で、安価で軽負荷でも電源変換効率を悪化させることの
ない電源装置を提供することを目的とする。
で、安価で軽負荷でも電源変換効率を悪化させることの
ない電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、スイッチング
素子を動作させて負荷に出力を行なう電源装置におい
て、前記スイッチング素子を複数並列に接続し、出力検
知手段により前記負荷への出力を検出し、出力に応じて
前記複数並列に接続されたスイッチング素子のうち動作
させるスイッチング素子の数を可変するものである。
素子を動作させて負荷に出力を行なう電源装置におい
て、前記スイッチング素子を複数並列に接続し、出力検
知手段により前記負荷への出力を検出し、出力に応じて
前記複数並列に接続されたスイッチング素子のうち動作
させるスイッチング素子の数を可変するものである。
【０００８】
【作用】本発明は、スイッチング素子を複数並列に接続
し、出力検知手段により負荷への出力を検出し、出力に
応じて前記複数並列に接続されたスイッチング素子のう
ち動作させるスイッチング素子の数を可変するため、重
負荷時には複数並列に接続されたスイッチング素子を多
く動作させ、軽負荷時には少しのスイッチング素子を動
作させるので、大容量用のスイッチング素子を用いるこ
となく、重負荷時にもスイッチング素子に負担をかけ
ず、また、軽負荷時には必要以上のスイッチング素子を
駆動させないから電源変化効率を悪化させることがな
い。
し、出力検知手段により負荷への出力を検出し、出力に
応じて前記複数並列に接続されたスイッチング素子のう
ち動作させるスイッチング素子の数を可変するため、重
負荷時には複数並列に接続されたスイッチング素子を多
く動作させ、軽負荷時には少しのスイッチング素子を動
作させるので、大容量用のスイッチング素子を用いるこ
となく、重負荷時にもスイッチング素子に負担をかけ
ず、また、軽負荷時には必要以上のスイッチング素子を
駆動させないから電源変化効率を悪化させることがな
い。
【０００９】
【実施例】以下、本発明の電源装置の一実施例を図面を
参照して説明する。
参照して説明する。
【００１０】図１において、Ｅは直流電源で、この直流
電源Ｅには、スイッチングレギュレータ１が接続されて
いる。このスイッチングレギュレータ１は、直流電源Ｅ
にトランスTrの一次巻線Tr1 、トランジスタQ1のコレク
タ・エミッタおよび抵抗Ra1の直列回路が接続されてい
る。また、トランジスタQ1のベースは抵抗Rb1 を介して
駆動回路２が接続されている。
電源Ｅには、スイッチングレギュレータ１が接続されて
いる。このスイッチングレギュレータ１は、直流電源Ｅ
にトランスTrの一次巻線Tr1 、トランジスタQ1のコレク
タ・エミッタおよび抵抗Ra1の直列回路が接続されてい
る。また、トランジスタQ1のベースは抵抗Rb1 を介して
駆動回路２が接続されている。
【００１１】さらに、トランジスタQ1のコレクタ・エミ
ッタおよび抵抗Ra1 に対して並列にトランジスタQ2のコ
レクタ・エミッタおよび抵抗Ra2 が接続されている。そ
して、このトランジスタQ2のベースは、抵抗Rb2 および
電界効果トランジスタFET1のドレイン・ソースを介して
駆動回路２に接続されている。
ッタおよび抵抗Ra1 に対して並列にトランジスタQ2のコ
レクタ・エミッタおよび抵抗Ra2 が接続されている。そ
して、このトランジスタQ2のベースは、抵抗Rb2 および
電界効果トランジスタFET1のドレイン・ソースを介して
駆動回路２に接続されている。
【００１２】一方、トランスTrの二次巻線Tr2 には、整
流用のダイオードD1，D2および平滑用のコイルL1および
コンデンサC1が接続されている。また、コンデンサC1の
両端子間には、出力検知手段としての出力電流検出回路
３が接続され、この出力電流検出回路３は電界効果トラ
ンジスタFET1のゲートに接続されているとともに、出力
電圧検出回路４が接続され、駆動回路２に接続され、駆
動回路２の出力を制御する。さらに、コンデンサC1に
は、負荷５が接続されている。
流用のダイオードD1，D2および平滑用のコイルL1および
コンデンサC1が接続されている。また、コンデンサC1の
両端子間には、出力検知手段としての出力電流検出回路
３が接続され、この出力電流検出回路３は電界効果トラ
ンジスタFET1のゲートに接続されているとともに、出力
電圧検出回路４が接続され、駆動回路２に接続され、駆
動回路２の出力を制御する。さらに、コンデンサC1に
は、負荷５が接続されている。
【００１３】次に、上記実施例の動作について説明す
る。
る。
【００１４】出力電流検出回路３で負荷への出力電流が
大きいと検出された場合は、出力電流検出回路３により
電界効果トランジスタFET1のゲートに電圧を印加し、駆
動回路２によりトランジスタQ2をトランジスタQ1ととも
に動作させる。そして、トランジスタQ1およびトランジ
スタQ2に分流を行ない、重負荷の大電流においてもスイ
ッチング動作を行なえる。
大きいと検出された場合は、出力電流検出回路３により
電界効果トランジスタFET1のゲートに電圧を印加し、駆
動回路２によりトランジスタQ2をトランジスタQ1ととも
に動作させる。そして、トランジスタQ1およびトランジ
スタQ2に分流を行ない、重負荷の大電流においてもスイ
ッチング動作を行なえる。
【００１５】反対に、出力電流検出回路３で負荷への出
力電流が小さいと検出された場合は、出力電流検出回路
３により電界効果トランジスタFET1のゲートに電圧を印
加せず、トランジスタQ2を動作させない。そして、トラ
ンジスタQ1のみでスイッチングを行ない、軽負荷の少電
流においてはスイッチング動作の損失を小さくする。
力電流が小さいと検出された場合は、出力電流検出回路
３により電界効果トランジスタFET1のゲートに電圧を印
加せず、トランジスタQ2を動作させない。そして、トラ
ンジスタQ1のみでスイッチングを行ない、軽負荷の少電
流においてはスイッチング動作の損失を小さくする。
【００１６】また、出力電流検出回路３を図２を参照し
て説明する。
て説明する。
【００１７】コンデンサC1に対して並列に、抵抗R1，R
2，R3およびツェナダイオードZD1 がブリッジ接続さ
れ、ツェナダイオードZD1 および抵抗R3の間に抵抗R4が
接続されている。また、抵抗R1およびツェナダイオード
ZD1 の接続点は、抵抗R5を介してコンパレータとなるオ
ペアンプOPの反転入力端子に接続され、抵抗R2および抵
抗R3の接続点は非反転入力端子に接続されている。そし
て、このオペアンプOPの出力端子は、抵抗R6を介して発
光ダイオードLED が接続されている。
2，R3およびツェナダイオードZD1 がブリッジ接続さ
れ、ツェナダイオードZD1 および抵抗R3の間に抵抗R4が
接続されている。また、抵抗R1およびツェナダイオード
ZD1 の接続点は、抵抗R5を介してコンパレータとなるオ
ペアンプOPの反転入力端子に接続され、抵抗R2および抵
抗R3の接続点は非反転入力端子に接続されている。そし
て、このオペアンプOPの出力端子は、抵抗R6を介して発
光ダイオードLED が接続されている。
【００１８】さらに、発光ダイオードLED にフォトカッ
プリングされたフォトトランジスタPTr のコレクタはダ
イオードD3を介してトランジスタTr1 のベースに接続さ
れ、フォトトランジスタPTr のエミッタはトランジスタ
Tr1 のコレクタに接続されている。また、トランジスタ
Tr1 のエミッタは抵抗R7を介して電源に接続されるとと
もに、抵抗R8を介してトランジスタTr2 のベースに接続
され、トランジスタTr2 のエミッタはフォトトランジス
タPTr に接続され、トランジスタTr2 のコレクタは、抵
抗R9を介して電源に接続されるとともに、抵抗R10 を介
して電界効果トランジスタFET1のゲートに接続されてい
る。
プリングされたフォトトランジスタPTr のコレクタはダ
イオードD3を介してトランジスタTr1 のベースに接続さ
れ、フォトトランジスタPTr のエミッタはトランジスタ
Tr1 のコレクタに接続されている。また、トランジスタ
Tr1 のエミッタは抵抗R7を介して電源に接続されるとと
もに、抵抗R8を介してトランジスタTr2 のベースに接続
され、トランジスタTr2 のエミッタはフォトトランジス
タPTr に接続され、トランジスタTr2 のコレクタは、抵
抗R9を介して電源に接続されるとともに、抵抗R10 を介
して電界効果トランジスタFET1のゲートに接続されてい
る。
【００１９】そして、図２に示すように、負荷に供給さ
れる電流がツェナダイオードZD1 で設定される電流値よ
り小さい場合は、ツェナダイオードZD1 がオンしないの
で、オペアンプOPが反転出力し、発光ダイオードLED は
点灯しない。このため、フォトトランジスタPTr がオン
せず、トランジスタTr1 もオフ状態を保ち、トランジス
タTr2 がオンして電界効果トランジスタFET のゲートに
電圧を印加せず、電界効果トランジスタFET1をオフ状態
に保ち、並列に接続される電界効果トランジスタの数を
減らし、スイッチングロスを少なくする。
れる電流がツェナダイオードZD1 で設定される電流値よ
り小さい場合は、ツェナダイオードZD1 がオンしないの
で、オペアンプOPが反転出力し、発光ダイオードLED は
点灯しない。このため、フォトトランジスタPTr がオン
せず、トランジスタTr1 もオフ状態を保ち、トランジス
タTr2 がオンして電界効果トランジスタFET のゲートに
電圧を印加せず、電界効果トランジスタFET1をオフ状態
に保ち、並列に接続される電界効果トランジスタの数を
減らし、スイッチングロスを少なくする。
【００２０】また、負荷に供給される電流がツェナダイ
オードZD1 で設定される電流値より大きい場合は、ツェ
ナダイオードZD1 がオンするので、オペアンプOPが非反
転出力し、発光ダイオードLED が点灯する。このため、
フォトトランジスタPTr がオンして、トランジスタTr1
はオン状態となり、トランジスタTr2 がオフして電界効
果トランジスタFET のゲートに電圧を印加し、電界効果
トランジスタFET1をオンし、並列に接続される電界効果
トランジスタの数を増加し、スイッチング素子が重負荷
に耐えるようにする。
オードZD1 で設定される電流値より大きい場合は、ツェ
ナダイオードZD1 がオンするので、オペアンプOPが非反
転出力し、発光ダイオードLED が点灯する。このため、
フォトトランジスタPTr がオンして、トランジスタTr1
はオン状態となり、トランジスタTr2 がオフして電界効
果トランジスタFET のゲートに電圧を印加し、電界効果
トランジスタFET1をオンし、並列に接続される電界効果
トランジスタの数を増加し、スイッチング素子が重負荷
に耐えるようにする。
【００２１】なお、本実施例において、電解効果トラン
ジスタFET1としてはＮチャンネル形でなくＰチャンネル
形としてもよい。この場合、電解効果トランジスタFET1
をオンするにはゲートをグランド電位とすればよく、電
解効果トランジスタFET1の制御手段の簡単化を図れる。
ジスタFET1としてはＮチャンネル形でなくＰチャンネル
形としてもよい。この場合、電解効果トランジスタFET1
をオンするにはゲートをグランド電位とすればよく、電
解効果トランジスタFET1の制御手段の簡単化を図れる。
【００２２】次に、他の実施例を図４を参照して説明す
る。
る。
【００２３】この図４に示す実施例は、トランジスタQ1
に対して、トランジスタQ2…Qnを並列に接続し、これら
トランジスタQ2…Qnのベースに電界効果トランジスタFE
T1…FETn-1を接続し、さらに、これら電界効果トランジ
スタFET1…FETn-1のゲートに、出力電流検出回路31…3n
を接続し、負荷５に供給される出力に応じて、並列に接
続されるトランジスタQ1…Qnの数を変化させるものであ
る。
に対して、トランジスタQ2…Qnを並列に接続し、これら
トランジスタQ2…Qnのベースに電界効果トランジスタFE
T1…FETn-1を接続し、さらに、これら電界効果トランジ
スタFET1…FETn-1のゲートに、出力電流検出回路31…3n
を接続し、負荷５に供給される出力に応じて、並列に接
続されるトランジスタQ1…Qnの数を変化させるものであ
る。
【００２４】なお、出力電流検出回路の閾値、すなわち
図４に示すツェナダイオードの電圧は異なるように設定
されている。
図４に示すツェナダイオードの電圧は異なるように設定
されている。
【００２５】このように、負荷に応じてトランジスタの
数を可変するようにすれば、重負荷にもスイッチング素
子を耐えるようにすることができるとともに、軽負荷の
場合のみならず、任意の負荷の場合にもスイッチング素
子の効率が低下せず電力変換効率を低下させることがな
い。
数を可変するようにすれば、重負荷にもスイッチング素
子を耐えるようにすることができるとともに、軽負荷の
場合のみならず、任意の負荷の場合にもスイッチング素
子の効率が低下せず電力変換効率を低下させることがな
い。
【００２６】
【発明の効果】本発明の電源装置によれば、スイッチン
グ素子を複数並列に接続し、出力を出力検知手段により
負荷への出力を検出し、出力に応じて前記複数並列に接
続されたスイッチング素子のうち動作させるスイッチン
グ素子の数を可変するため、重負荷時には複数並列に接
続されたスイッチング素子を多く動作させ、軽負荷時に
は少しのスイッチング素子を動作させるので、大容量用
のスイッチング素子を用いることなく、重負荷時にもス
イッチング素子に負担をかけず、また、軽負荷時には必
要以上のスイッチング素子を駆動させないから電源変化
効率を悪化させることをなくすことができる。
グ素子を複数並列に接続し、出力を出力検知手段により
負荷への出力を検出し、出力に応じて前記複数並列に接
続されたスイッチング素子のうち動作させるスイッチン
グ素子の数を可変するため、重負荷時には複数並列に接
続されたスイッチング素子を多く動作させ、軽負荷時に
は少しのスイッチング素子を動作させるので、大容量用
のスイッチング素子を用いることなく、重負荷時にもス
イッチング素子に負担をかけず、また、軽負荷時には必
要以上のスイッチング素子を駆動させないから電源変化
効率を悪化させることをなくすことができる。
【図１】本発明の電源装置の一実施例を示す回路図であ
る。
る。
【図２】同上出力電流検出回路を示す図である。
【図３】同上動作を表す波形図である。
【図４】同上他の実施例を示す回路図である。
Q1，Q2…Qn スイッチング素子としてのトランジスタ ３，31…3n 出力検知手段としての出力電流検出回路
Claims (1)
- 【請求項１】 スイッチング素子を動作させて負荷に出
力を行なう電源装置において、 前記スイッチング素子を複数並列に接続し、出力検知手
段により前記負荷への出力を検出し、出力に応じて前記
複数並列に接続されたスイッチング素子のうち動作させ
るスイッチング素子の数を可変することを特徴とした電
源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247905A JPH0591745A (ja) | 1991-09-26 | 1991-09-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247905A JPH0591745A (ja) | 1991-09-26 | 1991-09-26 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591745A true JPH0591745A (ja) | 1993-04-09 |
Family
ID=17170305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3247905A Pending JPH0591745A (ja) | 1991-09-26 | 1991-09-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0759346A (ja) * | 1993-06-07 | 1995-03-03 | Nec Corp | スイッチング電源回路 |
| WO1998016003A1 (fr) * | 1996-10-08 | 1998-04-16 | Matsushita Electric Industrial Co., Ltd. | Bloc d'alimentation et transformateur de tension |
| JP2009278836A (ja) * | 2008-05-16 | 2009-11-26 | Kyocera Mita Corp | スイッチング電源回路、及び画像形成装置 |
-
1991
- 1991-09-26 JP JP3247905A patent/JPH0591745A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0759346A (ja) * | 1993-06-07 | 1995-03-03 | Nec Corp | スイッチング電源回路 |
| WO1998016003A1 (fr) * | 1996-10-08 | 1998-04-16 | Matsushita Electric Industrial Co., Ltd. | Bloc d'alimentation et transformateur de tension |
| US6201382B1 (en) | 1996-10-08 | 2001-03-13 | Matsushita Electric Industrial Co., Ltd. | Low noise and energy loss power supply apparatus and voltage converter |
| US6326772B2 (en) | 1996-10-08 | 2001-12-04 | Matsushita Electric Industrial Co., Ltd. | Power supply apparatus with energy return for reuse |
| KR100374439B1 (ko) * | 1996-10-08 | 2003-03-15 | 마쯔시다덴기산교 가부시키가이샤 | 전원장치 및 전압 변환기 |
| JP2009278836A (ja) * | 2008-05-16 | 2009-11-26 | Kyocera Mita Corp | スイッチング電源回路、及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289211B1 (ko) | 전원 회로 | |
| US6181171B1 (en) | Circuit configuration for pulsed current regulation of inductive loads | |
| US4308577A (en) | Base drive circuit | |
| JPH0591745A (ja) | 電源装置 | |
| JP2527875B2 (ja) | 誘導性負荷の電流検出回路 | |
| US5440223A (en) | Switching power circuit with redundant structure | |
| US3793580A (en) | D. c. static switch circuit with a main switch device and a power sharing circuit portion | |
| EP1404014B1 (en) | Power circuit | |
| US6946829B2 (en) | Device for measuring a chopped current | |
| JPH07264846A (ja) | スイッチング電源回路 | |
| KR0149230B1 (ko) | 멀티 출력 파워 써플라이의 싱글 소프트 스위칭회로 | |
| JP3508965B2 (ja) | スイッチ素子の駆動回路 | |
| JP3248623B2 (ja) | 無接点開閉器 | |
| US5138202A (en) | Proportional base drive circuit | |
| KR970077929A (ko) | 순방향 동기 정류기용 동기 및 구동 회로 | |
| JP2740476B2 (ja) | Ｆｅｔ整流回路 | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP2838819B2 (ja) | 複数のスイッチング電源装置を並列接続した直流電源装置 | |
| JPH0518286U (ja) | スイツチングレギユレータ | |
| JPH0631187Y2 (ja) | イグニッション回路 | |
| JP2596141Y2 (ja) | スイッチング電源装置 | |
| KR200156380Y1 (ko) | 전원공급장치의 과부하보호회로 | |
| KR0155088B1 (ko) | 강압형 콘버터의 피채널 모스트랜지스터 구동회로 | |
| KR890006042Y1 (ko) | 전압 자동 제어 장치 | |
| KR940006607Y1 (ko) | 스위칭 모드 전원공급장치의 동작 대기시간 조절회로 |