JPH0591365A - フイールド同期化装置 - Google Patents
フイールド同期化装置Info
- Publication number
- JPH0591365A JPH0591365A JP3250756A JP25075691A JPH0591365A JP H0591365 A JPH0591365 A JP H0591365A JP 3250756 A JP3250756 A JP 3250756A JP 25075691 A JP25075691 A JP 25075691A JP H0591365 A JPH0591365 A JP H0591365A
- Authority
- JP
- Japan
- Prior art keywords
- field
- video signal
- output
- signal
- synchronized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】複数の映像信号間でバーストの位相誤差が発生
しないようにする。 【構成】各ブロックの切替回路１１，２１は、垂直同期
のとれた複数の映像信号Ｖ１〜Ｖ３を４Ｎ（Ｎは正の整
数）フィールド毎に１つ置きに順次選択する。タイミン
グ発生回路１２，２２は、選択された映像信号に同期し
た書込みタイミング信号Ｗｆ，Ｗｂを発生する。フィー
ルドメモリ１４，２４は、書込みタイミング信号に応じ
て映像信号を記憶し、同時に基準信号発生部３が生成す
る読出しタイミング信号Ｒｆに応じて読出して１フィー
ルド遅延し且つ基準サブキャアと同期した映像信号を出
力する。遅延メモリ１５，２５は、基準サブキャアと同
期した映像信号を出力する。フィールド選択回路１７，
２７は、フィールド判別回路１６，２６の判別結果に応
じていずれか一方を選択する。ブロック選択部４は、ブ
ロック１，２の出力を２Ｎフィールド毎に交互に切替え
て出力する。
しないようにする。 【構成】各ブロックの切替回路１１，２１は、垂直同期
のとれた複数の映像信号Ｖ１〜Ｖ３を４Ｎ（Ｎは正の整
数）フィールド毎に１つ置きに順次選択する。タイミン
グ発生回路１２，２２は、選択された映像信号に同期し
た書込みタイミング信号Ｗｆ，Ｗｂを発生する。フィー
ルドメモリ１４，２４は、書込みタイミング信号に応じ
て映像信号を記憶し、同時に基準信号発生部３が生成す
る読出しタイミング信号Ｒｆに応じて読出して１フィー
ルド遅延し且つ基準サブキャアと同期した映像信号を出
力する。遅延メモリ１５，２５は、基準サブキャアと同
期した映像信号を出力する。フィールド選択回路１７，
２７は、フィールド判別回路１６，２６の判別結果に応
じていずれか一方を選択する。ブロック選択部４は、ブ
ロック１，２の出力を２Ｎフィールド毎に交互に切替え
て出力する。
Description
【０００１】
【産業上の利用分野】本発明はフィールド同期化装置に
関し、特に少なくとも垂直同期がとられたインタレース
方式の複数の映像信号を順次切替え、フィールドおよび
バーストが連続した映像信号を出力するフィールド同期
化装置に関する。
関し、特に少なくとも垂直同期がとられたインタレース
方式の複数の映像信号を順次切替え、フィールドおよび
バーストが連続した映像信号を出力するフィールド同期
化装置に関する。
【０００２】
【従来の技術】垂直同期だけがとられた複数のインタレ
ース方式の映像信号を順次切替えて録画しようとする場
合、偶数，奇数フィールドの同期およびバーストの位相
が必ずしも一致しないため、フィールドおよびバースト
の同期化が必要となる。
ース方式の映像信号を順次切替えて録画しようとする場
合、偶数，奇数フィールドの同期およびバーストの位相
が必ずしも一致しないため、フィールドおよびバースト
の同期化が必要となる。
【０００３】従来のフィールド同期化装置は、図３に示
すように、垂直同期のとられたカメラからの複数の映像
信号Ｖ１〜Ｖ３を順次選択する映像信号切替回路１１お
よび２１を有しており、映像信号切替回路２１は、映像
信号切替回路１１よりも１フィールドだけ先行して選択
している。
すように、垂直同期のとられたカメラからの複数の映像
信号Ｖ１〜Ｖ３を順次選択する映像信号切替回路１１お
よび２１を有しており、映像信号切替回路２１は、映像
信号切替回路１１よりも１フィールドだけ先行して選択
している。
【０００４】基準信号発生部６は、この装置の基準とな
る信号を発生しており、フィールドメモリ７は、映像信
号切替回路２１によって選択された映像信号Ｖｏ２を基
準タイミング信号Ｗに応じて記憶すると同時に、１フィ
ールド前に記録した映像信号を読出している。
る信号を発生しており、フィールドメモリ７は、映像信
号切替回路２１によって選択された映像信号Ｖｏ２を基
準タイミング信号Ｗに応じて記憶すると同時に、１フィ
ールド前に記録した映像信号を読出している。
【０００５】フィールド判別回路８は、基準信号発生部
６からフィールドが偶数か奇数かを判別をするための基
準フィールド信号Ｓｆを受け、映像信号Ｖｏ２と基準フ
ィールド信号Ｓｆとを比較し、フィールド判別結果をフ
ィールド選択スイッチ９へ送出している。
６からフィールドが偶数か奇数かを判別をするための基
準フィールド信号Ｓｆを受け、映像信号Ｖｏ２と基準フ
ィールド信号Ｓｆとを比較し、フィールド判別結果をフ
ィールド選択スイッチ９へ送出している。
【０００６】フィールド選択スイッチ９は、フィールド
メモリ７から読出された１フィールド前の映像信号およ
び、映像信号切替回路１１によって選択された映像信号
Ｖｏ１を受け、フィールド判別回路８からの判別結果に
応じて、いずれか一方を選択することにより、偶数フィ
ールドと奇数フィールドとが交互に規則的に変化する映
像信号、つまり、フィールド同期した映像信号Ｖｏ３を
出力する。
メモリ７から読出された１フィールド前の映像信号およ
び、映像信号切替回路１１によって選択された映像信号
Ｖｏ１を受け、フィールド判別回路８からの判別結果に
応じて、いずれか一方を選択することにより、偶数フィ
ールドと奇数フィールドとが交互に規則的に変化する映
像信号、つまり、フィールド同期した映像信号Ｖｏ３を
出力する。
【０００７】この映像信号Ｖｏ３は、更に、バースト位
相調整部１００に入力する。バースト位相調整部１００
のバースト分離回路１０１は、映像信号Ｖｏ３に含まれ
るバーストを分離する。バースト位相比較回路１０２
は、基準信号発生部６が発生した基準サブキャリアＳｃ
と映像信号Ｖｏ３から分離されたバーストとを比較して
位相差を検出する。遅延回路１０３〜１０９は、３５ｎ
ｓ単位で３５〜２４５ｎｓまでの遅延を与える。出力選
択スイッチ１１０は、遅延時間が０〜２４５ｎｓまでの
８種類の遅延量をもつ映像信号の内いずれか１つを選択
し出力する。この場合、基準サブキャリアＳｃとの位相
差が最も少ないものが選択される。
相調整部１００に入力する。バースト位相調整部１００
のバースト分離回路１０１は、映像信号Ｖｏ３に含まれ
るバーストを分離する。バースト位相比較回路１０２
は、基準信号発生部６が発生した基準サブキャリアＳｃ
と映像信号Ｖｏ３から分離されたバーストとを比較して
位相差を検出する。遅延回路１０３〜１０９は、３５ｎ
ｓ単位で３５〜２４５ｎｓまでの遅延を与える。出力選
択スイッチ１１０は、遅延時間が０〜２４５ｎｓまでの
８種類の遅延量をもつ映像信号の内いずれか１つを選択
し出力する。この場合、基準サブキャリアＳｃとの位相
差が最も少ないものが選択される。
【０００８】
【発明が解決しようとする課題】上述した従来のフィー
ルド同期化装置では、バーストの位相を調整する場合、
３５ｎｓ（サブキャリアの周期２８０ｎｓの１／８）単
位で遅延を与える複数の遅延回路の内１つを選択してい
るので、出力される映像信号のバースト位相は各カメラ
の映像信号間で最大３５ｎｓの位相差が生じるという問
題点がある。
ルド同期化装置では、バーストの位相を調整する場合、
３５ｎｓ（サブキャリアの周期２８０ｎｓの１／８）単
位で遅延を与える複数の遅延回路の内１つを選択してい
るので、出力される映像信号のバースト位相は各カメラ
の映像信号間で最大３５ｎｓの位相差が生じるという問
題点がある。
【０００９】本発明の目的は、複数の映像信号間でバー
ストの位相誤差が発生しないフィールド同期化装置を提
供することにある。
ストの位相誤差が発生しないフィールド同期化装置を提
供することにある。
【００１０】
【課題を解決するための手段】本発明のフィールド同期
化装置は、少なくとも垂直同期がとられたインタレース
方式の複数の映像信号を順次切替えてフィールド同期し
た映像信号を出力するフィールド同期化装置であって；
前記複数の映像信号を４Ｎ（Ｎは正の整数）フィールド
毎に１つ置きに切替えて出力する切替部と、この切替部
が出力する映像信号に含まれるバーストに同期するタイ
ミング信号を発生する手段と、前記タイミング信号に同
期して前記切替部が出力する映像信号を記憶すると共に
基準サブキャリアに位相同期して読出すことにより１フ
ィールド遅延し且つ前記基準サブキャリアと位相同期し
た映像信号を生成するフィールドメモリと、前記タイミ
ング信号に同期して前記切替部が出力する映像信号を記
憶すると共に前記基準サブキャリア信号に位相同期して
読出すことにより前記基準サブキャリアと位相同期した
映像信号を出力する遅延メモリ部と、前記切替部が出力
する映像信号と基準フィールド信号とを比較してフィー
ルド判別結果を出力するフィールド判別部と、前記フィ
ールドメモリの出力および前記遅延メモリ部の出力をそ
れぞれ受け前記判定結果が不一致の場合に前記フィール
ドメモリの出力を選択し、一致の場合に前記遅延メモリ
部の出力を選択するフィールド選択部とをそれぞれ有す
る第１および第２のブロックを備え；また前記基準フィ
ールド信号および前記基準サブキャリアを発生する手段
と、前記第１および第２のブロックからの出力を２Ｎフ
ィールド毎に交互に切替えるブロック切替部とを具備
し；前記第２のブロックの切替部は、前記第１のブロッ
クの切替部が選択した映像信号を２Ｎフィールド送出し
た時点で前記第１のブロックの切替部が選択した映像信
号の次の映像信号を選択するように構成されている。
化装置は、少なくとも垂直同期がとられたインタレース
方式の複数の映像信号を順次切替えてフィールド同期し
た映像信号を出力するフィールド同期化装置であって；
前記複数の映像信号を４Ｎ（Ｎは正の整数）フィールド
毎に１つ置きに切替えて出力する切替部と、この切替部
が出力する映像信号に含まれるバーストに同期するタイ
ミング信号を発生する手段と、前記タイミング信号に同
期して前記切替部が出力する映像信号を記憶すると共に
基準サブキャリアに位相同期して読出すことにより１フ
ィールド遅延し且つ前記基準サブキャリアと位相同期し
た映像信号を生成するフィールドメモリと、前記タイミ
ング信号に同期して前記切替部が出力する映像信号を記
憶すると共に前記基準サブキャリア信号に位相同期して
読出すことにより前記基準サブキャリアと位相同期した
映像信号を出力する遅延メモリ部と、前記切替部が出力
する映像信号と基準フィールド信号とを比較してフィー
ルド判別結果を出力するフィールド判別部と、前記フィ
ールドメモリの出力および前記遅延メモリ部の出力をそ
れぞれ受け前記判定結果が不一致の場合に前記フィール
ドメモリの出力を選択し、一致の場合に前記遅延メモリ
部の出力を選択するフィールド選択部とをそれぞれ有す
る第１および第２のブロックを備え；また前記基準フィ
ールド信号および前記基準サブキャリアを発生する手段
と、前記第１および第２のブロックからの出力を２Ｎフ
ィールド毎に交互に切替えるブロック切替部とを具備
し；前記第２のブロックの切替部は、前記第１のブロッ
クの切替部が選択した映像信号を２Ｎフィールド送出し
た時点で前記第１のブロックの切替部が選択した映像信
号の次の映像信号を選択するように構成されている。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１２】図１は本発明の一実施例を示すブロック図
であり、同じ構成のブロック１および２と、基準サブキ
ャリアと位相同期した信号を発生してブロック１および
２に供給する基準信号発生部３と、ブロック１および２
からの出力を交互に切替えるブロック選択部４と、Ｄ−
Ａ変換部５とを備えている。
であり、同じ構成のブロック１および２と、基準サブキ
ャリアと位相同期した信号を発生してブロック１および
２に供給する基準信号発生部３と、ブロック１および２
からの出力を交互に切替えるブロック選択部４と、Ｄ−
Ａ変換部５とを備えている。
【００１３】さて、ブロック１は、垂直同期のとられた
カメラからの複数の映像信号Ｖ１〜Ｖ３を、４Ｎ（Ｎは
正の整数）フィールド毎に１つ置きに順次選択する映像
信号切替回路１１と、映像信号切替回路１１が選択した
映像信号Ｖｏ１に含まれている同期信号およびバースト
を分離して各種タイミング信号を発生するタイミング発
生回路１２と、映像信号Ｖｏ１をディジタル化するＡ−
Ｄ変換部１３と、Ａ−Ｄ変換部１３によってディジタル
化された映像信号を、タイミング発生回路１２が生成す
る書込みタイミング信号Ｗｆに応じて記憶し、同時に基
準信号発生部３が生成する読出しタイミング信号Ｒｆに
応じて読出して、１フィールド遅延し且つ基準サブキャ
リアと位相同期した映像信号を出力するフィールドメモ
リ１４と、Ａ−Ｄ変換部１３によってディジタル化され
た映像信号を、タイミング発生回路１２が生成した書込
みタイミング信号Ｗｂに応じて記憶し、同時に基準信号
発生部３が生成した読出しタイミング信号Ｒｆに応じて
読出して、基準サブキャリアと位相同期した映像信号を
出力する遅延メモリ１５と、映像信号Ｖｏ１と基準フィ
ールド信号Ｓｆとを比較してフィールド判別結果を出力
するフィールド判別回路１６と、フィールドメモリ１４
および遅延メモリ１５の出力をそれぞれ受け、フィール
ド判定結果に応じていずれか一方を選択するフィールド
選択回路１７とを有している。
カメラからの複数の映像信号Ｖ１〜Ｖ３を、４Ｎ（Ｎは
正の整数）フィールド毎に１つ置きに順次選択する映像
信号切替回路１１と、映像信号切替回路１１が選択した
映像信号Ｖｏ１に含まれている同期信号およびバースト
を分離して各種タイミング信号を発生するタイミング発
生回路１２と、映像信号Ｖｏ１をディジタル化するＡ−
Ｄ変換部１３と、Ａ−Ｄ変換部１３によってディジタル
化された映像信号を、タイミング発生回路１２が生成す
る書込みタイミング信号Ｗｆに応じて記憶し、同時に基
準信号発生部３が生成する読出しタイミング信号Ｒｆに
応じて読出して、１フィールド遅延し且つ基準サブキャ
リアと位相同期した映像信号を出力するフィールドメモ
リ１４と、Ａ−Ｄ変換部１３によってディジタル化され
た映像信号を、タイミング発生回路１２が生成した書込
みタイミング信号Ｗｂに応じて記憶し、同時に基準信号
発生部３が生成した読出しタイミング信号Ｒｆに応じて
読出して、基準サブキャリアと位相同期した映像信号を
出力する遅延メモリ１５と、映像信号Ｖｏ１と基準フィ
ールド信号Ｓｆとを比較してフィールド判別結果を出力
するフィールド判別回路１６と、フィールドメモリ１４
および遅延メモリ１５の出力をそれぞれ受け、フィール
ド判定結果に応じていずれか一方を選択するフィールド
選択回路１７とを有している。
【００１４】なお、ブロック２は、ブロック１と同じ構
成であるので説明は省略する。
成であるので説明は省略する。
【００１５】次に動作を説明する。
【００１６】図２は動作を説明するためのタイミングチ
ャートであり、カメラからの映像信号Ｖ１〜Ｖ３の内、
映像信号Ｖ２のみが１フィルードずれている場合を示し
ている。また、映像信号の奇数フィルードにはＯ（ＯＤ
Ｄ）、偶数フィールドにはＥ（ＥＶＥＮ）を表示して区
別している。
ャートであり、カメラからの映像信号Ｖ１〜Ｖ３の内、
映像信号Ｖ２のみが１フィルードずれている場合を示し
ている。また、映像信号の奇数フィルードにはＯ（ＯＤ
Ｄ）、偶数フィールドにはＥ（ＥＶＥＮ）を表示して区
別している。
【００１７】さて、ブロック１の映像信号切替回路１１
は、映像信号Ｖ１を４フィールド送出した後、１つ置い
た映像信号Ｖ３を選択して４フィールド送出し、更に、
１つ置いた映像信号Ｖ２を選択して４フィールド送出
し、以下、同じ動作を繰返すことにより、映像信号Ｖｏ
１を生成する。
は、映像信号Ｖ１を４フィールド送出した後、１つ置い
た映像信号Ｖ３を選択して４フィールド送出し、更に、
１つ置いた映像信号Ｖ２を選択して４フィールド送出
し、以下、同じ動作を繰返すことにより、映像信号Ｖｏ
１を生成する。
【００１８】一方、ブロック２の映像信号切替回路２１
は、ブロック１の映像信号切替回路１１が映像信号Ｖ１
を２フィールド送出した時点で映像信号Ｖ２を選択し、
以下、映像信号切替回路１１と同様に４フィールド毎に
１つ置きに、映像信号Ｖ１，Ｖ３，…の順に切替えてい
くことにより、映像信号Ｖｏ２を生成する。
は、ブロック１の映像信号切替回路１１が映像信号Ｖ１
を２フィールド送出した時点で映像信号Ｖ２を選択し、
以下、映像信号切替回路１１と同様に４フィールド毎に
１つ置きに、映像信号Ｖ１，Ｖ３，…の順に切替えてい
くことにより、映像信号Ｖｏ２を生成する。
【００１９】ブロック１，２のフィールドメモリ１４，
２４は、それぞれ映像信号切替回路１１，２１からの映
像信号Ｖｏ１，Ｖｏ２を１フィールド分遅延させて出力
する。また、遅延メモリ１５，２５は、映像信号Ｖｏ
１，Ｖｏ２と同じフィールドで出力する。
２４は、それぞれ映像信号切替回路１１，２１からの映
像信号Ｖｏ１，Ｖｏ２を１フィールド分遅延させて出力
する。また、遅延メモリ１５，２５は、映像信号Ｖｏ
１，Ｖｏ２と同じフィールドで出力する。
【００２０】ブロック１，２のフィールド選択回路１
７，２７は、フィールドメモリ１４，２４および遅延メ
モリ１５，２５の出力をそれぞれ受け、フィールド判別
回路１６，２６のフィールド判別結果に応じていずれか
一方を選択する。この場合、フィールド判別結果が「一
致」のときは、次のフィールドで遅延メモリ１５，２５
の出力を選択し、「不一致」のときは、次のフィールド
でフィールドメモリ１４，２４の出力を選択する。この
ようにして、各映像信号のフィールドを同期させる。
７，２７は、フィールドメモリ１４，２４および遅延メ
モリ１５，２５の出力をそれぞれ受け、フィールド判別
回路１６，２６のフィールド判別結果に応じていずれか
一方を選択する。この場合、フィールド判別結果が「一
致」のときは、次のフィールドで遅延メモリ１５，２５
の出力を選択し、「不一致」のときは、次のフィールド
でフィールドメモリ１４，２４の出力を選択する。この
ようにして、各映像信号のフィールドを同期させる。
【００２１】ところで、映像信号切替回路１１，２１が
映像信号を切り替えたとき、タイミング発生回路１２，
２２が各種タイミング信号を安定して発生するまでに時
間が必要である。従って、切り替えられた映像信号の最
初のフィールドは、同期が乱れた状態でフィールドメモ
リ１４，２４および遅延メモリ１５，２５の書込み読出
しが行われる。このような同期が乱れたフィールドを避
けるために、映像信号切替回路１１，２１は４フィール
ド毎の切替えを行っており、また、４フィールドの後半
２フィールド（１フレーム）をブロック選択部４により
選択している。
映像信号を切り替えたとき、タイミング発生回路１２，
２２が各種タイミング信号を安定して発生するまでに時
間が必要である。従って、切り替えられた映像信号の最
初のフィールドは、同期が乱れた状態でフィールドメモ
リ１４，２４および遅延メモリ１５，２５の書込み読出
しが行われる。このような同期が乱れたフィールドを避
けるために、映像信号切替回路１１，２１は４フィール
ド毎の切替えを行っており、また、４フィールドの後半
２フィールド（１フレーム）をブロック選択部４により
選択している。
【００２２】ブロック選択部４は、ブロック１および２
の出力を交互に切替え、Ｄ−Ａ変換部５によってアナロ
グ信号に変換させることにより、フレームが同期し且つ
基準サブキャリアに同期した複数の映像信号を２フィー
ルド（１フレーム）毎に切替えて順次送出できる。
の出力を交互に切替え、Ｄ−Ａ変換部５によってアナロ
グ信号に変換させることにより、フレームが同期し且つ
基準サブキャリアに同期した複数の映像信号を２フィー
ルド（１フレーム）毎に切替えて順次送出できる。
【００２３】なお、本実施例では、３つの映像信号を切
替える場合について説明したが、２以上の映像信号につ
いて同様に動作することは明らかである。また、映像信
号切替回路１１，２１で４Ｎ（Ｎは正の整数）フィール
ド毎に切替えを行い、映像信号切替回路１１と２１との
切替えタイミングを２Ｎフィールドずらすことにより、
複数の映像信号を２Ｎフィールド（Ｎフレーム）毎に切
替えて出力することができることも明らかである。
替える場合について説明したが、２以上の映像信号につ
いて同様に動作することは明らかである。また、映像信
号切替回路１１，２１で４Ｎ（Ｎは正の整数）フィール
ド毎に切替えを行い、映像信号切替回路１１と２１との
切替えタイミングを２Ｎフィールドずらすことにより、
複数の映像信号を２Ｎフィールド（Ｎフレーム）毎に切
替えて出力することができることも明らかである。
【００２４】
【発明の効果】以上説明したように本発明によれば、同
一構成の２つのブロックを設け、各ブロックが、複数の
映像信号を４Ｎ（Ｎは正の整数）フィールド毎に１つ置
きに選択し、この選択した映像信号からタイミング信号
を生成してフィールドメモリおよび遅延メモリに書込
み、また基準サブキャリアと位相同期したタイミングで
読出すことにより、基準サブキャリアと位相同期した映
像信号および、基準サブキャリアと位相同期して１フィ
ールド遅延した映像信号をそれぞれ生成し、フィールド
判別結果に応じていずれか一方を選択することによりフ
ィールドを同期化し、更に、２つのブロックが出力する
各映像信号の４Ｎフィールドの後半２Ｎフィールドを交
互に選択することにより、フィールドが同期し、且つバ
ーストとの位相誤差のない複数の映像信号を順次切替え
て出力できる。
一構成の２つのブロックを設け、各ブロックが、複数の
映像信号を４Ｎ（Ｎは正の整数）フィールド毎に１つ置
きに選択し、この選択した映像信号からタイミング信号
を生成してフィールドメモリおよび遅延メモリに書込
み、また基準サブキャリアと位相同期したタイミングで
読出すことにより、基準サブキャリアと位相同期した映
像信号および、基準サブキャリアと位相同期して１フィ
ールド遅延した映像信号をそれぞれ生成し、フィールド
判別結果に応じていずれか一方を選択することによりフ
ィールドを同期化し、更に、２つのブロックが出力する
各映像信号の４Ｎフィールドの後半２Ｎフィールドを交
互に選択することにより、フィールドが同期し、且つバ
ーストとの位相誤差のない複数の映像信号を順次切替え
て出力できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作を説明するためのタイミングチ
ャートである。
ャートである。
【図３】従来のフィールド同期化装置の一例を示すブロ
ック図である。
ック図である。
１，２ ブロック ３ 基準信号発生部 ４ ブロック選択部４ １１，２１ 映像信号切替回路 １２，２２ タイミング発生回路 １４，２４ フィールドメモリ １５，２５ 遅延メモリ １６，２６ フィールド判別回路 １７，２７ フィールド選択回路１７ Ｗｆ，Ｗｂ 書込みタイミング信号 Ｒｆ，Ｒｂ 読出しタイミング信号 Ｓｆ 基準フィールド信号
Claims (1)
- 【請求項１】 少なくとも垂直同期がとられたインタレ
ース方式の複数の映像信号を順次切替えてフィールド同
期した映像信号を出力するフィールド同期化装置であっ
て；前記複数の映像信号を４Ｎ（Ｎは正の整数）フィー
ルド毎に１つ置きに切替えて出力する切替部と、この切
替部が出力する映像信号に含まれるバーストに同期する
タイミング信号を発生する手段と、前記タイミング信号
に同期して前記切替部が出力する映像信号を記憶すると
共に基準サブキャリアに位相同期して読出すことにより
１フィールド遅延し且つ前記基準サブキャリアと位相同
期した映像信号を生成するフィールドメモリと、前記タ
イミング信号に同期して前記切替部が出力する映像信号
を記憶すると共に前記基準サブキャリア信号に位相同期
して読出すことにより前記基準サブキャリアと位相同期
した映像信号を出力する遅延メモリ部と、前記切替部が
出力する映像信号と基準フィールド信号とを比較してフ
ィールド判別結果を出力するフィールド判別部と、前記
フィールドメモリの出力および前記遅延メモリ部の出力
をそれぞれ受け前記判定結果が不一致の場合に前記フィ
ールドメモリの出力を選択し、一致の場合に前記遅延メ
モリ部の出力を選択するフィールド選択部とをそれぞれ
有する第１および第２のブロックを備え；また前記基準
フィールド信号および前記基準サブキャリアを発生する
手段と、前記第１および第２のブロックからの出力を２
Ｎフィールド毎に交互に切替えるブロック切替部とを具
備し；前記第２のブロックの切替部は、前記第１のブロ
ックの切替部が選択した映像信号を２Ｎフィールド送出
した時点で前記第１のブロックの切替部が選択した映像
信号の次の映像信号を選択することを特徴とするフィー
ルド同期化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250756A JPH0591365A (ja) | 1991-09-30 | 1991-09-30 | フイールド同期化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250756A JPH0591365A (ja) | 1991-09-30 | 1991-09-30 | フイールド同期化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591365A true JPH0591365A (ja) | 1993-04-09 |
Family
ID=17212576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3250756A Pending JPH0591365A (ja) | 1991-09-30 | 1991-09-30 | フイールド同期化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591365A (ja) |
-
1991
- 1991-09-30 JP JP3250756A patent/JPH0591365A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2502829B2 (ja) | 画像表示装置 | |
| KR100290851B1 (ko) | 디지털 티브이의 영상 처리 장치 | |
| JP2607020B2 (ja) | テレビモードの自動変換装置 | |
| JPH0591365A (ja) | フイールド同期化装置 | |
| US5896178A (en) | Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| GB2248745A (en) | Picture signal superposing circuit | |
| JPH11289521A (ja) | 映像信号処理装置、映像信号処理方法及び映像信号処理方法を記録した記録媒体 | |
| JP2737149B2 (ja) | 画像記憶装置 | |
| JP3082197B2 (ja) | 同期信号分離回路 | |
| JPH04170280A (ja) | ビデオメモリ装置 | |
| JP2505589B2 (ja) | ハイビジョン受信機の時間軸伸長装置 | |
| JPH0320191B2 (ja) | ||
| JP2958929B2 (ja) | 時間軸補正方法および装置 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JPH05176304A (ja) | アスペクト比変換回路 | |
| JP2698190B2 (ja) | 分割動画モニタ装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPH03159477A (ja) | 映像信号伝送装置および伝送方法 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JPH06292078A (ja) | 分割動画モニタ装置 | |
| JPH029277A (ja) | 映像記憶装置 | |
| JPH07154673A (ja) | テレビカメラシステム | |
| JPS631589B2 (ja) | ||
| KR19980068925A (ko) | 격행주사 모드-순차주사 모드 변환회로 |