JPH0590960U - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH0590960U JPH0590960U JP3019692U JP3019692U JPH0590960U JP H0590960 U JPH0590960 U JP H0590960U JP 3019692 U JP3019692 U JP 3019692U JP 3019692 U JP3019692 U JP 3019692U JP H0590960 U JPH0590960 U JP H0590960U
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor chip
- lead frame
- die pad
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本考案は、高集積化に際し、放熱性が良好で
クラックの発生もなく、信頼性の高い半導体装置を得る
ことのできるリードフレームを提供することを目的とす
る。 【構成】 本考案では、ダイパッドを構成する放熱板を
積層構造体で構成し、半導体チップ搭載面側に半導体チ
ップの熱膨張率により近い材料からなる第１のダイパッ
ドを配置するように構成している。
クラックの発生もなく、信頼性の高い半導体装置を得る
ことのできるリードフレームを提供することを目的とす
る。 【構成】 本考案では、ダイパッドを構成する放熱板を
積層構造体で構成し、半導体チップ搭載面側に半導体チ
ップの熱膨張率により近い材料からなる第１のダイパッ
ドを配置するように構成している。
Description
【０００１】
本考案は、リードフレームに係り、特に、樹脂封止型半導体装置におけるチ ップクラックおよび封止樹脂のクラック防止に関する。
【０００２】
ＩＣ、ＬＳＩ等の半導体装置の実装に際して用いられるリ―ドフレ―ムは、鉄 系あるいは銅系等の金属材料からなる板状体をプレス加工又はエッチングにより 所望のパタ―ンに成形することによって形成される。
【０００３】 通常、リ―ドフレ―ム１は図４に示す如く、半導体集積回路チップ（以下半導 体チップ）を搭載するダイパッド１１と、ダイパッドを取り囲むように配設せし められた複数のインナ―リ―ド１２とインナ―リ―ド１２を一体的に連結するタ イバ―１３と、各インナ―リ―ドに連結せしめられタイバ―の外側に伸張するア ウタ―リ―ド１４と、タイバ―１３を両サイドから支持するサイドバ―１５，１ ６と、ダイパッド１１を支持するサポ―トバ―１７とから構成されている。
【０００４】 このようなリ―ドフレ―ムを用いて実装せしめられる半導体装置は図５に示す 如くであり、リ―ドフレ―ム１のダイパッド１１上に、半導体チップ２を搭載し 、この半導体チップのボンディングパッドとリ―ドフレ―ムのインナ―リ―ド１ ２とを金線あるいはアルミ線のボンディングワイヤ３によって結線し、更にこれ らを樹脂やセラミック等の封止材料４で封止した後、タイバ―やサイドバ―を切 断し、アウタ―リ―ドを所望の形状に折り曲げて完成せしめられる。
【０００５】 近年、半導体装置の高密度化および小型化が進み、パッケージサイズに対する 半導体チップの占有面積が大きくなり、半導体チップの発熱量が大きくなってき ている。このため、半導体チップを搭載するためのパッドが膨脹・収縮を繰り返 し、パッケージクラックを生じたりチップクラックを生じたりするという問題が ある。
【０００６】 そこで複数のリードを有するリードフレーム本体部と、パッド部とを別々に形 成し、一体的に接合したリードフレームが提案されている。
【０００７】 このような別体形成構造をとることにより、パッドのみを放熱性の良好な材料 で構成し、放熱性を向上させることはできるものの、半導体チップあるいは封止 材料との熱膨脹率の差によって生じるクラックを完全に防止することはできない という問題があった。
【０００８】
このように、パッドのみを放熱性の良好な材料で構成し、放熱性を向上させ ることはできるものの、半導体チップとパッド、あるいは封止材料とパッドとの 熱膨脹率の差によって生じるクラックを完全に防止することはできないという問 題があった。
【０００９】 本考案は、前記実情に鑑みてなされたもので、高集積化に際し、放熱性が良好 でクラックの発生もなく、信頼性の高い半導体装置を得ることのできるリードフ レームを提供することを目的とする。
【００１０】
そこで本考案では、ダイパッドを構成する放熱板を積層構造体で構成し、半 導体チップ搭載面側に半導体チップの熱膨張率により近い材料からなる第１のダ イパッドを配置するように構成している。
【００１１】 望ましくは、第１および第２のダイパッドの少なくとも一方にスリットを形成 するようにしている。
【００１２】
【作用】 上記構造によれば、ダイパッドを構成する放熱板を積層構造体で構成するよ うにしているため、それぞれの面が接触する材料との親和性を向上させ、クラッ クの発生のない信頼性の高い半導体装置を得ることができる。
【００１３】 第１および第２のダイパッドの少なくとも一方にスリットを形成するようにし ているため、表裏両素材の熱膨張率の差によって生じる反りを防止するとともに 、パッケージング材料との接触面積を増大させ密着強度が向上する。
【００１４】 ここで表裏の各素材の積層方法としては、熱圧着、溶接、接着剤による接合の 他、めっきやスパッタリングなどのように異種金属を被着させる方法によっても 良い。
【００１５】
以下、本考案の実施例について、図面を参照しつつ詳細に説明する。
【００１６】 本考案実施例のリ―ドフレ―ムは、図１(a) および(b) に示す如く、半導体チ ップ搭載面側を鉄−ニッケルで構成された厚さ０．２５mmの第１のダイパッド１ １ａの裏面側に銅箔からなる第２のダイパッド１１ｂを貼着したことを特徴とす るものである。（ここで図１(a) は上面図、図１(b) はそのＡ−Ａ断面図である 。）他部については図４に示したものと同様の構造を有している。
【００１７】 次に、このリ−ドフレ−ムの製造方法およびこれを用いた半導体装置の製造方 法について説明する。
【００１８】 まず、鉄−ニッケルからなる厚さ０．２５mmの帯状材を用いて、通常の如くプ レス加工により、第１のダイパッド１１ａを形成する。次いでこの裏面側に同一 形状に打ち抜き加工した厚さ０．２５mmの銅板からなる第２のダイパッド１１ｂ を貼着する。
【００１９】 また、４２アロイからなる帯状材料を用いて、先端がチップ搭載領域を取り囲 むように配設せしめられた複数のインナ―リ―ド１２とインナ―リ―ド１２を一 体的に連結するタイバ―１３と、各インナ―リ―ドに連結せしめられタイバ―の 外側に伸張するアウタ―リ―ド１４と、タイバ―１３を両サイドから支持するサ イドバ―１５，１６とからなるリードフレームを形成する。なお、インナーリー ド先端は打ち抜きに先立ち、コイニングにより薄く形成される。この後さらに必 要に応じてめっき工程等を経て、リードフレーム本体を形成した後、図２(a) に 示すように、このリードフレームの第１のダイパッド１１ａと銅箔からなる第２ のダイパッド１１ｂとの積層体をポリイミドフィルム１７を介してリードフレー ム本体に貼着する。
【００２０】 そして、図２(b) に示すように、素子チップ２の搭載、ワイヤボンディング、 樹脂封止などの工程を経て図２(c) に示すように半導体装置が完成する。３はワ イヤ、４は樹脂パッケージである。
【００２１】 本考案によれば、ダイパッドを構成する放熱板をニッケルと銅との積層構造体 で構成するようにしているため、それぞれの面が接触する材料との親和性を向上 させ、クラックの発生のない信頼性の高い半導体装置を得ることができる。
【００２２】 なお、前記実施例では、配設しなかったが、第１のダイパッドあるいは第２の ダイパッドのいずれかにスリットを形成するようにしてもよい。これによりダイ パッド同志の熱膨脹率の差に起因するそりの発生を防止することができる。また チップ搭載面側に位置する第１のダイパッドにスリットを形成することにより、 半導体チップを搭載する際に接着剤が流れ出すこともなく、信頼性の高い半導体 装置を得ることができる。
【００２３】 また、スリットの形状としては、第１または第２のダイパッド全面に円形のス ルーホールを多数個形成したり、長溝型のスルーホールとするなど，適宜変形可 能である。図３に示すようにダイパッドの対角線上に沿ってスリットＳを形成す ることにより応力の分散を容易にすることができる。
【００２４】 さらに第１のパッドはチップの大きさよりも大きければ、第２のパッドよりも 小さくても良いし、大きくても良い。また、２層のみならず３層以上のパッドを 形成しても良いことはいうまでもない。さらにこれらのパッドの間に絶縁性部材 を挟むようにしてもよい。また第１のパッドと第２のパッドとの接合は貼着によ っておこなったが、銅板等からなる第２のパッド表面に所望の材料組成のめっき 層を形成することによって第１のパッドを構成したり、またスパッタリング法に よって第１のパッドを構成したり、あるいはまたこれらの組み合わせによっても よい。
【００２５】 また、前記実施例では、スルーホールあるいはスリットはプレス加工によって 形成したが、エッチングによって形成してもよい。
【００２６】
以上説明してきたように、本考案によれば、放熱板の、半導体チップ搭載面側 を半導体チップの熱膨張率により近い材料で構成しているため、チップからの発 熱によりチップや放熱板にクラックが入るのを防止し、樹脂との親和性が極めて 良好で信頼性の高い半導体装置を得ることが可能となる。
【図１】本考案の実施例のリードフレームを示す図
【図２】同リードフレームを用いた半導体装置の製造工
程図
程図
【図３】本考案の他の実施例のリードフレームを示す図
【図４】従来例のリードフレームを示す図
【図５】従来例の半導体装置を示す図
１ リードフレーム ２ 半導体チップ ３ ワイヤ ４ 樹脂パッケージ １１ ダイパッド １２ インナ−リ−ド １３ ダムバー １４ アウターリード １５ サイドバー １６ サイドバー １７ ポリイミドフィルム １１ａ 第１のダイパッド １１ｂ 第２のダイパッド
Claims (2)
- 【請求項１】 表面に半導体チップを搭載する第１のパ
ッドとこの裏面に配設された第２のパッドとを含む積層
構造体からなる半導体チップ搭載部と前記半導体チップ
搭載部から所定の間隔をおいて先端部が配列されたリー
ド部とを含み前記第１のパッドは、前記第２のパッドよ
りも熱膨張率が半導体チップに近い材料で構成されてい
ることを特徴とするリードフレーム。 - 【請求項２】 前記第１または第２のダイパッドがスリ
ットを具備してなることを特徴とする請求項１記載のリ
ードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992030196U JP2552158Y2 (ja) | 1992-05-08 | 1992-05-08 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992030196U JP2552158Y2 (ja) | 1992-05-08 | 1992-05-08 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590960U true JPH0590960U (ja) | 1993-12-10 |
| JP2552158Y2 JP2552158Y2 (ja) | 1997-10-27 |
Family
ID=12297000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992030196U Expired - Fee Related JP2552158Y2 (ja) | 1992-05-08 | 1992-05-08 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552158Y2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58441U (ja) * | 1981-06-25 | 1983-01-05 | 富士通株式会社 | プラスチツクパツケ−ジ |
| JPS60149137U (ja) * | 1984-03-13 | 1985-10-03 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JPH02125651A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | リードフレーム |
| JPH03190264A (ja) * | 1989-12-20 | 1991-08-20 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
-
1992
- 1992-05-08 JP JP1992030196U patent/JP2552158Y2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58441U (ja) * | 1981-06-25 | 1983-01-05 | 富士通株式会社 | プラスチツクパツケ−ジ |
| JPS60149137U (ja) * | 1984-03-13 | 1985-10-03 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JPH02125651A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | リードフレーム |
| JPH03190264A (ja) * | 1989-12-20 | 1991-08-20 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2552158Y2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844310A (en) | Heat spreader semiconductor device with heat spreader and method for producing same | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6723585B1 (en) | Leadless package | |
| US6049125A (en) | Semiconductor package with heat sink and method of fabrication | |
| KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
| US20070130759A1 (en) | Semiconductor device package leadframe formed from multiple metal layers | |
| US20020017706A1 (en) | Lead frame, semiconductor device and manufacturing method therefor, circuit board and electronic equipment | |
| US20220157700A1 (en) | Two sided bondable lead frame | |
| JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
| KR20120018756A (ko) | Ｉｃ 패키지용 리드프레임 및 제조방법 | |
| JPH0590960U (ja) | リードフレーム | |
| JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JPH0780272B2 (ja) | 熱伝導複合材料 | |
| US7582974B2 (en) | Semiconductor device and method of manufacturing same | |
| JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07335817A (ja) | リードフレーム部材 | |
| JPH05136320A (ja) | リードフレームの製造方法 | |
| JPH03218031A (ja) | 半導体集積回路装置およびそれに用いられるプリフォーム接合材 | |
| JP4695672B2 (ja) | 半導体装置 | |
| US5355017A (en) | Lead frame having a die pad with metal foil layers attached to the surfaces | |
| JP2942790B2 (ja) | 半導体素子用多層リードフレーム | |
| JPH0645485A (ja) | 高放熱性集積回路パッケージ | |
| JPH05243326A (ja) | 半導体装置 | |
| JP2582682B2 (ja) | リードフレームおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |