JPH0590919A - 自動スキユー校正装置 - Google Patents
自動スキユー校正装置Info
- Publication number
- JPH0590919A JPH0590919A JP4057443A JP5744392A JPH0590919A JP H0590919 A JPH0590919 A JP H0590919A JP 4057443 A JP4057443 A JP 4057443A JP 5744392 A JP5744392 A JP 5744392A JP H0590919 A JPH0590919 A JP H0590919A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- skew
- flop
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/002—Testing or calibrating of apparatus covered by the other groups of this subclass of cathode ray oscilloscopes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T8/00—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force
- B60T8/32—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration
- B60T8/34—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration having a fluid pressure regulator responsive to a speed condition
- B60T8/48—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration having a fluid pressure regulator responsive to a speed condition connecting the brake actuator to an alternative or additional source of fluid pressure, e.g. traction control systems
Landscapes
- Physics & Mathematics (AREA)
- Fluid Mechanics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 多チャンネル信号源１０の信号間のスキュー
を自動校正し、所望頻度で校正を繰り返すことができる
ようにする。 【構成】 １対のフリップ・フロップ１８及び２０の出
力信号を１対のラッチ２２及び２４がラッチしてスキュ
ー信号を発生する。このスキュー信号から、１対の信号
源１２及び１４のどちらの信号が進んでいるかわかる。
マイクロプロセッサ２６は、スキュー信号を参照しなが
ら、進んでいる方の信号源を順次遅延させる。スキュー
信号が信号源からの信号の時間関係の変化を示したとき
の遅延制御信号の値から、マイクロプロセッサ２６は、
校正すべき信号の遅延量を決定する。
を自動校正し、所望頻度で校正を繰り返すことができる
ようにする。 【構成】 １対のフリップ・フロップ１８及び２０の出
力信号を１対のラッチ２２及び２４がラッチしてスキュ
ー信号を発生する。このスキュー信号から、１対の信号
源１２及び１４のどちらの信号が進んでいるかわかる。
マイクロプロセッサ２６は、スキュー信号を参照しなが
ら、進んでいる方の信号源を順次遅延させる。スキュー
信号が信号源からの信号の時間関係の変化を示したとき
の遅延制御信号の値から、マイクロプロセッサ２６は、
校正すべき信号の遅延量を決定する。
Description
【０００１】
【産業上の利用分野】本発明は、多チャンネル信号源用
の自動的なスキュー校正の技術に関し、最も良い精度を
信号源が保つようにスキューを補正する装置に関する。
の自動的なスキュー校正の技術に関し、最も良い精度を
信号源が保つようにスキューを補正する装置に関する。
【０００２】
【従来の技術】スキューは、信号源の基本的な時間に関
する特性であり、その校正は重要である。従来は、オシ
ロスコープのような外部装置で各信号源ごとに観測し
て、信号を手動で調整していた。複数の信号を時間に関
して並列にオシロスコープ上に表示し、信号間のスキュ
ーを校正するのである。
する特性であり、その校正は重要である。従来は、オシ
ロスコープのような外部装置で各信号源ごとに観測し
て、信号を手動で調整していた。複数の信号を時間に関
して並列にオシロスコープ上に表示し、信号間のスキュ
ーを校正するのである。
【０００３】
【発明が解決しようとする課題】外部装置を必要とする
煩雑な手動による校正では時間がかかるので、すばやく
繰り返すことはできず、従って、手動での校正の間に信
号間にスキュー誤差が入り込んできてしまう。
煩雑な手動による校正では時間がかかるので、すばやく
繰り返すことはできず、従って、手動での校正の間に信
号間にスキュー誤差が入り込んできてしまう。
【０００４】そこで、本発明は外部装置を必要とせず、
所望頻度で校正を繰り返すことができる自動スキュー校
正装置を提供することである。
所望頻度で校正を繰り返すことができる自動スキュー校
正装置を提供することである。
【０００５】
【課題を解決するための手段】本発明は、交差接続され
た１対のフリップ・フロップを含むスキュー信号発生回
路とマイクロプロセッサ（制御手段）を用いた多チャン
ネル信号源用の自動スキュー校正装置を提供する。１対
の信号源の出力信号を交差接続した形で１対のフリップ
・フロップに入力する。つまり、一方のフリップ・フロ
ップでは、第１信号源の出力信号がクロックとなり、第
２信号源の信号が入力信号となるとともに、他方のフリ
ップ・フロップでは第１信号源の出力信号が入力信号と
なり、第２信号源の信号がクロックとなる。
た１対のフリップ・フロップを含むスキュー信号発生回
路とマイクロプロセッサ（制御手段）を用いた多チャン
ネル信号源用の自動スキュー校正装置を提供する。１対
の信号源の出力信号を交差接続した形で１対のフリップ
・フロップに入力する。つまり、一方のフリップ・フロ
ップでは、第１信号源の出力信号がクロックとなり、第
２信号源の信号が入力信号となるとともに、他方のフリ
ップ・フロップでは第１信号源の出力信号が入力信号と
なり、第２信号源の信号がクロックとなる。
【０００６】マイクロプロセッサは、フリップ・フロッ
プの出力信号を調べてどちらの信号が他に対して進んで
いるか決定し、進んでいる信号を順次調整し、各調整段
階でフリップ・フロップの出力信号を調べて、一方のフ
リップ・フロップ、よって他方のフリップ・フロップの
状態が変化するまで行う。フリップ・フロップが同じ状
態に保たれる時間間隔を２で割って、進んでいる信号の
時間が他方の信号と合致するようにする。または、一度
第１フリップ・フロップの状態が変わったら、進んでい
る信号を遅れた信号にしてしまい、次にどちらか１つフ
リップ・フロップの状態が変わるまで順次進めていく。
本来進んでいる信号源に対して適切なスキューの調整を
するためには、上述の第１フリップ・フロップの状態が
変化するのに要する時間間隔を平均すればよい。
プの出力信号を調べてどちらの信号が他に対して進んで
いるか決定し、進んでいる信号を順次調整し、各調整段
階でフリップ・フロップの出力信号を調べて、一方のフ
リップ・フロップ、よって他方のフリップ・フロップの
状態が変化するまで行う。フリップ・フロップが同じ状
態に保たれる時間間隔を２で割って、進んでいる信号の
時間が他方の信号と合致するようにする。または、一度
第１フリップ・フロップの状態が変わったら、進んでい
る信号を遅れた信号にしてしまい、次にどちらか１つフ
リップ・フロップの状態が変わるまで順次進めていく。
本来進んでいる信号源に対して適切なスキューの調整を
するためには、上述の第１フリップ・フロップの状態が
変化するのに要する時間間隔を平均すればよい。
【０００７】
【実施例】図１には、多チャンネル信号源１０を示して
おり、チャンネルＡ信号源１２及びチャンネルＢ信号源
１４は、それぞれチャンネルＡ及びＢ信号を出力する。
信号源１２及び１４は、それぞれスイッチＳＷ１でチャ
ンネルＡ及びチャンネルＢ出力端に接続されるか、また
は校正回路１６に接続される。１対の交差接続されたフ
リップ・フロップ１８及び２０の入力端は、それぞれ信
号源１２及び１４の出力端Ｘ及びＹと接続されている。
Ｘ端は、第１フリップ・フロップ１８のＤ入力端及び第
２フリップ・フロップ２０のクロック入力端に接続さ
れ、Ｙ端は、第１フリップ・フロップ１８のクロック入
力端及び第２フリップ・フロップ２０のＤ入力端に接続
されている。フリップ・フロップ１８及び２０のＱ出力
信号Ａ及びＢをそれぞれラッチ２２及び２４に入力し、
これらラッチの出力信号をスキュー信号Ａ及びＢとす
る。校正回路（スキュー信号発生回路）１６で発生する
これらスキュー信号は、入力信号Ｘ及びＹの所定エッジ
の相対的な位置を示す。なお、以下、図中にあるＦＦと
は、すべてフリップ・フロップのことである。
おり、チャンネルＡ信号源１２及びチャンネルＢ信号源
１４は、それぞれチャンネルＡ及びＢ信号を出力する。
信号源１２及び１４は、それぞれスイッチＳＷ１でチャ
ンネルＡ及びチャンネルＢ出力端に接続されるか、また
は校正回路１６に接続される。１対の交差接続されたフ
リップ・フロップ１８及び２０の入力端は、それぞれ信
号源１２及び１４の出力端Ｘ及びＹと接続されている。
Ｘ端は、第１フリップ・フロップ１８のＤ入力端及び第
２フリップ・フロップ２０のクロック入力端に接続さ
れ、Ｙ端は、第１フリップ・フロップ１８のクロック入
力端及び第２フリップ・フロップ２０のＤ入力端に接続
されている。フリップ・フロップ１８及び２０のＱ出力
信号Ａ及びＢをそれぞれラッチ２２及び２４に入力し、
これらラッチの出力信号をスキュー信号Ａ及びＢとす
る。校正回路（スキュー信号発生回路）１６で発生する
これらスキュー信号は、入力信号Ｘ及びＹの所定エッジ
の相対的な位置を示す。なお、以下、図中にあるＦＦと
は、すべてフリップ・フロップのことである。
【０００８】マイクロプロセッサ（μＰ）２６は、遅延
制御信号Ａ及びＢをそれぞれ信号源１２及び１４に供給
し、各信号源に信号遅延の絶対値を供給する。また、マ
イクロプロセッサ２６は、スキュー校正信号をスイッチ
ＳＷ１に供給し、これによって、信号源１２及び１４か
らの信号をチャンネルＡ及びＢ出力端に供給するか、ま
たは、校正回路１６に入力するかが決まる。そして、マ
イクロプロセッサ２６は、フリップ・フロップ１８及び
２０の出力をラッチしてスキュー信号を作るために、サ
ンプル信号をクロック信号としてラッチ２２及び２４の
クロック入力端に供給するとともに、各スキュー信号を
マイクロプロセッサが取り込んで処理した後、ラッチを
りセットする。
制御信号Ａ及びＢをそれぞれ信号源１２及び１４に供給
し、各信号源に信号遅延の絶対値を供給する。また、マ
イクロプロセッサ２６は、スキュー校正信号をスイッチ
ＳＷ１に供給し、これによって、信号源１２及び１４か
らの信号をチャンネルＡ及びＢ出力端に供給するか、ま
たは、校正回路１６に入力するかが決まる。そして、マ
イクロプロセッサ２６は、フリップ・フロップ１８及び
２０の出力をラッチしてスキュー信号を作るために、サ
ンプル信号をクロック信号としてラッチ２２及び２４の
クロック入力端に供給するとともに、各スキュー信号を
マイクロプロセッサが取り込んで処理した後、ラッチを
りセットする。
【０００９】図２を参照すると、位置（１）で示すよう
にＹ信号の正の立ち上がりエッジがＸ信号の立ち上がり
エッジより進んでいるときには、第１フリップ・フロッ
プ１８の出力信号Ａが低レベルである一方で、第２フリ
ップ・フロップ２０の出力信号Ｂは高レベルである。ま
た、位置（２）で示すようにＹ信号の正の立ち上がりエ
ッジがＸ信号の立ち上がりエッジより遅れているときに
は、第１フリップ・フロップ１８の出力信号Ａが高レベ
ルである一方で、第２フリップ・フロップ２０の出力信
号Ｂは低レベルである。マイクロプロセッサ２６がクロ
ックとしてサンプル信号をラッチ２２及び２４に供給す
ることにより、これら信号Ａ及びＢの値をラッチがそれ
ぞれ取込み、マイクロプロセッサへのスキュー信号Ａ及
びＢが発生する。または、ラッチ２２及び２４のクロッ
クであるサンプル信号を省略し、リセット信号がラッチ
をリセットした後の一定時間内にマイクロプロセッサ２
６がラッチの出力信号を読み込むようにする。
にＹ信号の正の立ち上がりエッジがＸ信号の立ち上がり
エッジより進んでいるときには、第１フリップ・フロッ
プ１８の出力信号Ａが低レベルである一方で、第２フリ
ップ・フロップ２０の出力信号Ｂは高レベルである。ま
た、位置（２）で示すようにＹ信号の正の立ち上がりエ
ッジがＸ信号の立ち上がりエッジより遅れているときに
は、第１フリップ・フロップ１８の出力信号Ａが高レベ
ルである一方で、第２フリップ・フロップ２０の出力信
号Ｂは低レベルである。マイクロプロセッサ２６がクロ
ックとしてサンプル信号をラッチ２２及び２４に供給す
ることにより、これら信号Ａ及びＢの値をラッチがそれ
ぞれ取込み、マイクロプロセッサへのスキュー信号Ａ及
びＢが発生する。または、ラッチ２２及び２４のクロッ
クであるサンプル信号を省略し、リセット信号がラッチ
をリセットした後の一定時間内にマイクロプロセッサ２
６がラッチの出力信号を読み込むようにする。
【００１０】図３で示すように、スキュー校正を始める
ときは、マイクロプロセッサ２６がスイッチＳＷ１にス
キュー校正信号を送り、これによって信号源１２及び１
４の出力信号が校正回路１６に供給される。マイクロプ
ロセッサ２６からのサンプル信号によりラッチ２２及び
２４は、フリップ・フロップ１８及び２０の出力信号を
ラッチしてスキュー信号Ａ及びＢを発生する。スキュー
信号Ａ及びＢに基づいて、Ｘ又はＹ信号（進んでいる方
の信号）に対応する遅延制御信号ＣＴＬの遅延量を増加
させるために、遅延制御信号Ａ又はＢのどちらか適当な
遅延制御信号の遅延量を順次増加させる。マイクロプロ
セッサ２６は、ラッチ２２及び２４をリセットしてフリ
ップ・フロップ１８及び２０の出力信号Ａ及びＢを再び
取込み、進んでいる信号源を順次遅延させていくと、ど
ちらのフリップ・フロップの状態が変化するかが決ま
る。フリップ・フロップ１８及び２０の一方の状態が変
化するまでこの処理を繰り返して、変化が起こったとき
の遅延制御信号ＣＴＬの値を第１遅延値Ｔ１として記録
する。遅延制御信号ＣＴＬの値として、遅延信号ＡとＢ
を入れ替えて、上述と同じ処理においてフリップ・フロ
ップ１８及び２０の他方の状態が変化を起こすまで引き
続き用いられる。変化が起こったときの遅延制御信号Ｃ
ＴＬの値を、第２遅延値Ｔ２として記録する。マイクロ
プロセッサ２６は、次にＴ１とＴ２の中間点を決め、こ
の値を遅延制御信号ＣＴＬに設定し、スキューの校正が
完成する。
ときは、マイクロプロセッサ２６がスイッチＳＷ１にス
キュー校正信号を送り、これによって信号源１２及び１
４の出力信号が校正回路１６に供給される。マイクロプ
ロセッサ２６からのサンプル信号によりラッチ２２及び
２４は、フリップ・フロップ１８及び２０の出力信号を
ラッチしてスキュー信号Ａ及びＢを発生する。スキュー
信号Ａ及びＢに基づいて、Ｘ又はＹ信号（進んでいる方
の信号）に対応する遅延制御信号ＣＴＬの遅延量を増加
させるために、遅延制御信号Ａ又はＢのどちらか適当な
遅延制御信号の遅延量を順次増加させる。マイクロプロ
セッサ２６は、ラッチ２２及び２４をリセットしてフリ
ップ・フロップ１８及び２０の出力信号Ａ及びＢを再び
取込み、進んでいる信号源を順次遅延させていくと、ど
ちらのフリップ・フロップの状態が変化するかが決ま
る。フリップ・フロップ１８及び２０の一方の状態が変
化するまでこの処理を繰り返して、変化が起こったとき
の遅延制御信号ＣＴＬの値を第１遅延値Ｔ１として記録
する。遅延制御信号ＣＴＬの値として、遅延信号ＡとＢ
を入れ替えて、上述と同じ処理においてフリップ・フロ
ップ１８及び２０の他方の状態が変化を起こすまで引き
続き用いられる。変化が起こったときの遅延制御信号Ｃ
ＴＬの値を、第２遅延値Ｔ２として記録する。マイクロ
プロセッサ２６は、次にＴ１とＴ２の中間点を決め、こ
の値を遅延制御信号ＣＴＬに設定し、スキューの校正が
完成する。
【００１１】または、図４に示すように、遅延制御信号
ＣＴＬが第１遅延値Ｔ１に決まったら、信号源１２及び
１４の内の本来進んでいる方の信号源を明らかに遅ら
せ、この遅延をフリップ・フロップ１８及び２０の状態
で示せれるように、遅延制御信号ＣＴＬを調整する。そ
して、フリップ・フロップ１８及び２０の一方の状態が
変化するまで、遅延遅延制御信号ＣＴＬにより遅延量を
順次減少させ、この変化したときの遅延制御信号ＣＴＬ
の値を第２遅延値Ｔ２として記録する。次に、遅延制御
信号ＣＴＬの値を上述のようにＴ１とＴ２の平均に設定
する。これは、図３の処理を改良したもので、それは、
図５に示すようにフリップ・フロップ装置のなかには、
遅延制御信号ＣＴＬが遅延が増加又は減少するかの方向
によってその状態変化にある有限な時間差を有するもの
があるためである。このようなフリップ・フロップ装置
を図３の処理に用いると極端な場合には、Ｔ２’が平均
をとるための第２遅延値になって、反対方向から処理を
行った場合のＴ２よりも大きな値となり、さらには、遅
延値Ｔ１’はＴ２’よりさえも大きくなってしまう。そ
れゆえ、図４の処理は、装置の特性のばらつき補償する
もので、可能な限り最良の平均値を遅延制御信号ＣＴＬ
に設定し、２つの信号源１２及び１４間の実際のスキュ
ーを最小にできるよう考慮されている。
ＣＴＬが第１遅延値Ｔ１に決まったら、信号源１２及び
１４の内の本来進んでいる方の信号源を明らかに遅ら
せ、この遅延をフリップ・フロップ１８及び２０の状態
で示せれるように、遅延制御信号ＣＴＬを調整する。そ
して、フリップ・フロップ１８及び２０の一方の状態が
変化するまで、遅延遅延制御信号ＣＴＬにより遅延量を
順次減少させ、この変化したときの遅延制御信号ＣＴＬ
の値を第２遅延値Ｔ２として記録する。次に、遅延制御
信号ＣＴＬの値を上述のようにＴ１とＴ２の平均に設定
する。これは、図３の処理を改良したもので、それは、
図５に示すようにフリップ・フロップ装置のなかには、
遅延制御信号ＣＴＬが遅延が増加又は減少するかの方向
によってその状態変化にある有限な時間差を有するもの
があるためである。このようなフリップ・フロップ装置
を図３の処理に用いると極端な場合には、Ｔ２’が平均
をとるための第２遅延値になって、反対方向から処理を
行った場合のＴ２よりも大きな値となり、さらには、遅
延値Ｔ１’はＴ２’よりさえも大きくなってしまう。そ
れゆえ、図４の処理は、装置の特性のばらつき補償する
もので、可能な限り最良の平均値を遅延制御信号ＣＴＬ
に設定し、２つの信号源１２及び１４間の実際のスキュ
ーを最小にできるよう考慮されている。
【００１２】上述のように本発明は、交差接続したフリ
ップ・フロップとマイクロプロセッサを用いて、多チャ
ンネル信号源のどの信号が他に対して進んでいるか決定
し、次に進んでいる信号の遅延量を２つの信号が時間的
に合致するまで自動的に調整して信号間のスキューを補
正する。
ップ・フロップとマイクロプロセッサを用いて、多チャ
ンネル信号源のどの信号が他に対して進んでいるか決定
し、次に進んでいる信号の遅延量を２つの信号が時間的
に合致するまで自動的に調整して信号間のスキューを補
正する。
【００１３】
【発明の効果】本発明の装置によれば、マイクロプロセ
ッサでスキュー校正処理を制御できるので、操作者の操
作を必要としないで、校正を中断なしに所望頻度で行う
ことができる。操作者は、単に自動スキュー校正の頻度
を入力する、または、手動で校正処理を初期化するだけ
でよい。よって、最小限の操作で、スキューを校正し続
けることができる。
ッサでスキュー校正処理を制御できるので、操作者の操
作を必要としないで、校正を中断なしに所望頻度で行う
ことができる。操作者は、単に自動スキュー校正の頻度
を入力する、または、手動で校正処理を初期化するだけ
でよい。よって、最小限の操作で、スキューを校正し続
けることができる。
【図１】本発明による一実施例の多チャンネル信号源の
図である。
図である。
【図２】図１のＸ及びＹ端子の信号並びにフリップ・フ
ロップ１８及び２０のＱ出力信号の時間関係を示す図で
ある。
ロップ１８及び２０のＱ出力信号の時間関係を示す図で
ある。
【図３】本発明による校正のフローチャートである。
【図４】図３の改良した部分を示す本発明によるフロー
チャートである。
チャートである。
【図５】図３に示したフローチャートを用いたときのフ
リップ・フロップ装置の特性のばらつきによる時間関係
について示した図である。
リップ・フロップ装置の特性のばらつきによる時間関係
について示した図である。
１０ 多チャンネル信号源 １２ チャンネルＡ信号源 １４ チャンネルＢ信号源 １６ 校正回路 １８ 第１フリップ・フロップ ２０ 第２フリップ・フロップ ２２ 第１ラッチ ２４ 第２ラッチ ２６ マイクロプロセッサ
Claims (1)
- 【請求項１】 多チャンネル信号源からの入力信号間の
スキューを自動校正する装置であって、 第１及び第２フリップ・フロップと、 制御手段とを具え、 上記多チャンネル信号源からの２つの上記入力信号の一
方を上記第１フリップ・フロップのＤ入力端及び上記第
２フリップ・フロップのクロック入力端に供給し、上記
２つ入力信号の他方を上記第１フリップ・フロップのク
ロック端及び上記第２フリップ・フロップのＤ入力端に
供給し、上記制御手段は、上記第１及び第２フリップ・
フロップの出力信号に従って上記多チャンネル信号源の
少なくとも１つの信号源の遅延量を変えて上記２つの入
力信号の時間関係を順次変え、上記遅延量に応じた第１
及び第２フリップ・フロップの出力信号の変化を検出し
て上記遅延量を決定することを特徴とする自動スキュー
校正装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/652,968 US5384781A (en) | 1991-02-11 | 1991-02-11 | Automatic skew calibration for multi-channel signal sources |
| US652968 | 1991-02-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590919A true JPH0590919A (ja) | 1993-04-09 |
Family
ID=24618962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4057443A Pending JPH0590919A (ja) | 1991-02-11 | 1992-02-10 | 自動スキユー校正装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5384781A (ja) |
| EP (1) | EP0499174B1 (ja) |
| JP (1) | JPH0590919A (ja) |
| DE (1) | DE69206006T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69723216T2 (de) * | 1996-12-06 | 2004-06-03 | Nec Corp. | Schaltung zum Einstellen eines Verzögerungsunterschiedes und Phaseneinsteller |
| DE19861243B4 (de) * | 1997-07-01 | 2006-02-09 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto | Entprellschaltung |
| US6158030A (en) * | 1998-08-21 | 2000-12-05 | Micron Technology, Inc. | System and method for aligning output signals in massively parallel testers and other electronic devices |
| US6466626B1 (en) | 1999-02-23 | 2002-10-15 | International Business Machines Corporation | Driver with in-situ variable compensation for cable attenuation |
| US6294937B1 (en) | 1999-05-25 | 2001-09-25 | Lsi Logic Corporation | Method and apparatus for self correcting parallel I/O circuitry |
| US6557066B1 (en) | 1999-05-25 | 2003-04-29 | Lsi Logic Corporation | Method and apparatus for data dependent, dual level output driver |
| US6525577B2 (en) | 2000-12-08 | 2003-02-25 | International Business Machines Corporation | Apparatus and method for reducing skew of a high speed clock signal |
| US6617901B1 (en) | 2001-04-27 | 2003-09-09 | Cypress Semiconductor Corp. | Master/dual-slave D type flip-flop |
| ATE339810T1 (de) * | 2001-12-20 | 2006-10-15 | Bhavik Amin | Versatzverzögerungskompensator |
| US20050132087A1 (en) * | 2003-12-12 | 2005-06-16 | Lech Glinski | Method and apparatus for video signal skew compensation |
| US7587640B2 (en) * | 2005-09-27 | 2009-09-08 | Agere Systems Inc. | Method and apparatus for monitoring and compensating for skew on a high speed parallel bus |
| US8385172B2 (en) | 2010-08-12 | 2013-02-26 | Mediatek Inc. | Method for recording critical patterns with different mark lengths onto optical storage medium and related controller thereof |
| CN105738848B (zh) * | 2014-12-08 | 2019-10-18 | 华润矽威科技（上海）有限公司 | 一种自校准电路和自校准方法 |
| WO2017144087A1 (en) * | 2016-02-23 | 2017-08-31 | Advantest Corporation | Method and device for calibrating an automated test equipment |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614727A (en) * | 1979-07-18 | 1981-02-13 | Hitachi Ltd | Phase comparator of digital pll circuit |
| JPS61161419A (ja) * | 1985-01-11 | 1986-07-22 | Sony Corp | ロ−タリ−エンコ−ダの取り込み回路 |
| JPS6342224A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | 遅延回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3230350A (en) * | 1961-12-05 | 1966-01-18 | Coleman Engineering Company In | Skew compensating system |
| US3728679A (en) * | 1971-10-21 | 1973-04-17 | Weston Instruments Inc | Skew device |
| US3976940A (en) * | 1975-02-25 | 1976-08-24 | Fairchild Camera And Instrument Corporation | Testing circuit |
| US4357702A (en) * | 1980-11-28 | 1982-11-02 | C.N.R., Inc. | Error correcting apparatus |
| US4477845A (en) * | 1982-02-22 | 1984-10-16 | The United States Of America As Represented By The Secretary Of The Navy | Dynamic skew correction for multichannel analog recording |
| US4542505A (en) * | 1983-11-14 | 1985-09-17 | Burroughs Corporation | Adjustable system for skew comparison of digital signals |
| US4637018A (en) * | 1984-08-29 | 1987-01-13 | Burroughs Corporation | Automatic signal delay adjustment method |
| US4700346A (en) * | 1985-05-10 | 1987-10-13 | Tandem Computers Incorporated | Self-checking, dual railed, leading edge synchronizer |
-
1991
- 1991-02-11 US US07/652,968 patent/US5384781A/en not_active Expired - Lifetime
-
1992
- 1992-02-10 JP JP4057443A patent/JPH0590919A/ja active Pending
- 1992-02-10 EP EP92102182A patent/EP0499174B1/en not_active Expired - Lifetime
- 1992-02-10 DE DE69206006T patent/DE69206006T2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614727A (en) * | 1979-07-18 | 1981-02-13 | Hitachi Ltd | Phase comparator of digital pll circuit |
| JPS61161419A (ja) * | 1985-01-11 | 1986-07-22 | Sony Corp | ロ−タリ−エンコ−ダの取り込み回路 |
| JPS6342224A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | 遅延回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69206006D1 (de) | 1995-12-21 |
| EP0499174A1 (en) | 1992-08-19 |
| US5384781A (en) | 1995-01-24 |
| DE69206006T2 (de) | 1996-07-25 |
| EP0499174B1 (en) | 1995-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0590919A (ja) | 自動スキユー校正装置 | |
| US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
| US7068086B2 (en) | Phase correction circuit | |
| JPH06350440A (ja) | 半導体集積回路 | |
| KR100745855B1 (ko) | 지연 라인 캘리브레이션 회로 및 모듈레이터 디바이스 | |
| EP0522323B1 (en) | Regulated delay line | |
| KR100294517B1 (ko) | 위상조정기능을갖는반도체집적회로및이를사용하는시스템 | |
| JP3069880B2 (ja) | Ｔｄｍａ送信機の送信電力自動制御装置 | |
| US7283070B1 (en) | Dynamic calibration of I/O power supply level | |
| JP2519804B2 (ja) | 映像信号遅延回路 | |
| JP2001313631A (ja) | 位相差補正装置 | |
| KR0158607B1 (ko) | 주파수 제어회로 | |
| US20040239376A1 (en) | Continuously retraining sampler and method of use thereof | |
| JP3116600B2 (ja) | タイミングジェネレータ | |
| JPH11242530A (ja) | 信号処理装置 | |
| US7123071B2 (en) | Method and device for producing delayed signals | |
| JPH09191238A (ja) | ５０パーセント・デューティ・サイクル・クロック | |
| JP2000078000A (ja) | 波形整形回路 | |
| EP3410599A1 (en) | Method and system for amplifier calibration | |
| JPH02197912A (ja) | クロックスキュー調整方式 | |
| CN116418334A (zh) | 一种产生镜像输出级来调整输出阻抗匹配的方法及装置 | |
| CN115940857A (zh) | 一种数字电位器自动调节方法、装置、设备及介质 | |
| JP2596894Y2 (ja) | タイミング校正回路 | |
| JP2594428Y2 (ja) | 信号の時間ずれ較正装置 | |
| JP2005094597A (ja) | 遅延制御装置 |