JPH0590544A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590544A JPH0590544A JP27492591A JP27492591A JPH0590544A JP H0590544 A JPH0590544 A JP H0590544A JP 27492591 A JP27492591 A JP 27492591A JP 27492591 A JP27492591 A JP 27492591A JP H0590544 A JPH0590544 A JP H0590544A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- contact hole
- wiring layer
- master slice
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】使用するマスクの数を減らし、ＴＡＴを短縮で
きる、マスタスライス方式に類似した半導体装置のより
合理化された製造方法を提供する。 【構成】一定のコンタクトホール部を形成し更に金属配
線層を形成した汎用のマスタスライスを製造した後、該
金属配線層のパターニングを行い必要な金属配線を形成
する。
きる、マスタスライス方式に類似した半導体装置のより
合理化された製造方法を提供する。 【構成】一定のコンタクトホール部を形成し更に金属配
線層を形成した汎用のマスタスライスを製造した後、該
金属配線層のパターニングを行い必要な金属配線を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、マスタスライス方式に
類似した半導体装置の製造方法に関する。
類似した半導体装置の製造方法に関する。
【０００２】
【従来の技術】例えばゲートアレイのような半導体装置
を製造する方式の１つにマスタスライス方式がある。こ
の方式においては、マスタスライスを用いて種々の機能
を有する半導体装置を短期間にて製造することができ
る。マスタスライスとは、シリコン基板上に格子状の基
本セル（半導体素子）が形成されたものである。マスタ
スライス方式による半導体装置の製造においては、予め
作製されたマスタスライスを用い、半導体装置に要求さ
れる種々の機能に応じてマスタスライスの配線工程が行
われる。マスタスライスは基本素子数に合わせて数品種
乃至十数品種が準備されており、所望の半導体装置の規
模に応じて選択される。以上のとおり、マスタスライス
方式とは、予め汎用のマスタスライスを作製しておき、
配線工程のみをユーザーの所望に応じてカスタマイズす
る方式である。
を製造する方式の１つにマスタスライス方式がある。こ
の方式においては、マスタスライスを用いて種々の機能
を有する半導体装置を短期間にて製造することができ
る。マスタスライスとは、シリコン基板上に格子状の基
本セル（半導体素子）が形成されたものである。マスタ
スライス方式による半導体装置の製造においては、予め
作製されたマスタスライスを用い、半導体装置に要求さ
れる種々の機能に応じてマスタスライスの配線工程が行
われる。マスタスライスは基本素子数に合わせて数品種
乃至十数品種が準備されており、所望の半導体装置の規
模に応じて選択される。以上のとおり、マスタスライス
方式とは、予め汎用のマスタスライスを作製しておき、
配線工程のみをユーザーの所望に応じてカスタマイズす
る方式である。
【０００３】この配線工程の概要を図２に示す。図２の
（Ａ）はマスタスライス１の一部断面図であり、基本セ
ル（半導体素子）の一部分を省略して模式的に表してい
る。図２の（Ａ）中、１０はフィールド酸化膜、１２は
ソース・ドレイン拡散領域、１４はゲート電極、１６は
層間絶縁膜である。
（Ａ）はマスタスライス１の一部断面図であり、基本セ
ル（半導体素子）の一部分を省略して模式的に表してい
る。図２の（Ａ）中、１０はフィールド酸化膜、１２は
ソース・ドレイン拡散領域、１４はゲート電極、１６は
層間絶縁膜である。
【０００４】このマスタスライス１の配線工程を以下の
ように行う。即ち、まず、図２の（Ｂ）に示すように、
このマスタスライス１をレジスト１８でパターニングし
た後、エッチングによってコンタクトホール部２０を開
孔する。次いで、コンタクト部の低抵抗化を図りオーミ
ックコンタクトを形成するためにコンタクトホール部へ
のイオン注入を行った後（図２の（Ｃ）参照）、層間絶
縁膜１６のリフロー処理を施し、例えばアルミニウムを
蒸着することによって、層間絶縁膜１６及びコンタクト
ホール部２０上に、金属配線層３０を形成する（図２の
（Ｄ）参照）。次に金属配線層３０にパターニングを施
して金属配線３２を完成させ、配線工程が完了する（図
２の（Ｅ）参照）。こうして得られた半導体装置の一部
の配線済み平面図を図４に示す。
ように行う。即ち、まず、図２の（Ｂ）に示すように、
このマスタスライス１をレジスト１８でパターニングし
た後、エッチングによってコンタクトホール部２０を開
孔する。次いで、コンタクト部の低抵抗化を図りオーミ
ックコンタクトを形成するためにコンタクトホール部へ
のイオン注入を行った後（図２の（Ｃ）参照）、層間絶
縁膜１６のリフロー処理を施し、例えばアルミニウムを
蒸着することによって、層間絶縁膜１６及びコンタクト
ホール部２０上に、金属配線層３０を形成する（図２の
（Ｄ）参照）。次に金属配線層３０にパターニングを施
して金属配線３２を完成させ、配線工程が完了する（図
２の（Ｅ）参照）。こうして得られた半導体装置の一部
の配線済み平面図を図４に示す。
【０００５】
【発明が解決しようとする課題】従来のマスタスライス
法は、上記のとおり配線に必要とされるコンタクトホー
ル部を開孔する。従って、配線パターンが異なれば、レ
ジスト１８をパターニングするために異なったマスクが
必要とされるという問題がある。また、ＴＡＴ（Turn A
round Time) が長くなるという問題もある。更に、レジ
スト１８のパターニングをより合理化すことが要望され
ている。
法は、上記のとおり配線に必要とされるコンタクトホー
ル部を開孔する。従って、配線パターンが異なれば、レ
ジスト１８をパターニングするために異なったマスクが
必要とされるという問題がある。また、ＴＡＴ（Turn A
round Time) が長くなるという問題もある。更に、レジ
スト１８のパターニングをより合理化すことが要望され
ている。
【０００６】従って、本発明の目的は、使用するマスク
の数を減らし、ＴＡＴを短縮できる、マスタスライス方
式に類似した、半導体装置のより合理化された製造方法
を提供することにある。
の数を減らし、ＴＡＴを短縮できる、マスタスライス方
式に類似した、半導体装置のより合理化された製造方法
を提供することにある。
【０００７】
【課題を解決するための手段】この目的は、一定のコン
タクトホール部を形成し更に金属配線層を形成した汎用
のマスタスライスを製造した後、該金属配線層のパター
ニングを行い必要な金属配線を形成することによって達
成される。
タクトホール部を形成し更に金属配線層を形成した汎用
のマスタスライスを製造した後、該金属配線層のパター
ニングを行い必要な金属配線を形成することによって達
成される。
【０００８】一定のコンタクトホール部には、配線を必
要とするコンタクトホール部のみならず、配線を必要と
しないコンタクトホール部も含まれる。汎用のマスタス
ライスは、ユーザーから一般的に要求される半導体装置
の規模に合わせて、適切な数の基本セルを格子状に並べ
たものである。
要とするコンタクトホール部のみならず、配線を必要と
しないコンタクトホール部も含まれる。汎用のマスタス
ライスは、ユーザーから一般的に要求される半導体装置
の規模に合わせて、適切な数の基本セルを格子状に並べ
たものである。
【０００９】コンタクトホール部の形成は、通常のエッ
チング技術により行うことができる。また、金属配線層
は、アルミニウム（Ａｌ）のスパッタ蒸着技術等によっ
て形成することができる。金属配線層のパターニングは
公知のエッチング技術によって行うことができる。尚、
金属配線層の材料として、Ａｌの代わりに、Ａｌ−Ｓ
ｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｔｉ、Ａｌ−Ｓｉ−Ｔｉ
等を使用することができる。
チング技術により行うことができる。また、金属配線層
は、アルミニウム（Ａｌ）のスパッタ蒸着技術等によっ
て形成することができる。金属配線層のパターニングは
公知のエッチング技術によって行うことができる。尚、
金属配線層の材料として、Ａｌの代わりに、Ａｌ−Ｓ
ｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｔｉ、Ａｌ−Ｓｉ−Ｔｉ
等を使用することができる。
【００１０】金属配線層のパターニング時、配線を必要
としないコンタクトホール部にも金属属配線層を残すこ
とが好ましい。
としないコンタクトホール部にも金属属配線層を残すこ
とが好ましい。
【００１１】
【作用】本発明の半導体製造方法においては、一定のコ
ンタクトホール部を形成し更に金属配線層を形成した汎
用のマスタスライスを使用する。従って、コンタクトホ
ール部の形成のために使用するマスクは１枚でよい。ま
た、金属配線層の形成工程までは汎用の工程になるの
で、工程を短縮化でき、ＴＡＴを短くすることができ
る。
ンタクトホール部を形成し更に金属配線層を形成した汎
用のマスタスライスを使用する。従って、コンタクトホ
ール部の形成のために使用するマスクは１枚でよい。ま
た、金属配線層の形成工程までは汎用の工程になるの
で、工程を短縮化でき、ＴＡＴを短くすることができ
る。
【００１２】金属配線層のパターニング時、配線を必要
としないコンタクトホール部にも金属属配線層を残すこ
とによって、シリコン基板に対する不必要なダメージの
発生を防止することができる。
としないコンタクトホール部にも金属属配線層を残すこ
とによって、シリコン基板に対する不必要なダメージの
発生を防止することができる。
【００１３】
【実施例】本発明の半導体装置の製造方法を図１に基づ
き以下説明する。図１は、各工程に置ける半導体装置の
模式的な一部断面図である。尚、図２と同じ参照番号は
同じ要素を意味する。
き以下説明する。図１は、各工程に置ける半導体装置の
模式的な一部断面図である。尚、図２と同じ参照番号は
同じ要素を意味する。
【００１４】図１の（Ａ）に示すように、基本セル（半
導体素子）を形成した後、レジスト１８でパターニング
し、ウェットエッチングによって配線を必要とするコン
タクトホール部２０を開孔すると同時に配線を必要とし
ないコンタクトホール部２２も形成する（図１の（Ｂ）
参照）。
導体素子）を形成した後、レジスト１８でパターニング
し、ウェットエッチングによって配線を必要とするコン
タクトホール部２０を開孔すると同時に配線を必要とし
ないコンタクトホール部２２も形成する（図１の（Ｂ）
参照）。
【００１５】次いで、コンタクトホール部へのイオン注
入を行った後（図１の（Ｃ）参照）、層間絶縁膜１６の
リフロー処理を施し、例えばアルミニウムを蒸着するこ
とによって、層間絶縁膜１６及びコンタクトホール部２
０，２２上に、金属配線層３０を形成する（図１の
（Ｄ）参照）。これによって、汎用のマスタスライスが
完成する。
入を行った後（図１の（Ｃ）参照）、層間絶縁膜１６の
リフロー処理を施し、例えばアルミニウムを蒸着するこ
とによって、層間絶縁膜１６及びコンタクトホール部２
０，２２上に、金属配線層３０を形成する（図１の
（Ｄ）参照）。これによって、汎用のマスタスライスが
完成する。
【００１６】次に、金属配線層３０をリソグラフィ及び
エッチング技術によってパターニングを施して金属配線
３２を完成させ、配線工程が完了する（図１の（Ｅ）参
照）。このとき、配線を必要としないコンタクトホール
部２２にも金属属配線層３０を残し、配線を必要としな
いコンタクトホール部２２を金属配線層３０で塞いでお
くことが好ましい。こうして得られた半導体装置の一部
の配線済み平面図を図３に示す。
エッチング技術によってパターニングを施して金属配線
３２を完成させ、配線工程が完了する（図１の（Ｅ）参
照）。このとき、配線を必要としないコンタクトホール
部２２にも金属属配線層３０を残し、配線を必要としな
いコンタクトホール部２２を金属配線層３０で塞いでお
くことが好ましい。こうして得られた半導体装置の一部
の配線済み平面図を図３に示す。
【００１７】
【発明の効果】本発明の半導体製造方法においては、コ
ンタクトホール部の形成のために使用するマスクは１枚
でよい。また、金属配線層の形成工程までが汎用の工程
になるので、工程を短縮化でき、ＴＡＴを短くすること
ができる。更には、金属配線層のパターニング時、配線
を必要としないコンタクトホール部にも金属属配線層を
残せば、シリコン基板に対する不必要なダメージの発生
を防止することができる。
ンタクトホール部の形成のために使用するマスクは１枚
でよい。また、金属配線層の形成工程までが汎用の工程
になるので、工程を短縮化でき、ＴＡＴを短くすること
ができる。更には、金属配線層のパターニング時、配線
を必要としないコンタクトホール部にも金属属配線層を
残せば、シリコン基板に対する不必要なダメージの発生
を防止することができる。
【図１】本発明の半導体装置の製造方法の各工程におけ
る半導体装置の模式的な一部断面図である。
る半導体装置の模式的な一部断面図である。
【図２】従来のマスタスライス方式の各工程における半
導体装置の模式的な一部断面図である。
導体装置の模式的な一部断面図である。
【図３】本発明の半導体装置の製造方法によって得られ
た半導体装置の一部の配線済み平面図の例示である。
た半導体装置の一部の配線済み平面図の例示である。
【図４】従来のマスタスライス方式によって得られた半
導体装置の一部の配線済み平面図の例示である。
導体装置の一部の配線済み平面図の例示である。
１ マスタスライス １０ フィールド酸化膜 １２ ソース・ドレイン拡散領域 １４ ゲート電極 １６ 層間絶縁膜 １８ レジスト ２０ コンタクトホール部 ２２ 配線を必要としないコンタクトホール部 ３０ 金属配線層 ３２ 金属配線
Claims (2)
- 【請求項１】一定のコンタクトホール部を形成し更に金
属配線層を形成した汎用のマスタスライスを製造した
後、該金属配線層のパターニングを行い必要な金属配線
を形成することを特徴とする半導体装置の製造方法。 - 【請求項２】金属配線層のパターニング時、配線を必要
としないコンタクトホール部にも金属属配線層を残すこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27492591A JPH0590544A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27492591A JPH0590544A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590544A true JPH0590544A (ja) | 1993-04-09 |
Family
ID=17548458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27492591A Pending JPH0590544A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0649173A2 (en) * | 1993-10-13 | 1995-04-19 | Kawasaki Steel Corporation | Semiconductor device adapted for a master slice approach and method for fabricating the same |
-
1991
- 1991-09-27 JP JP27492591A patent/JPH0590544A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0649173A2 (en) * | 1993-10-13 | 1995-04-19 | Kawasaki Steel Corporation | Semiconductor device adapted for a master slice approach and method for fabricating the same |
| EP0649173A3 (en) * | 1993-10-13 | 1995-07-26 | Kawasaki Steel Co | Semiconductor device suitable for a "master slice" treatment and manufacturing process. |
| US5581097A (en) * | 1993-10-13 | 1996-12-03 | Kawasaki Steel Corporation | Method of fabricating semiconductor device using shared contact hole masks and semiconductor device using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020061616A1 (en) | Method for fabricating semiconductor device | |
| JPH0415938A (ja) | コンタクトホールの形成方法 | |
| JP3049490B2 (ja) | 半導体装置の製造方法 | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| JPH06163578A (ja) | 接続孔形成法 | |
| JPH0590544A (ja) | 半導体装置の製造方法 | |
| JP4746832B2 (ja) | パターン形成方法 | |
| JPS62140451A (ja) | 多結晶シリコン抵抗及び配線の製造方法 | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| JP2870131B2 (ja) | 半導体装置の製造方法 | |
| JP2979601B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS589587B2 (ja) | 半導体装置の製造方法 | |
| JP3241329B2 (ja) | 半導体装置の製造方法 | |
| JPS63122245A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS5821861A (ja) | 半導体記憶装置 | |
| JPH04151825A (ja) | 半導体装置およびその製造方法 | |
| JPS60207352A (ja) | 半導体装置の製造方法 | |
| JPS5817662A (ja) | 半導体装置の製造方法 | |
| JPS62281428A (ja) | 半導体装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPH0410539A (ja) | 半導体装置の製造方法 | |
| JPH02159755A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH0818040A (ja) | 電界効果トランジスタの製造方法 |