JPH0586084B2 - - Google Patents
Info
- Publication number
- JPH0586084B2 JPH0586084B2 JP59036494A JP3649484A JPH0586084B2 JP H0586084 B2 JPH0586084 B2 JP H0586084B2 JP 59036494 A JP59036494 A JP 59036494A JP 3649484 A JP3649484 A JP 3649484A JP H0586084 B2 JPH0586084 B2 JP H0586084B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- signal
- frequency
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 12
- 239000000284 extract Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【発明の詳細な説明】
この発明は自動利得調整回路に係り、特にその
強入力時の自動利得調整に関する。
強入力時の自動利得調整に関する。
第１図は一般的な自動利得調整回路を示してい
る。即ち、アンテナ２に受信されたAM（振幅変
調）高周波信号は、周波数ミキサ回路４で局部発
振周波数と混合されて中間周波数に変更されて中
間周波数増幅器６で増幅される。この中間周波増
幅器６の周波数は、AM検波器８で検波され、出
力端子１０から低周波出力として取出されるとと
もに、自動利得調整増幅器１２に加えられ、自動
利得制御電圧（AGC電圧）が形成される。
る。即ち、アンテナ２に受信されたAM（振幅変
調）高周波信号は、周波数ミキサ回路４で局部発
振周波数と混合されて中間周波数に変更されて中
間周波数増幅器６で増幅される。この中間周波増
幅器６の周波数は、AM検波器８で検波され、出
力端子１０から低周波出力として取出されるとと
もに、自動利得調整増幅器１２に加えられ、自動
利得制御電圧（AGC電圧）が形成される。
この自動利得制御出力は、周波数ミキサ回路４
及び中間周波増幅器６にその利得制御入力として
加えられている。この結果、受信信号レベルに応
じて周波数ミキサ回路４及び中間周波増幅器６の
利得が調整され、受信信号レベルの変動に対応し
てそのレベル調整を行い、一定レベルのオーデイ
オ出力を得ることができる。
及び中間周波増幅器６にその利得制御入力として
加えられている。この結果、受信信号レベルに応
じて周波数ミキサ回路４及び中間周波増幅器６の
利得が調整され、受信信号レベルの変動に対応し
てそのレベル調整を行い、一定レベルのオーデイ
オ出力を得ることができる。
しかしながら、AM放送受信において、強入力
時、周波数ミキサ回路４には大振幅の搬送波が入
つて来るため、周波数ミキサ回路４の利得を低下
させても、正常のAGC動作を得ることができな
い。
時、周波数ミキサ回路４には大振幅の搬送波が入
つて来るため、周波数ミキサ回路４の利得を低下
させても、正常のAGC動作を得ることができな
い。
そこで、従来、強入力時、周波数ミキサ回路４
の入力インピーダンスを下げることにより、入力
信号レベルを減衰させるAGC回路が用いられて
いる。例えば、第５図のＡに示すように、周波数
ミキサ回路４の主回路部４００と同調回路４０２
との間の信号ライン４０４と接地点との間にトラ
ンジスタ４０６を接続し、このトランジスタ４０
６のベースに自動利得調整増幅器１２からAGC
電圧を加える。即ち、強入力時には、入力段側の
飽和の抑制又はゲインを低下させるため、AGC
電圧で制御されるトランジスタ４０６からなるシ
ヤント回路が挿入されている。トランジスタ４０
６の挿入は、第５図のＢに示すように、同調回路
４０２の二次側に等的に低インピーダンスの抵抗
Ｒを並列に接続したことになる。
の入力インピーダンスを下げることにより、入力
信号レベルを減衰させるAGC回路が用いられて
いる。例えば、第５図のＡに示すように、周波数
ミキサ回路４の主回路部４００と同調回路４０２
との間の信号ライン４０４と接地点との間にトラ
ンジスタ４０６を接続し、このトランジスタ４０
６のベースに自動利得調整増幅器１２からAGC
電圧を加える。即ち、強入力時には、入力段側の
飽和の抑制又はゲインを低下させるため、AGC
電圧で制御されるトランジスタ４０６からなるシ
ヤント回路が挿入されている。トランジスタ４０
６の挿入は、第５図のＢに示すように、同調回路
４０２の二次側に等的に低インピーダンスの抵抗
Ｒを並列に接続したことになる。
これを周波数に対する同調回路４０２側の利
得で見ると、トランジスタ４０６が接続されてい
ない場合の同調利得を第６図のＡとすると、抵抗
Ｒの並列化が同調利得を低下させ、第６図のＢに
示すようになる。0は同調周波数である。したが
つて、強入力時、同調回路４０２の出力レベルは
減少し、AGC動作が実現する。
得で見ると、トランジスタ４０６が接続されてい
ない場合の同調利得を第６図のＡとすると、抵抗
Ｒの並列化が同調利得を低下させ、第６図のＢに
示すようになる。0は同調周波数である。したが
つて、強入力時、同調回路４０２の出力レベルは
減少し、AGC動作が実現する。
しかしながら、同調利得が低下することは、第
６図のＡ及びＢの比較から明らかなように、同調
係数Ｑの低下、選択度やイメージ特性を悪化さ
せ、その結果、不要な帯域までも受信してしまう
ことになる。選択度の悪化は、隣接局や他局のイ
メージ周波数が近いことで漏れによる混信の形で
現れる。
６図のＡ及びＢの比較から明らかなように、同調
係数Ｑの低下、選択度やイメージ特性を悪化さ
せ、その結果、不要な帯域までも受信してしまう
ことになる。選択度の悪化は、隣接局や他局のイ
メージ周波数が近いことで漏れによる混信の形で
現れる。
このようなAGC回路では、強入力AGC特性が
得られるものの、同調回路のＱが低下し、選択
度、イメージ特性等を低下させる欠点がある。
得られるものの、同調回路のＱが低下し、選択
度、イメージ特性等を低下させる欠点がある。
そこで、この発明は、周波数ミキサ回路の入力
インピーダンスの低下を防止し、良好なAGC特
性を実現した自動利得調整回路の提供を目的とす
る。
インピーダンスの低下を防止し、良好なAGC特
性を実現した自動利得調整回路の提供を目的とす
る。
即ち、この発明の自動利得調整回路は、周波数
を変更すべき第１の信号（受信信号）を受け、そ
の第１の信号の周波数に同調し、その周波数を持
つ第１の信号を取り出す第１の同調回路（同調コ
イル３６及び可変コンデンサ３８）と、この第１
の同調回路で抽出された前記第１の信号の周波数
とは異なる周波数を持つ第２の信号を発生する局
部発振回路４８と、共通に接続されたエミツタ側
に第１の定電流源１８が接続された第１及び第２
のトランジスタ１４，１６からなる第１の差動回
路が設置され、前記第２のトランジスタのベース
側に第３のトランジスタ（スイツチングトランジ
スタ２８）を介在させて前記第１及び第２のトラ
ンジスタのベース間に前記第１の同調回路が接続
されるとともに、前記第３のトランジスタが遮断
状態のとき、前記第２のトランジスタのベースに
前記第１のトランジスタのベースに対する前記第
１の信号と同相入力とする短絡回路２４を接続
し、前記第１及び第２のトランジスタのコレクタ
側に前記局部発振回路から加えられる第２の信号
を受けて前記第１の差動回路の前記第１の信号に
よるスイツチングとともに前記第１の信号と前記
第２の信号とを混合させる第２の差動回路（トラ
ンジスタ４０，４２，４４，４６）が設置され、
この第２の差動回路から特定周波数の周波数混合
出力を取り出す第２の同調回路（中間周波同調回
路５２）が設置された周波数ミキサ回路４と、こ
の周波数ミキサ回路から取り出された前記周波数
混合出力を受けて自動利得制御電圧を発生する自
動利得調整増幅器１２と、前記第３のトランジス
タのベースに設置され、前記自動利得調整増幅器
が発生した前記自動利得制御電圧の反転自動利得
制御電圧をベースに受けてスイツチング動作を
し、前記第３のトランジスタを導通又は遮断状態
にする第４のトランジスタ３２と、共通に接続さ
れたエミツタと電源との間に第２の定電流源６６
が接続された第５のトランジスタ６０及び第６の
トランジスタ６２からなる差動対を備え、この差
動対の前記第５のトランジスタのベースに前記自
動利得制御電圧を受け、前記第６のトランジスタ
のベースに一定のバイアス電圧（電圧源６８）を
設定し、前記第６のトランジスタのコレクタ側か
ら前記第４のトランジスタのベースに加えるべき
前記反転自動利得制御電圧を取り出す電圧反転回
路３５とを備えたことを特徴とする。
を変更すべき第１の信号（受信信号）を受け、そ
の第１の信号の周波数に同調し、その周波数を持
つ第１の信号を取り出す第１の同調回路（同調コ
イル３６及び可変コンデンサ３８）と、この第１
の同調回路で抽出された前記第１の信号の周波数
とは異なる周波数を持つ第２の信号を発生する局
部発振回路４８と、共通に接続されたエミツタ側
に第１の定電流源１８が接続された第１及び第２
のトランジスタ１４，１６からなる第１の差動回
路が設置され、前記第２のトランジスタのベース
側に第３のトランジスタ（スイツチングトランジ
スタ２８）を介在させて前記第１及び第２のトラ
ンジスタのベース間に前記第１の同調回路が接続
されるとともに、前記第３のトランジスタが遮断
状態のとき、前記第２のトランジスタのベースに
前記第１のトランジスタのベースに対する前記第
１の信号と同相入力とする短絡回路２４を接続
し、前記第１及び第２のトランジスタのコレクタ
側に前記局部発振回路から加えられる第２の信号
を受けて前記第１の差動回路の前記第１の信号に
よるスイツチングとともに前記第１の信号と前記
第２の信号とを混合させる第２の差動回路（トラ
ンジスタ４０，４２，４４，４６）が設置され、
この第２の差動回路から特定周波数の周波数混合
出力を取り出す第２の同調回路（中間周波同調回
路５２）が設置された周波数ミキサ回路４と、こ
の周波数ミキサ回路から取り出された前記周波数
混合出力を受けて自動利得制御電圧を発生する自
動利得調整増幅器１２と、前記第３のトランジス
タのベースに設置され、前記自動利得調整増幅器
が発生した前記自動利得制御電圧の反転自動利得
制御電圧をベースに受けてスイツチング動作を
し、前記第３のトランジスタを導通又は遮断状態
にする第４のトランジスタ３２と、共通に接続さ
れたエミツタと電源との間に第２の定電流源６６
が接続された第５のトランジスタ６０及び第６の
トランジスタ６２からなる差動対を備え、この差
動対の前記第５のトランジスタのベースに前記自
動利得制御電圧を受け、前記第６のトランジスタ
のベースに一定のバイアス電圧（電圧源６８）を
設定し、前記第６のトランジスタのコレクタ側か
ら前記第４のトランジスタのベースに加えるべき
前記反転自動利得制御電圧を取り出す電圧反転回
路３５とを備えたことを特徴とする。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第２図はこの発明の自動利得調整回路の実施例
を示し、第１図の自動利得調整回路と同一部分に
は同一符号を付してある。
を示し、第１図の自動利得調整回路と同一部分に
は同一符号を付してある。
周波数ミキサ回路４は、第１信号としての受信
信号と第２の信号としての局部発振信号とを混合
して中間周波数出力を発生する二重平衡差動増幅
回路で構成されている。即ち、この周波数ミキサ
回路４には、エミツタを共通にした第１及び第２
のトランジスタ１４，１６からなる第１の差動回
路が設置され、これらのエミツタと接地点との間
には、トランジスタ１４，１６からなる第１の差
動回路側に動作電流を流す第１の定電流源１８が
設置されている。トランジスタ１４のベースには
入力端子２０Ａが形成され、トランジスタ１６の
ベースにはスイツチング回路２２を介して入力端
子２０Ｂが形成されているとともに、トランジス
タ１４，１６のベース間には短絡回路２４が形成
され、この実施例では抵抗２６で両ベース間が短
絡されている。
信号と第２の信号としての局部発振信号とを混合
して中間周波数出力を発生する二重平衡差動増幅
回路で構成されている。即ち、この周波数ミキサ
回路４には、エミツタを共通にした第１及び第２
のトランジスタ１４，１６からなる第１の差動回
路が設置され、これらのエミツタと接地点との間
には、トランジスタ１４，１６からなる第１の差
動回路側に動作電流を流す第１の定電流源１８が
設置されている。トランジスタ１４のベースには
入力端子２０Ａが形成され、トランジスタ１６の
ベースにはスイツチング回路２２を介して入力端
子２０Ｂが形成されているとともに、トランジス
タ１４，１６のベース間には短絡回路２４が形成
され、この実施例では抵抗２６で両ベース間が短
絡されている。
スイツチング回路２２は第３のトランジスタと
してのスイツチングトランジスタ２８で構成さ
れ、このトランジスタ２８のエミツタと接地点と
の間にはバイアス電源３０がそのエミツタ側を正
側にして接続されている。また、このトランジス
タ２８のベースと接地点との間にはドライブ用の
第４のトランジスタ３２が設置され、このトラン
ジスタ３２のベースに形成された制御入力端子３
４には、AGC電圧を反転する反転手段としての
電圧反転回路３５で自動利得調整増幅器１２から
のAGC電圧を反転した制御電圧が加えられる。
してのスイツチングトランジスタ２８で構成さ
れ、このトランジスタ２８のエミツタと接地点と
の間にはバイアス電源３０がそのエミツタ側を正
側にして接続されている。また、このトランジス
タ２８のベースと接地点との間にはドライブ用の
第４のトランジスタ３２が設置され、このトラン
ジスタ３２のベースに形成された制御入力端子３
４には、AGC電圧を反転する反転手段としての
電圧反転回路３５で自動利得調整増幅器１２から
のAGC電圧を反転した制御電圧が加えられる。
周波数ミキサ回路４の差動入力部に形成された
入力端子２０Ａ，２０Ｂには、第１の信号を周波
数ミキサ回路４に入力する第１の同調回路を成す
同調コイル３６及び可変コンデンサ３８が並列に
接続され、アンテナ２からの高周波信号の所望の
周波数に同調させた信号が加えられる。
入力端子２０Ａ，２０Ｂには、第１の信号を周波
数ミキサ回路４に入力する第１の同調回路を成す
同調コイル３６及び可変コンデンサ３８が並列に
接続され、アンテナ２からの高周波信号の所望の
周波数に同調させた信号が加えられる。
各トランジスタ１４，１６のコレクタ側には、
第２の信号源としての局部発振回路４８からの局
部発振信号を受ける第２の差動回路が設置されて
おり、即ち、トランジスタ１４のコレクタ側には
エミツタを共通にした一対のトランジスタ４０，
４２、トランジスタ１６のコレクタ側にはエミツ
タを共通にした一対のトランジスタ４４，４６が
設置されている。トランジスタ４０，４６のベー
スには受信信号に混合させるべき第２の信号を発
生する局部発振回路４８から前記同調周波数に応
じて発振周波数が可変される局部発振信号が加え
られている。また、トランジスタ４２，４４のベ
ースは、共通に接続され、電源端子５０から駆動
電圧が加えられる正側電位ラインに接続され、ト
ランジスタ４０，４４のコレクタもこの正側電位
ラインに接続されている。
第２の信号源としての局部発振回路４８からの局
部発振信号を受ける第２の差動回路が設置されて
おり、即ち、トランジスタ１４のコレクタ側には
エミツタを共通にした一対のトランジスタ４０，
４２、トランジスタ１６のコレクタ側にはエミツ
タを共通にした一対のトランジスタ４４，４６が
設置されている。トランジスタ４０，４６のベー
スには受信信号に混合させるべき第２の信号を発
生する局部発振回路４８から前記同調周波数に応
じて発振周波数が可変される局部発振信号が加え
られている。また、トランジスタ４２，４４のベ
ースは、共通に接続され、電源端子５０から駆動
電圧が加えられる正側電位ラインに接続され、ト
ランジスタ４０，４４のコレクタもこの正側電位
ラインに接続されている。
そして、この周波数ミキサ回路４の出力は、ト
ランジスタ４２，４６のコレクタから取出され、
これらのコレクタと正側電位ラインとの間には第
２の同調回路としての中間周波同調回路５２が設
置されている。この中間周波同調回路５２は、中
間周波同調トランス５４の一次側にコンデンサ５
６を並列に接続したものであり、その出力端子５
８から取出される中間周波同調出力は、中間周波
増幅器６に加えられて増幅される。
ランジスタ４２，４６のコレクタから取出され、
これらのコレクタと正側電位ラインとの間には第
２の同調回路としての中間周波同調回路５２が設
置されている。この中間周波同調回路５２は、中
間周波同調トランス５４の一次側にコンデンサ５
６を並列に接続したものであり、その出力端子５
８から取出される中間周波同調出力は、中間周波
増幅器６に加えられて増幅される。
以上の構成に基づきその動作を説明する。
第３図は入力信号レベルに対するAGC電圧及
び電圧反転回路３５が発生する制御電圧を示し、
ＡはそのAGC電圧、ＢはこのAGC電圧を反転し
て得られる制御電圧である。
び電圧反転回路３５が発生する制御電圧を示し、
ＡはそのAGC電圧、ＢはこのAGC電圧を反転し
て得られる制御電圧である。
通常の弱入力状態では、電圧反転回路３５が発
生する制御電圧は高レベルとなり、この制御電圧
が制御入力端子３４に加えられるため、トランジ
スタ３２のベースは高電位になり、導通するので
トランジスタ２８も導通状態となる。トランジス
タ２８が導通状態にあるとき、トランジスタ２８
のインピーダンスは抵抗２６に比較し、十分に小
さいので、トランジスタ１６のベースにトランジ
スタ１４のベース側から同相成分が入つて来るこ
とはない。即ち、この場合、トランジスタ１４の
ベース側にのみ信号が与えられ、トランジスタ１
６のベースはバイアスに側に接続されていると見
なして良く、片側入力の増幅となる。
生する制御電圧は高レベルとなり、この制御電圧
が制御入力端子３４に加えられるため、トランジ
スタ３２のベースは高電位になり、導通するので
トランジスタ２８も導通状態となる。トランジス
タ２８が導通状態にあるとき、トランジスタ２８
のインピーダンスは抵抗２６に比較し、十分に小
さいので、トランジスタ１６のベースにトランジ
スタ１４のベース側から同相成分が入つて来るこ
とはない。即ち、この場合、トランジスタ１４の
ベース側にのみ信号が与えられ、トランジスタ１
６のベースはバイアスに側に接続されていると見
なして良く、片側入力の増幅となる。
このような通常のAGC動作に対して強入力時
には、制御入力端子３４の電位は低電位に移行
し、トランジスタ３２は不導通となり、トランジ
スタ２８も非導通状態に移行する。即ち、トラン
ジスタ２８が非導通状態になると、入力端子２０
Ｂとトランジスタ１６のベースとの間には、高イ
ンピーダンスが挿入されたと同様になり、トラン
ジスタ１６のベースには入力端子２０Ａから抵抗
２６を介して同相入力側が加えられることにな
る。即ち、強入力時には、スイツチング回路２２
が非導通状態となるので、本来差動入力が加えら
れるべき周波数ミキサ回路４の差動入力部に、同
相成分が加えられる。また、差動増幅器の同相増
幅利得は低いため、トランジスタ１４，１６の利
得は低下し、AGC効果が得られる。
には、制御入力端子３４の電位は低電位に移行
し、トランジスタ３２は不導通となり、トランジ
スタ２８も非導通状態に移行する。即ち、トラン
ジスタ２８が非導通状態になると、入力端子２０
Ｂとトランジスタ１６のベースとの間には、高イ
ンピーダンスが挿入されたと同様になり、トラン
ジスタ１６のベースには入力端子２０Ａから抵抗
２６を介して同相入力側が加えられることにな
る。即ち、強入力時には、スイツチング回路２２
が非導通状態となるので、本来差動入力が加えら
れるべき周波数ミキサ回路４の差動入力部に、同
相成分が加えられる。また、差動増幅器の同相増
幅利得は低いため、トランジスタ１４，１６の利
得は低下し、AGC効果が得られる。
トランジスタ２８の導通時の抵抗をRON、トラ
ンジスタ２８の導通時（通常の電界時）の抵抗を
ROFF（≫RON）とするとき、トランジスタ２８が導
通時、アンテナ２側から見た周波数ミキサ回路４
の入力インピーダンスZ1は、トランジスタ１４，
１６からなる差動回路の入力インピーダンスZio
とし、入力抵抗２６の抵抗値をR26とすると、 Z1＝RON＋R26＋Zio／0R26・Zio ……(1) となる。
ンジスタ２８の導通時（通常の電界時）の抵抗を
ROFF（≫RON）とするとき、トランジスタ２８が導
通時、アンテナ２側から見た周波数ミキサ回路４
の入力インピーダンスZ1は、トランジスタ１４，
１６からなる差動回路の入力インピーダンスZio
とし、入力抵抗２６の抵抗値をR26とすると、 Z1＝RON＋R26＋Zio／0R26・Zio ……(1) となる。
また、トランジスタ２８が非導通の場合（強電
界時で最大の場合）には、周波数ミキサ回路４の
入力インピーダンスZ2は、 Z2＝ROFF＋R26＋Zio／0R26・Zio ……(2) となる。したがつて、この自動利得調整回路で
は、強入力時もアンテナ２側のＱの低下や選択度
の悪化を来すことがない。
界時で最大の場合）には、周波数ミキサ回路４の
入力インピーダンスZ2は、 Z2＝ROFF＋R26＋Zio／0R26・Zio ……(2) となる。したがつて、この自動利得調整回路で
は、強入力時もアンテナ２側のＱの低下や選択度
の悪化を来すことがない。
また、この実施例ではスイツチング回路２２を
１石のトランジスタ２８で構成し、短絡回路２４
も抵抗２６で構成していることから、構成が簡単
であり、半導体集積回路で構成する場合にも、外
付け素子を必要とせず、有利である。また、実施
例において、トランジスタ３２は、AGC電圧を
以てトランジスタ２８のベース電流を制御する制
御トランジスタであつて、第７図に示すように、
AGC電圧によつて電流が制御される可変電流源
を構成している。トランジスタ２８のベースに電
圧反転回路３５の出力を直接加えることは可変で
あり、トランジスタ３２を設置したことで、電圧
反転回路３５の出力電圧をトランジスタ３２のベ
ースに与えてAGC動作が得られることになる。
１石のトランジスタ２８で構成し、短絡回路２４
も抵抗２６で構成していることから、構成が簡単
であり、半導体集積回路で構成する場合にも、外
付け素子を必要とせず、有利である。また、実施
例において、トランジスタ３２は、AGC電圧を
以てトランジスタ２８のベース電流を制御する制
御トランジスタであつて、第７図に示すように、
AGC電圧によつて電流が制御される可変電流源
を構成している。トランジスタ２８のベースに電
圧反転回路３５の出力を直接加えることは可変で
あり、トランジスタ３２を設置したことで、電圧
反転回路３５の出力電圧をトランジスタ３２のベ
ースに与えてAGC動作が得られることになる。
第４図は電圧反転回路３５の具体的な回路構成
例を示し、第２図に示す実施例と共通部分には同
一符号を付してある。
例を示し、第２図に示す実施例と共通部分には同
一符号を付してある。
この電圧反転回路３５は、エミツタが共通に接
続された第５及び第６のトランジスタ６０，６
２、抵抗６４及び第２の定電流源６６から構成さ
れ、トランジスタ６２のベースには電圧源６８か
ら一定のバイアスが与えられている。この回路に
よれば、トランジスタ６０のベースにAGC電圧
を加えると、トランジスタ６２のコレクタ側には
その反転電圧である制御電圧を取出すことがで
き、この制御電圧は、第２図に示す実施例の制御
入力端子３４に加えられる。
続された第５及び第６のトランジスタ６０，６
２、抵抗６４及び第２の定電流源６６から構成さ
れ、トランジスタ６２のベースには電圧源６８か
ら一定のバイアスが与えられている。この回路に
よれば、トランジスタ６０のベースにAGC電圧
を加えると、トランジスタ６２のコレクタ側には
その反転電圧である制御電圧を取出すことがで
き、この制御電圧は、第２図に示す実施例の制御
入力端子３４に加えられる。
以上説明したように、この発明によれば、周波
数ミキサ回路に設置されている差動回路の同相除
去比を用いてゲインを低下させてAGC動作を実
現することで、従来のように同調回路側にトラン
ジスタを挿入して同調回路側の利得を低減させる
ことがなく、かつ周波数ミキサ回路の入力インピ
ーダンスの低下を防止でき、同調回路側のＱの低
下、選択度及びイメージ比の悪化を防止できると
ともに、弱入力から強入力に至る広い範囲に亘つ
て良好なAGC特性を得ることができる。
数ミキサ回路に設置されている差動回路の同相除
去比を用いてゲインを低下させてAGC動作を実
現することで、従来のように同調回路側にトラン
ジスタを挿入して同調回路側の利得を低減させる
ことがなく、かつ周波数ミキサ回路の入力インピ
ーダンスの低下を防止でき、同調回路側のＱの低
下、選択度及びイメージ比の悪化を防止できると
ともに、弱入力から強入力に至る広い範囲に亘つ
て良好なAGC特性を得ることができる。
第１図は自動利得調整回路を示すブロツク図、
第２図はこの発明の自動利得調整回路の実施例を
示す回路図、第３図は入力信号レベルに対する
AGC電圧及びその反転電圧特性を示す説明図、
第４図は電圧反転回路の具体的な回路構成例を示
す回路図、第５図は自動利得調整回路の同調回路
部を示す回路図、第６図は同調回路の同調利得を
示す図、第７図は第２図に示した自動利得調整回
路のスイツチング回路に接続されている制御トラ
ンジスタの等価回路を示す回路図、第８図は第２
図に示した自動利得調整回路の等価回路を示す回
路図である。 ４……周波数ミキサ回路、１２……自動利得調
整増幅器、１４……第１のトランジスタ（第１の
差動回路）、１６……第２のトランジスタ（第１
の差動回路）、１８……第１の定電流源、２２…
…スイツチング回路、２４……短絡回路、２８…
…スイツチングトランジスタ（第３のトランジス
タ）、３２……第４のトランジスタ、３５……電
圧反転回路、３６……同調コイル（第１の同調回
路）、３８……可変コンデンサ（第１の同調回
路）、４０，４２，４４，４６……トランジスタ
（第２の差動回路）、４８……局部発振回路、５２
……中間周波同調回路（第２の同調回路）、６０
……第５のトランジスタ、６２……第６のトラン
ジスタ、６６……第２の定電流源、６８……電圧
源（バイアス電圧）。
第２図はこの発明の自動利得調整回路の実施例を
示す回路図、第３図は入力信号レベルに対する
AGC電圧及びその反転電圧特性を示す説明図、
第４図は電圧反転回路の具体的な回路構成例を示
す回路図、第５図は自動利得調整回路の同調回路
部を示す回路図、第６図は同調回路の同調利得を
示す図、第７図は第２図に示した自動利得調整回
路のスイツチング回路に接続されている制御トラ
ンジスタの等価回路を示す回路図、第８図は第２
図に示した自動利得調整回路の等価回路を示す回
路図である。 ４……周波数ミキサ回路、１２……自動利得調
整増幅器、１４……第１のトランジスタ（第１の
差動回路）、１６……第２のトランジスタ（第１
の差動回路）、１８……第１の定電流源、２２…
…スイツチング回路、２４……短絡回路、２８…
…スイツチングトランジスタ（第３のトランジス
タ）、３２……第４のトランジスタ、３５……電
圧反転回路、３６……同調コイル（第１の同調回
路）、３８……可変コンデンサ（第１の同調回
路）、４０，４２，４４，４６……トランジスタ
（第２の差動回路）、４８……局部発振回路、５２
……中間周波同調回路（第２の同調回路）、６０
……第５のトランジスタ、６２……第６のトラン
ジスタ、６６……第２の定電流源、６８……電圧
源（バイアス電圧）。
Claims (1)
- 【特許請求の範囲】 １ 周波数を変更すべき第１の信号を受け、その
第１の信号の周波数に同調し、その周波数を持つ
第１の信号を取り出す第１の同調回路と、 この第１の同調回路で抽出された前記第１の信
号の周波数とは異なる周波数を持つ第２の信号を
発生する局部発振回路と、 共通に接続されたエミツタ側に第１の定電流源
が接続された第１及び第２のトランジスタからな
る第１の差動回路が設置され、前記第２のトラン
ジスタのベース側に第３のトランジスタを介在さ
せて前記第１及び第２のトランジスタのベース間
に前記第１の同調回路が接続されるとともに、前
記第３のトランジスタが遮断状態のとき、前記第
２のトランジスタのベースに前記第１のトランジ
スタのベースに対する前記第１の信号と同相入力
とする短絡回路を接続し、前記第１及び第２のト
ランジスタのコレクタ側に前記局部発振回路から
加えられる第２の信号を受けて前記第１の差動回
路の前記第１の信号によるスイツチングとともに
前記第１の信号と前記第２の信号とを混合させる
第２の差動回路が設置され、この第２の差動回路
から特定周波数の周波数混合出力を取り出す第２
の同調回路が設置された周波数ミキサ回路と、 この周波数ミキサ回路から取り出された前記周
波数混合出力を受けて自動利得制御電圧を発生す
る自動利得調整増幅器と、 前記第３のトランジスタのベースに接続され、
前記自動利得調整増幅器が発生した前記自動利得
制御電圧の反転自動利得制御電圧をベースに受け
てスイツチング動作をし、前記第３のトランジス
タを導通又は遮断状態にする第４のトランジスタ
と、 共通に接続されたエミツタと電源との間に第２
の定電流源が接続された第５のトランジスタ及び
第６のトランジスタからなる差動対を備え、この
差動対の前記第５のトランジスタのベースに前記
自動利得制御電圧を受け、前記第６のトランジス
タのベースに一定のバイアス電圧を設定し、前記
第６のトランジスタのコレクタ側から前記第４の
トランジスタのベースに加えるべき前記反転自動
利得制御電圧を取り出す電圧反転回路と、 を備えたことを特徴とする自動利得調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3649484A JPS60180211A (ja) | 1984-02-27 | 1984-02-27 | 自動利得調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3649484A JPS60180211A (ja) | 1984-02-27 | 1984-02-27 | 自動利得調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180211A JPS60180211A (ja) | 1985-09-14 |
| JPH0586084B2 true JPH0586084B2 (ja) | 1993-12-09 |
Family
ID=12471380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3649484A Granted JPS60180211A (ja) | 1984-02-27 | 1984-02-27 | 自動利得調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180211A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830808A (ja) * | 1971-08-24 | 1973-04-23 | ||
| JPS5213075A (en) * | 1975-07-16 | 1977-02-01 | Wabco Westinghouse Gmbh | Fixing device concerning to load on adjusting device of wheel brake power |
| JPS5334405A (en) * | 1976-09-10 | 1978-03-31 | Matsushita Electric Ind Co Ltd | Frequency converting circuit |
-
1984
- 1984-02-27 JP JP3649484A patent/JPS60180211A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4830808A (ja) * | 1971-08-24 | 1973-04-23 | ||
| JPS5213075A (en) * | 1975-07-16 | 1977-02-01 | Wabco Westinghouse Gmbh | Fixing device concerning to load on adjusting device of wheel brake power |
| JPS5334405A (en) * | 1976-09-10 | 1978-03-31 | Matsushita Electric Ind Co Ltd | Frequency converting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60180211A (ja) | 1985-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636663A (en) | Double-balanced mixer circuit | |
| US4937516A (en) | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter | |
| US5521545A (en) | Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair | |
| US3541451A (en) | Variable center frequency filter for frequency modulation receiver | |
| US4580285A (en) | Scanning AM radio with discriminator-driven-scan-stop-circuit | |
| US4710970A (en) | Method of and apparatus for generating a frequency modulated ultrahigh frequency radio transmission signal | |
| EP1532732B1 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| US4048569A (en) | Receiver automatic gain control system | |
| EP0232560B1 (en) | Uhf amplifier-mixer circuit | |
| JPH0586084B2 (ja) | ||
| JPS6330807B2 (ja) | ||
| US3454882A (en) | Radio receiver using plural variable gain stages | |
| EP0067166B1 (en) | Variable capacitance circuit | |
| JPS60182812A (ja) | 自動利得調整回路 | |
| US3104357A (en) | Radio receiver | |
| JPS5818818B2 (ja) | コンゴウカイロ | |
| US3210566A (en) | Multiple function circuit | |
| KR890004205B1 (ko) | 광대역 수신용 텔레비젼 튜너 | |
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency | |
| JPS58194414A (ja) | Ａｇｃ回路 | |
| US3094662A (en) | Automatic frequency control | |
| JPH024505Y2 (ja) | ||
| JPH0427229Y2 (ja) | ||
| US2996614A (en) | Stabilized transistor oscillator circuit | |
| JP3676495B2 (ja) | Ｆｍ受信機 |