JPH0585912B2 - - Google Patents
Info
- Publication number
- JPH0585912B2 JPH0585912B2 JP63184777A JP18477788A JPH0585912B2 JP H0585912 B2 JPH0585912 B2 JP H0585912B2 JP 63184777 A JP63184777 A JP 63184777A JP 18477788 A JP18477788 A JP 18477788A JP H0585912 B2 JPH0585912 B2 JP H0585912B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- signal
- horizontal
- vertical synchronization
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/715—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame interline transfer [FIT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Of Color Television Signals (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピユーターの周辺機器として用
いられるモニターに多様な同期信号が入力される
場合、その多様な同期信号の中で一つを選択し得
るようにした同期信号選択回路に係るもので、詳
しくは、モニターに合成映像信号と同期信号とが
同時に入力される場合に、同期信号を優先的に選
択し得るようにした同期信号自動選択回路に関す
るものである。
いられるモニターに多様な同期信号が入力される
場合、その多様な同期信号の中で一つを選択し得
るようにした同期信号選択回路に係るもので、詳
しくは、モニターに合成映像信号と同期信号とが
同時に入力される場合に、同期信号を優先的に選
択し得るようにした同期信号自動選択回路に関す
るものである。
一般に、従来の同期信号選択回路は第５図に示
したように、スイツチング素子SW1，SW2の選択
により一つの同期信号を選択するようになつてい
た。すなわち、スイツチング素子SW1，SW2をそ
の一方側固定端子a1，a2側に短絡した状態に於い
ては、色信号入力端子Ｇに入力されて同期信号分
離回路２から同期分離された水平及び垂直同期信
号は、それらスイツチング素子SW1，SW2を通つ
て水平同期信号処理回路３と垂直同期信号処理回
路４とにそれぞれ入力される。且つ、スイツチン
グ素子SW1，SW2をその中間固定端子b1，b2側に
短絡した状態に於いては、同期信号入力端子Ｈ，
Ｖに入力された水平及び垂直同期信号は、そのス
イツチング素子SW1，SW2を通つて水平同期信号
処理回路３と垂直同期信号処理回路４とにそれぞ
れ入力される。更に、スイツチング素子SW1，
SW2を他方側固定端子C1，C2側に短絡した状態
に於いては、水平及び垂直同期信号入力端子Ｈ，
Ｖに入力されて同期信号分離回路５から同期分離
された水平及び垂直同期信号は、そのスイツチン
グ素子SW1，SW2を通つて水平同期信号処理回路
３と垂直同期信号処理回路４とにそれぞれ入力さ
れるようになつていた。従つて、従来の回路に於
いては、使用者がいちいちそのスイツチング素子
SW1，SW2を切り替えて同期信号を選択しなけれ
ばならない不便な欠点があつた。それで、本発明
は、このような問題点を解決するため研究を重ね
た結果、従来のようにスイツチング素子を切り替
えることなく、自動的に同期信号を選択し得る同
期信号選択回路を提供しようとするものである。
したように、スイツチング素子SW1，SW2の選択
により一つの同期信号を選択するようになつてい
た。すなわち、スイツチング素子SW1，SW2をそ
の一方側固定端子a1，a2側に短絡した状態に於い
ては、色信号入力端子Ｇに入力されて同期信号分
離回路２から同期分離された水平及び垂直同期信
号は、それらスイツチング素子SW1，SW2を通つ
て水平同期信号処理回路３と垂直同期信号処理回
路４とにそれぞれ入力される。且つ、スイツチン
グ素子SW1，SW2をその中間固定端子b1，b2側に
短絡した状態に於いては、同期信号入力端子Ｈ，
Ｖに入力された水平及び垂直同期信号は、そのス
イツチング素子SW1，SW2を通つて水平同期信号
処理回路３と垂直同期信号処理回路４とにそれぞ
れ入力される。更に、スイツチング素子SW1，
SW2を他方側固定端子C1，C2側に短絡した状態
に於いては、水平及び垂直同期信号入力端子Ｈ，
Ｖに入力されて同期信号分離回路５から同期分離
された水平及び垂直同期信号は、そのスイツチン
グ素子SW1，SW2を通つて水平同期信号処理回路
３と垂直同期信号処理回路４とにそれぞれ入力さ
れるようになつていた。従つて、従来の回路に於
いては、使用者がいちいちそのスイツチング素子
SW1，SW2を切り替えて同期信号を選択しなけれ
ばならない不便な欠点があつた。それで、本発明
は、このような問題点を解決するため研究を重ね
た結果、従来のようにスイツチング素子を切り替
えることなく、自動的に同期信号を選択し得る同
期信号選択回路を提供しようとするものである。
すなわち、本発明によれば、水平及び垂直同期
信号が入力されずに合成映像信号が入力される場
合には、その合成映像信号から同期分離された同
期信号を再び水平及び垂直同期信号に区分して水
平及び垂直同期信号処理回路にそれぞれ印加し、
水平及び垂直同期信号と合成映像信号とが同時に
入力される場合には、その合成映像信号から同期
分離された同期信号を遮断すると共に、その水平
及び垂直同期信号を水平及び垂直同期信号処理回
路にそれぞれ印加することにより、自動的に同期
信号を選択し得るように回路が構成されている。
信号が入力されずに合成映像信号が入力される場
合には、その合成映像信号から同期分離された同
期信号を再び水平及び垂直同期信号に区分して水
平及び垂直同期信号処理回路にそれぞれ印加し、
水平及び垂直同期信号と合成映像信号とが同時に
入力される場合には、その合成映像信号から同期
分離された同期信号を遮断すると共に、その水平
及び垂直同期信号を水平及び垂直同期信号処理回
路にそれぞれ印加することにより、自動的に同期
信号を選択し得るように回路が構成されている。
以下、本発明による実施例について、図面を用
いて詳細に説明するが、本発明は特許請求の範囲
に規定された構成をはずれない限り、本実施例に
限定されるものでないことは勿論である。
いて詳細に説明するが、本発明は特許請求の範囲
に規定された構成をはずれない限り、本実施例に
限定されるものでないことは勿論である。
第１図は、本発明による同期信号自動選択回路
図で、図面に示したように、色信号入力端子Ｇに
接続した同期信号分離回路２の出力側を排他的
ExclusiveオアゲートEXOR1及び抵抗R1により
構成された信号反転器６と抵抗R2を通してトラ
ンジスターTR1のベースに接続し、水平及び水
平／垂直同期信号入力端子HHVをコンデンサー
C3，C4、ダイオードD1，D2、抵抗R8，R9及びト
ランジスターTR3により構成された同期信号検出
部８を通して前記信号反転器６の出力側及び抵抗
R2の接続点に接続し、かつ、前記水平及び水
平／垂直同期信号入力端子HHVを排他的オアゲ
ートEXOR3の一方側入力端子に接続すると共に
極性検出回路９を通してその排他的オアゲート
EXOR3の他方側入力端子に接続する。該排他的
オアゲートEXOR3の出力端子を抵抗R11を通して
前記トランジスターTR1のベースに接続し、該ト
ランジスターTR1のコレクターを電源端子VCC
に接続された抵抗R3と水平同期信号処理回路３
の入力端子に接続すると共に抵抗R4，R5及びコ
ンデンサーC1，C2により構成された垂直同期信
号分離器７を通してトランジスターTR2のベース
に接続する。
図で、図面に示したように、色信号入力端子Ｇに
接続した同期信号分離回路２の出力側を排他的
ExclusiveオアゲートEXOR1及び抵抗R1により
構成された信号反転器６と抵抗R2を通してトラ
ンジスターTR1のベースに接続し、水平及び水
平／垂直同期信号入力端子HHVをコンデンサー
C3，C4、ダイオードD1，D2、抵抗R8，R9及びト
ランジスターTR3により構成された同期信号検出
部８を通して前記信号反転器６の出力側及び抵抗
R2の接続点に接続し、かつ、前記水平及び水
平／垂直同期信号入力端子HHVを排他的オアゲ
ートEXOR3の一方側入力端子に接続すると共に
極性検出回路９を通してその排他的オアゲート
EXOR3の他方側入力端子に接続する。該排他的
オアゲートEXOR3の出力端子を抵抗R11を通して
前記トランジスターTR1のベースに接続し、該ト
ランジスターTR1のコレクターを電源端子VCC
に接続された抵抗R3と水平同期信号処理回路３
の入力端子に接続すると共に抵抗R4，R5及びコ
ンデンサーC1，C2により構成された垂直同期信
号分離器７を通してトランジスターTR2のベース
に接続する。
次いで、該トランジスターTR2のコレクターを
電源端子VCCに接続された抵抗R6と排他的オア
ゲートEXOR2の他方側入力端子に接続すると共
に、垂直同期信号入力端子Ｖをその排他的オアゲ
ートEXOR2の一方側入力端子に接続し、該排他
的オアゲートEXOR2の出力端子を電源端子VCC
に接続された抵抗R7と垂直同期信号処理回路４
の入力端子とに接続させることにより本発明によ
る同期信号自動選択回路が構成される。図中、未
説明符号Ｒ，Ｂは色信号入力端子を示し、符号１
は映像処理回路を示す。
電源端子VCCに接続された抵抗R6と排他的オア
ゲートEXOR2の他方側入力端子に接続すると共
に、垂直同期信号入力端子Ｖをその排他的オアゲ
ートEXOR2の一方側入力端子に接続し、該排他
的オアゲートEXOR2の出力端子を電源端子VCC
に接続された抵抗R7と垂直同期信号処理回路４
の入力端子とに接続させることにより本発明によ
る同期信号自動選択回路が構成される。図中、未
説明符号Ｒ，Ｂは色信号入力端子を示し、符号１
は映像処理回路を示す。
このように構成された本発明による同期信号自
動選択回路の作用効果を第２図乃至第４図の波形
図を用いて詳細に説明すると次のようである。
動選択回路の作用効果を第２図乃至第４図の波形
図を用いて詳細に説明すると次のようである。
電源端子VCCに電源を印加し、色信号入力端
子Ｒ，Ｂ，Ｇに合成映像信号の色信号が入力する
と、該色信号は映像処理回路１に入力して処理さ
れる。又、この場合、色信号入力端子Ｇに入力し
た色信号は同期信号分離回路２に入力されてその
色信号中の同期信号が第２図のＡに示したように
出力される。このように出力された同期信号は第
２図のＢに示したように、信号反転器６から反転
して出力される。
子Ｒ，Ｂ，Ｇに合成映像信号の色信号が入力する
と、該色信号は映像処理回路１に入力して処理さ
れる。又、この場合、色信号入力端子Ｇに入力し
た色信号は同期信号分離回路２に入力されてその
色信号中の同期信号が第２図のＡに示したように
出力される。このように出力された同期信号は第
２図のＢに示したように、信号反転器６から反転
して出力される。
そして、この場合、水平及び水平／垂直同期信
号入力端子HHVに同期信号が入力されなくなる
と、同期信号検出部８のトランジスターTR3がオ
フされてそのコレクターに高電位信号が出力され
る。かつ、極性検出回路９から同期信号極性が検
出されず、その出力端子に低電位信号が出力され
るので排他的オアゲートEXOR3の出力端子には
低電位信号が継続出力するようになる。従つて、
この場合、前記信号反転器６から出力された同期
信号は抵抗R2を通つてトランジスターTR1のベ
ースに印加されるため、その同期信号は第２図の
Ｃに示したように反転してそのコレクターに出力
される。
号入力端子HHVに同期信号が入力されなくなる
と、同期信号検出部８のトランジスターTR3がオ
フされてそのコレクターに高電位信号が出力され
る。かつ、極性検出回路９から同期信号極性が検
出されず、その出力端子に低電位信号が出力され
るので排他的オアゲートEXOR3の出力端子には
低電位信号が継続出力するようになる。従つて、
この場合、前記信号反転器６から出力された同期
信号は抵抗R2を通つてトランジスターTR1のベ
ースに印加されるため、その同期信号は第２図の
Ｃに示したように反転してそのコレクターに出力
される。
このように、トランジスターTR1のコレクター
に入力された同期信号は水平同期信号処理回路３
に印加して処理され、且つ、その同期信号は垂直
同期信号分離器７に印加されるので、第２図のＤ
に示したように、垂直同期信号が分離されてトラ
ンジスターTR2のベースに印加される。これによ
つて、該トランジスターTR2のベースに印加され
る同期信号は第２図のＥに示したように反転され
てそのコレクターに出力され、排他的オアゲート
EXOR2の他方側入力端子に印加される。
に入力された同期信号は水平同期信号処理回路３
に印加して処理され、且つ、その同期信号は垂直
同期信号分離器７に印加されるので、第２図のＤ
に示したように、垂直同期信号が分離されてトラ
ンジスターTR2のベースに印加される。これによ
つて、該トランジスターTR2のベースに印加され
る同期信号は第２図のＥに示したように反転され
てそのコレクターに出力され、排他的オアゲート
EXOR2の他方側入力端子に印加される。
更に、この場合、垂直同期信号入力端子Ｖに垂
直同期信号が入力しなくなると、排他的オアゲー
トEXOR2の一方側入力端子には第２図のＦに示
したように低電子信号が印加されるので、その排
他的オアゲートEXOR2の他方側入力端子に印加
される垂直同期信号が第２図のＧに示したように
出力され、該垂直同期信号は垂直同期信号処理回
路４に印加して処理される。
直同期信号が入力しなくなると、排他的オアゲー
トEXOR2の一方側入力端子には第２図のＦに示
したように低電子信号が印加されるので、その排
他的オアゲートEXOR2の他方側入力端子に印加
される垂直同期信号が第２図のＧに示したように
出力され、該垂直同期信号は垂直同期信号処理回
路４に印加して処理される。
一方、第３図のＡ，Ｂに示したように、分離さ
れた垂直同期信号及び水平同期信号が垂直同期信
号入力端子Ｖと、水平及び水平／垂直同期信号入
力端子HHVにそれぞれ入力されると、その入力
された水平同期信号は同期信号検出部８のコンデ
ンサーC3，C4、及びダイオードD1，D2から倍電
圧整流されてトランジスターTR3のベースに印加
されるので該トランジスターTR3は導電（オン）
される。従つて、この場合、前記信号反転器６か
ら出力される同期信号はトランジスターTR3を通
つて接地に流れるようになる。かつ、前記水平同
期信号は排他的オアゲートEXOR3の一方側入力
端子に印加されると共にその水平同期信号の極性
が極性検出回路９から検出されて、その排他的オ
アゲートEXOR3の他方側入力端子には第３図の
Ｃに示したように高電位信号が印加される。よつ
て、その排他的オアゲートEXOR3の出力端子に
はその一方側入力端子に印加される水平同期信号
が第３図のＤに示したように反転して出力され、
該出力信号は抵抗R11を通つてトランジスター
TR1のベースに印加されるので、そのコレクター
には第３図のＥに示したように水平同期信号が出
力される。
れた垂直同期信号及び水平同期信号が垂直同期信
号入力端子Ｖと、水平及び水平／垂直同期信号入
力端子HHVにそれぞれ入力されると、その入力
された水平同期信号は同期信号検出部８のコンデ
ンサーC3，C4、及びダイオードD1，D2から倍電
圧整流されてトランジスターTR3のベースに印加
されるので該トランジスターTR3は導電（オン）
される。従つて、この場合、前記信号反転器６か
ら出力される同期信号はトランジスターTR3を通
つて接地に流れるようになる。かつ、前記水平同
期信号は排他的オアゲートEXOR3の一方側入力
端子に印加されると共にその水平同期信号の極性
が極性検出回路９から検出されて、その排他的オ
アゲートEXOR3の他方側入力端子には第３図の
Ｃに示したように高電位信号が印加される。よつ
て、その排他的オアゲートEXOR3の出力端子に
はその一方側入力端子に印加される水平同期信号
が第３図のＤに示したように反転して出力され、
該出力信号は抵抗R11を通つてトランジスター
TR1のベースに印加されるので、そのコレクター
には第３図のＥに示したように水平同期信号が出
力される。
このように出力された水平同期信号は水平同期
信号処理回路３に印加して処理され、且つ、その
水平同期信号は垂直同期信号分離器７に印加され
る。しかし、この場合、その水平同期信号中には
垂直同期信号が包含されていないため、垂直同期
信号分離器７の出力側には第３図のＦに示したよ
うに低電位信号が出力され、よつて、トランジス
ターTR2がオフされて排他的オアゲートEXOR2
の他方側入力端子には第３図のＧに示したように
高電位信号が印加される。
信号処理回路３に印加して処理され、且つ、その
水平同期信号は垂直同期信号分離器７に印加され
る。しかし、この場合、その水平同期信号中には
垂直同期信号が包含されていないため、垂直同期
信号分離器７の出力側には第３図のＦに示したよ
うに低電位信号が出力され、よつて、トランジス
ターTR2がオフされて排他的オアゲートEXOR2
の他方側入力端子には第３図のＧに示したように
高電位信号が印加される。
従つて、この場合、垂直同期信号入力端子Ｖに
入力される垂直同期信号は排他的オアゲート
EXOR2から第３図のＨに示したように反転して
垂直同期信号処理回路４に印加される。
入力される垂直同期信号は排他的オアゲート
EXOR2から第３図のＨに示したように反転して
垂直同期信号処理回路４に印加される。
一方、第４図のＡに示したように、水平及び垂
直同期信号の合成された同期信号が水平及び水
平／垂直同期信号入力端子HHVに入力すると、
前記のように、その同期信号は同期信号検出部８
から検出されてトランジスターTR3がオンにな
り、前記信号反転器６の出力信号は接地に流れ
る。且つ、極性検出回路９から第４図のＢに示し
たように高電位信号が出力されて排他的オアゲー
トEXOR3の他方側入力端子に印加される。
直同期信号の合成された同期信号が水平及び水
平／垂直同期信号入力端子HHVに入力すると、
前記のように、その同期信号は同期信号検出部８
から検出されてトランジスターTR3がオンにな
り、前記信号反転器６の出力信号は接地に流れ
る。且つ、極性検出回路９から第４図のＢに示し
たように高電位信号が出力されて排他的オアゲー
トEXOR3の他方側入力端子に印加される。
従つて、この場合、水平及び水平／垂直同期信
号入力端子HHVに入力される同期信号は排他的
オアゲートEXOR3から第４図のＣに示したよう
に反転され、トランジスターTR1から第４図のＤ
に示したように再び反転されて水平同期信号処理
回路３に印加される。且つ、トランジスターTR1
のコレクターに出力された同期信号中の垂直同期
信号は垂直同期信号分離器７から第４図のＥに示
したように分離されてトランジスターTR2のベー
スに印加され、よつて、該トランジスターTR2の
コレクターには、第４図のＦに示したように、垂
直同期信号が出力されて排他的オアゲート
EXOR2の他方側入力端子に印加される。そして、
この場合、垂直同期信号入力端子Ｖに垂直同期信
号が入力されずにその排他的オアゲートEXOR2
の一方側入力端子に第４図のＧに示したように低
電位信号が印加されるので、その排他的オアゲー
トEXOR2からその他方側入力端子に印加される
垂直同期信号が第４図のＨに示したように垂直同
期信号処理回路４に印加される。
号入力端子HHVに入力される同期信号は排他的
オアゲートEXOR3から第４図のＣに示したよう
に反転され、トランジスターTR1から第４図のＤ
に示したように再び反転されて水平同期信号処理
回路３に印加される。且つ、トランジスターTR1
のコレクターに出力された同期信号中の垂直同期
信号は垂直同期信号分離器７から第４図のＥに示
したように分離されてトランジスターTR2のベー
スに印加され、よつて、該トランジスターTR2の
コレクターには、第４図のＦに示したように、垂
直同期信号が出力されて排他的オアゲート
EXOR2の他方側入力端子に印加される。そして、
この場合、垂直同期信号入力端子Ｖに垂直同期信
号が入力されずにその排他的オアゲートEXOR2
の一方側入力端子に第４図のＧに示したように低
電位信号が印加されるので、その排他的オアゲー
トEXOR2からその他方側入力端子に印加される
垂直同期信号が第４図のＨに示したように垂直同
期信号処理回路４に印加される。
以上詳しく説明したように、本発明の同期信号
自動選択回路によれば、いちいち使用者がスイツ
チング素子を切り替えることなく、自動的に同期
信号を選択し得るようになつているため、極めて
便利である。
自動選択回路によれば、いちいち使用者がスイツ
チング素子を切り替えることなく、自動的に同期
信号を選択し得るようになつているため、極めて
便利である。
又、合成映像信号と同期信号とが同時に入力さ
れる場合には、合成映像信号の同期信号を遮断
し、別途に入力される同期信号を選択し得る効果
がある。
れる場合には、合成映像信号の同期信号を遮断
し、別途に入力される同期信号を選択し得る効果
がある。
第１図は、本発明による同期信号自動選択回路
図、第２図乃至第４図は、第１図各部の波形図、
第５図は、従来の同期信号選択回路図を示す。 図中、１……映像処理回路、２……同期信号分
離回路、３……水平同期信号処理回路、４……垂
直同期信号処理回路、６……信号反転器、７……
垂直同期信号分離器、８……同期信号検出部、９
……極性検出回路、EXOR1−EXOR3……排他的
（Exclusive）オアゲート、TR1−TR3……トラン
ジスター。
図、第２図乃至第４図は、第１図各部の波形図、
第５図は、従来の同期信号選択回路図を示す。 図中、１……映像処理回路、２……同期信号分
離回路、３……水平同期信号処理回路、４……垂
直同期信号処理回路、６……信号反転器、７……
垂直同期信号分離器、８……同期信号検出部、９
……極性検出回路、EXOR1−EXOR3……排他的
（Exclusive）オアゲート、TR1−TR3……トラン
ジスター。
Claims (1)
- １ 色信号入力端子Ｇの色信号から同期信号を分
離する同期信号分離回路２と、該同期信号分離回
路２から出力される同期信号を反転させる信号反
転器６と、水平及び水平／垂直同期信号入力端子
HHVに同期信号が入力される場合に該同期信号
を検出して前記信号反転器６の出力信号を接地さ
せる同期信号検出部８と、前記水平及び水平／垂
直同期信号入力端子HHVの同期信号極性を検出
する極性検出回路９と、該極性検出回路９の出力
信号と前記水平及び水平／垂直同期信号入力端子
HHVの同期信号とを入力する排他的オアゲート
EXOR3と、該排他的オアゲートEXOR3の出力信
号又は前記信号反転器６の出力信号を反転して水
平同期信号処理回路３に印加するトランジスター
TR1と、該トランジスターTR1の出力信号から垂
直同期信号を分離する垂直同期信号分離器７と、
該垂直同期信号分離器７の出力信号を反転させる
トランジスターTR2と、該トランジスターTR2の
出力信号と垂直同期信号入力端子Ｖの垂直同期信
号とを入力して垂直同期信号処理回路４に印加す
る排他的オアゲートEXOR2とに依り構成される
ことを特徴とする同期信号自動選択回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870008367A KR900002792B1 (ko) | 1987-07-30 | 1987-07-30 | 동기신호 자동 선택회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444986A JPS6444986A (en) | 1989-02-17 |
| JPH0585912B2 true JPH0585912B2 (ja) | 1993-12-09 |
Family
ID=19263446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63184777A Granted JPS6444986A (en) | 1987-07-30 | 1988-07-26 | Automatic synchronous signal selection circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4894719A (ja) |
| JP (1) | JPS6444986A (ja) |
| KR (1) | KR900002792B1 (ja) |
| CA (1) | CA1303227C (ja) |
| DE (1) | DE3825908A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9351908B2 (en) | 2007-10-01 | 2016-05-31 | 3M Innovative Properties Company | Orthodontic composition with polymeric fillers |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900005922U (ko) * | 1988-08-02 | 1990-03-09 | 삼성전자 주식회사 | 동일 영상신호 검출시 자화면 아트 (art) 처리회로 |
| KR920006949B1 (ko) * | 1989-07-21 | 1992-08-22 | 삼성전자 주식회사 | 동기신호 분리회로 |
| US5091774A (en) * | 1990-11-30 | 1992-02-25 | Eastman Kodak Company | Method and apparatus for providing sync on R-G-B video signals |
| JPH0651730A (ja) * | 1992-06-05 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 混合同期信号選択回路 |
| JPH0651729A (ja) * | 1992-06-05 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 入力信号経路自動切り替え回路 |
| US20020091850A1 (en) | 1992-10-23 | 2002-07-11 | Cybex Corporation | System and method for remote monitoring and operation of personal computers |
| KR100202079B1 (ko) * | 1996-06-21 | 1999-06-15 | 윤종용 | 멀티플렉서 동기신호 검출 및 분리방법 |
| KR100391580B1 (ko) * | 1997-07-12 | 2003-10-22 | 삼성전자주식회사 | 복합신호의수직동기신호생성장치 |
| AU774003B2 (en) * | 1998-09-22 | 2004-06-10 | Avocent Huntsville Corporation | System for accessing personal computers remotely |
| US6597352B1 (en) * | 1999-05-05 | 2003-07-22 | Nokia Corporation | Method and device for filtered sync detection |
| EP1176809A1 (en) * | 2000-07-28 | 2002-01-30 | THOMSON multimedia | Synchronisation circuit for a display device |
| US7576803B2 (en) * | 2005-04-07 | 2009-08-18 | Aten International Co., Ltd. | Processing circuit for processing horizontal and vertical synchronization signals |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4677484A (en) * | 1985-05-10 | 1987-06-30 | Rca Corporation | Stabilizing arrangement for on-screen display |
| US4709267A (en) * | 1985-11-07 | 1987-11-24 | Rca Corporation | Synchronizing circuit with improved interlace arrangement |
-
1987
- 1987-07-30 KR KR1019870008367A patent/KR900002792B1/ko not_active IP Right Cessation
-
1988
- 1988-07-25 US US07/223,551 patent/US4894719A/en not_active Expired - Lifetime
- 1988-07-26 JP JP63184777A patent/JPS6444986A/ja active Granted
- 1988-07-29 DE DE3825908A patent/DE3825908A1/de active Granted
- 1988-07-29 CA CA000573370A patent/CA1303227C/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9351908B2 (en) | 2007-10-01 | 2016-05-31 | 3M Innovative Properties Company | Orthodontic composition with polymeric fillers |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3825908C2 (ja) | 1990-09-27 |
| US4894719A (en) | 1990-01-16 |
| JPS6444986A (en) | 1989-02-17 |
| DE3825908A1 (de) | 1989-02-09 |
| CA1303227C (en) | 1992-06-09 |
| KR900002792B1 (ko) | 1990-04-30 |
| KR890003206A (ko) | 1989-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0585912B2 (ja) | ||
| GB2214039A (en) | A vertical pre-control circuit for an interface of a multi-synchronization monitor | |
| JP2501952B2 (ja) | テレビジョン受像機の画面停止回路 | |
| JP2540906B2 (ja) | 信号切換回路 | |
| JPH0510463Y2 (ja) | ||
| JPH07135579A (ja) | クランプ回路 | |
| JP2643830B2 (ja) | 監視カメラ装置 | |
| JPH0713031Y2 (ja) | 水平同期信号処理回路 | |
| KR890000708Y1 (ko) | 텔레텍스트/컴퓨터 신호 자동절환회로 | |
| JP2627331B2 (ja) | マイクロコンピュータの入出力回路 | |
| JPS58154329A (ja) | 切換装置 | |
| JPS6325797Y2 (ja) | ||
| KR880000811Y1 (ko) | 동기 신호 극성 자동 처리 장치 | |
| KR950007512Y1 (ko) | 입력신호 자동 선택회로 | |
| KR970004924Y1 (ko) | 방송방식 자동 전환회로 | |
| JPH0355995Y2 (ja) | ||
| KR900000375Y1 (ko) | 텔레비디오의 스위칭 회로 | |
| KR0170737B1 (ko) | 비디오 뮤트시에 복합 동기 신호 출력회로 | |
| KR920002987Y1 (ko) | 필드메모리를 이용한 화질보상회로 | |
| KR900007386Y1 (ko) | 위성방송 수신장치의 동기분리회로 | |
| JPS5932073Y2 (ja) | ラジオ付テ−プレコ−ダ | |
| KR910003465Y1 (ko) | Tv용 직류 흑레벨 안정화 장치 | |
| KR900007853Y1 (ko) | 영상신호 검출응답시간 단축회로 | |
| JPH03173272A (ja) | 水平同期パルス発生装置 | |
| KR940001840Y1 (ko) | 모니터의 모드 자동절환 회로 |