JPH0713031Y2 - 水平同期信号処理回路 - Google Patents

水平同期信号処理回路

Info

Publication number
JPH0713031Y2
JPH0713031Y2 JP9867689U JP9867689U JPH0713031Y2 JP H0713031 Y2 JPH0713031 Y2 JP H0713031Y2 JP 9867689 U JP9867689 U JP 9867689U JP 9867689 U JP9867689 U JP 9867689U JP H0713031 Y2 JPH0713031 Y2 JP H0713031Y2
Authority
JP
Japan
Prior art keywords
transistor
resistance
terminal
switch
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9867689U
Other languages
English (en)
Other versions
JPH0337495U (ja
Inventor
栄一 村田
浩 若月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP9867689U priority Critical patent/JPH0713031Y2/ja
Publication of JPH0337495U publication Critical patent/JPH0337495U/ja
Application granted granted Critical
Publication of JPH0713031Y2 publication Critical patent/JPH0713031Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 テレビ受信機及びディスプレイモニタ等映像機器の水平
同期信号回路に関する。
〔従来技術〕
レベル及び極性の異なる複数種類の入力信号に対応した
TTL出力レベル(5VP-P)の機能を持つ水平同期信号処理回
路は従来無く、パーソナルコンピュータ等外部接続関係
で問題がある。
〔考案が解決しようとする課題〕
パーソナルコンピュータ等外部接続機器の出力はTTLレ
ベルの同期正極性の水平同期信号及び0.3〜0.7VP-Pの低
レベルの同期負極性の水平同期信号等種々の方式があ
る。本考案は、以上複数の入力方式に対応して出力レベ
ルをTTLレベルに揃え極性も同期正極性に統一して出力
する簡易回路を提供するものである。
〔課題を解決するための手段〕
本考案は、振幅分離回路と入力信号切換スイッチと小信
号ダイオードとの簡単な回路構成で、複数の入力方式に
対応してTTLレベルの出力と極性の統一をすることに特
徴がある。
〔作用〕
第１図に示すように、入力切換スイッチ２とトランジス
タ８のカットオフ特性を利用して同期信号の期間のみト
ランジスタ８を導通させ水平同期信号を取出す振幅分離
回路と逆バイアス用のダイオード９とで構成され、入力
端子１の入力信号が第２図のA1,A2の同期負極性の0.3〜
0.7VP-Pレベルの場合は、スイッチ２を端子ａ側に切換
えてトランジスタ８のコレクタ負荷抵抗10より同期正極
性のTTLレベルの信号第２図Ｂを出力する。又、入力信
号が第２図A3の同期正極性のTTLレベルの場合はスイッ
チ２を端子ｂ側に切換えて抵抗11を通して同様に負荷抵
抗10より同期正極性のTTLレベルの信号第２図Ｂを出力
する。
〔実施例〕
外部接続機器のパーソナルコンピュータ等の出力同期信
号はTTLレベル(5VP-P)の同期正極性の信号と低レベル
（0.3〜0.7VP-P）の同期負極性信号等がある。本考案
は、以上の信号入力に対応した回路である。第１図にお
いて入力端子１を入力信号レベルにより切換えるスイッ
チ２の共通端子ｃに接続し、同スイッチ２の端子ａを整
合抵抗３で接地すると共に抵抗４と信号の直流分阻止コ
ンデンサ５を直列にPNP型の振幅分離トランジスタ８の
ベースに接続し、同トランジスタ８のベースバイアス用
の電源ラインVcc（5V）よりブリーダ抵抗６と７を直列
に接地し、同抵抗６と７の接続点を前記トランジスタ８
のベースに接続し、同トランジスタ８のエミッタを直接
前記電源ラインVccに接続し、同トランジスタ８のコレ
クタを逆バイアス阻止ダイオード９と負荷抵抗10を直列
に同ダイオード９のアノードが同トランジスタ８のコレ
クタ側となるように接地間に接続し、同ダイオード９と
負荷抵抗10の接続点より信号を出力する。一方、前記ス
イッチ２の他方の端子ｂを整合抵抗11を通して前記ダイ
オード９と抵抗10の接続点に接続する。入力信号が第２
図A1,A2の同期負極性低レベルの場合はスイッチ２を端
子ａ側に切換えて交流分のみPNP型トランジスタ８のベ
ースに入力し、トランジスタのカットオフ特性を利用し
同期信号の期間のみ同トランジスタ８をオンしTTLレベ
ルの同期正極性の信号第２図Ｂを負荷抵抗10より出力す
る。一方、第２図A3の同期正極性のTTLレベルの入力信
号の場合は、スイッチ２を端子ｂ側に切換えて整合抵抗
11を通して同様にTTLレベルの同期正極性の信号第２図
Ｂを負荷抵抗10より出力する。図に示していないが、同
期正極性の低レベル信号入力の場合は、NPN型のトラン
ジスタで対応する。
〔考案の効果〕
以上の様に本考案は、スイッチと振幅分離回路とダイオ
ードとの構成で同期正極性のTTLレベル及び同期負極性
の低レベル入力の複数入力方式を、同期正極性のTTLレ
ベル出力に統一可能とし外部接続機器との接続問題を解
決する。
【図面の簡単な説明】
第１図は本考案の一実施例を示す水平同期信号回路図、
第２図は同第１図の動作波形図である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】入力端子をスイッチの共通端子に接続し、
    同スイッチの一方の端子を第１の抵抗で接地すると共に
    第２の抵抗とコンデンサを直列にトランジスタのベース
    に接続し、電源ラインを同トランジスタのエミッタに接
    続すると共に第３の抵抗を通して同トランジスタのベー
    スに接続し、同トランジスタのベースを第４の抵抗で接
    地し、同トランジスタのコレクタをダイオードと第５の
    抵抗を同順序で直列に同ダイオードのアノードが同トラ
    ンジスタのコレクタ側となるように接地間に接続し、前
    記スイッチの他方の端子を第６の抵抗を通して前記ダイ
    オードのカソードと前記第５の抵抗との接続点に接続
    し、同接続点より異なる極性と入力信号レベルに対して
    同一の極性とレベルの信号を出力してなる水平同期信号
    処理回路。
JP9867689U 1989-08-22 1989-08-22 水平同期信号処理回路 Expired - Lifetime JPH0713031Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9867689U JPH0713031Y2 (ja) 1989-08-22 1989-08-22 水平同期信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9867689U JPH0713031Y2 (ja) 1989-08-22 1989-08-22 水平同期信号処理回路

Publications (2)

Publication Number Publication Date
JPH0337495U JPH0337495U (ja) 1991-04-11
JPH0713031Y2 true JPH0713031Y2 (ja) 1995-03-29

Family

ID=31647759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9867689U Expired - Lifetime JPH0713031Y2 (ja) 1989-08-22 1989-08-22 水平同期信号処理回路

Country Status (1)

Country Link
JP (1) JPH0713031Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005185739A (ja) * 2003-12-26 2005-07-14 Guraddo:Kk 枕一体型抱き枕

Also Published As

Publication number Publication date
JPH0337495U (ja) 1991-04-11

Similar Documents

Publication Publication Date Title
JPH0744885U (ja) オーディオ／ビデオ信号自動切換入力端子回路
EP0515853A1 (en) Protection arrangement for an audio output channel
JPH0713031Y2 (ja) 水平同期信号処理回路
JPH0585912B2 (ja)
US5920197A (en) Sensor for detecting the presence of a peripheral device
KR0155615B1 (ko) 영상출력장치의 동기신호분리회로
US4631595A (en) Feedback display driver stage
KR910019458A (ko) 텔레비젼 신호 처리 장치
JP2553676B2 (ja) クランプ回路
JPH01317088A (ja) ビデオ信号処理装置
JPH0355996Y2 (ja)
JPH0355995Y2 (ja)
JPS62143091A (ja) 同期信号極性切換回路
JPS5915158Y2 (ja) ペデスタルクランプ回路
KR0164527B1 (ko) 동기신호의 입력 극성 제어 회로
KR100271129B1 (ko) 비디오 테이프 레코오더로부터의 비디오 신호를 이용한 텔레비젼의 전원 제어 장치
JPH0735453Y2 (ja) 同期信号の極性一定化回路
JPH0434555Y2 (ja)
JPS63248284A (ja) 水平ａｆｃ回路
KR870000730Y1 (ko) 직류분 재생회로
JPS62222789A (ja) 監視カメラシステム
JPS6314530Y2 (ja)
JPH0265565A (ja) スパーク放電による誤動作を防止する装置
JPS58135167U (ja) 垂直同期分離回路
JPH0543693U (ja) 音声信号切換回路