JPH058573B2 - - Google Patents
Info
- Publication number
- JPH058573B2 JPH058573B2 JP59275494A JP27549484A JPH058573B2 JP H058573 B2 JPH058573 B2 JP H058573B2 JP 59275494 A JP59275494 A JP 59275494A JP 27549484 A JP27549484 A JP 27549484A JP H058573 B2 JPH058573 B2 JP H058573B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- conductive film
- film
- substrate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はフイルムキヤリアを用いた半導体素子
の実装方法において、フイルムキヤリアのリード
先端部に予め突起金属を接合形成するための、突
起金属形成用基板の製造方法に関するものであ
る。
の実装方法において、フイルムキヤリアのリード
先端部に予め突起金属を接合形成するための、突
起金属形成用基板の製造方法に関するものであ
る。
（従来例の構成とその問題点）
従来フイルムキヤリアを用いる半導体素子の実
装においては、半導体素子の電極上に突起電極を
形成しておく必要があつた。フイルムキヤリアを
用いた実装方法では、通常数10ピンないし数100
ピンの電極を持つ半導体素子の一括ボンデイング
が可能であり、ワイヤボンデイングによる実装方
法に比べ、極めて高速のボンデイングができる。
しかしフイルムキヤリア実装においては、前述し
たように半導体素子上への突起電極の形成が必要
であり、このため (1) 突起電極形成に長時間のプロセスを必要とす
る。
装においては、半導体素子の電極上に突起電極を
形成しておく必要があつた。フイルムキヤリアを
用いた実装方法では、通常数10ピンないし数100
ピンの電極を持つ半導体素子の一括ボンデイング
が可能であり、ワイヤボンデイングによる実装方
法に比べ、極めて高速のボンデイングができる。
しかしフイルムキヤリア実装においては、前述し
たように半導体素子上への突起電極の形成が必要
であり、このため (1) 突起電極形成に長時間のプロセスを必要とす
る。
(2) 突起電極形成中に半導体素子の機能が低下し
たり破損することがある。
たり破損することがある。
(3) 半導体素子の原価が高くなる。
等の問題があつた。
以上の問題点を改善する手段として、第１図ａ
ないしｅに示した方法が提案されている。この方
法を同図に基づいて説明する。
ないしｅに示した方法が提案されている。この方
法を同図に基づいて説明する。
第１図ａに示すように絶縁性材料よりなる基板
１の一面に単層あるいは複数層より成る導電膜２
を蒸着法または厚膜印刷等の手段により形成す
る。つぎに第１図ｂに示すように絶縁性樹脂また
は絶縁性の高い酸化膜等により導電膜２の表面を
覆つたのち、選択エツチングにより部分的に窓３
を開孔した絶縁マスク４を形成する。ついで基板
１の導電膜２を陰極として電気メツキすることに
より、開孔された窓３に、第１図ｃに示すように
突起金属５が形成される。つぎに第１図ｄに示す
ように、絶縁フイルム６の表面に配設された電極
リード７の先端部を突起金属５の上に位置合わせ
したのち、ボンデイングツール８を用いて熱圧着
することにより第１図ｅに示すように、電極リー
ド７に突起金属５が接合され、窓３の導電膜２よ
り剥離する。この場合、電極リード７と突起金属
５の接合は、通常電極リード７が表面をSnメツ
キした銅箔、突起金属５がAuにより形成されて
いるため、Au−Sn共晶によりなされる。
１の一面に単層あるいは複数層より成る導電膜２
を蒸着法または厚膜印刷等の手段により形成す
る。つぎに第１図ｂに示すように絶縁性樹脂また
は絶縁性の高い酸化膜等により導電膜２の表面を
覆つたのち、選択エツチングにより部分的に窓３
を開孔した絶縁マスク４を形成する。ついで基板
１の導電膜２を陰極として電気メツキすることに
より、開孔された窓３に、第１図ｃに示すように
突起金属５が形成される。つぎに第１図ｄに示す
ように、絶縁フイルム６の表面に配設された電極
リード７の先端部を突起金属５の上に位置合わせ
したのち、ボンデイングツール８を用いて熱圧着
することにより第１図ｅに示すように、電極リー
ド７に突起金属５が接合され、窓３の導電膜２よ
り剥離する。この場合、電極リード７と突起金属
５の接合は、通常電極リード７が表面をSnメツ
キした銅箔、突起金属５がAuにより形成されて
いるため、Au−Sn共晶によりなされる。
以上のプロセスで電極リードの先端に突起金属
を接合したのち、半導体素子上の電極部（通常
Al）に接合した前記突起金属をボンデイングし
接合する。このときの接合はAu−Alの熱圧着で
なされる。
を接合したのち、半導体素子上の電極部（通常
Al）に接合した前記突起金属をボンデイングし
接合する。このときの接合はAu−Alの熱圧着で
なされる。
以上述べたフイルムキヤリア実装方法は従来の
半導体素子の電極部に突起電極を形成する方法の
問題点を改善する上において優れたものである。
しかし、この方法においては、つぎのような問題
点がある。
半導体素子の電極部に突起電極を形成する方法の
問題点を改善する上において優れたものである。
しかし、この方法においては、つぎのような問題
点がある。
この実装方法においては、突起金属を電気メツ
キにより形成しており、実装原価の低減を計るた
め基板内の突起金属を使用し終つたのち、基板洗
浄を行なうだけで再メツキできることが望まし
い。そのためにメツキ用の絶縁マスクが機械的お
よび熱的に強固であることが要求される。また、
絶縁マスクにピンホール等のない膜が必要であ
る。さらに絶縁マスクパターンは10ないし30μm
程度であり、かつパターン精度の優れたものが必
要である。しかし、以上のような要求を満足する
絶縁マスクパターンを形成することが、従来、極
めて困難であり、ピンホールメツキが多発してい
た。この問題を解決するため絶縁マスクとなる
SiO2等の膜厚を厚くするだけでは、パターン精
度が悪くなるだけでなく、ボンデイング時のクラ
ツク等の発生が多くなる欠点があつた。
キにより形成しており、実装原価の低減を計るた
め基板内の突起金属を使用し終つたのち、基板洗
浄を行なうだけで再メツキできることが望まし
い。そのためにメツキ用の絶縁マスクが機械的お
よび熱的に強固であることが要求される。また、
絶縁マスクにピンホール等のない膜が必要であ
る。さらに絶縁マスクパターンは10ないし30μm
程度であり、かつパターン精度の優れたものが必
要である。しかし、以上のような要求を満足する
絶縁マスクパターンを形成することが、従来、極
めて困難であり、ピンホールメツキが多発してい
た。この問題を解決するため絶縁マスクとなる
SiO2等の膜厚を厚くするだけでは、パターン精
度が悪くなるだけでなく、ボンデイング時のクラ
ツク等の発生が多くなる欠点があつた。
（発明の目的）
本発明の目的は、従来の欠点が解消し、突起金
属形成用基板の絶縁マスクの耐久性を向上させる
とともに、ピンホールを低減した突起金属形成用
基板の製造方法を提供することである。
属形成用基板の絶縁マスクの耐久性を向上させる
とともに、ピンホールを低減した突起金属形成用
基板の製造方法を提供することである。
（発明の構成）
本発明の突起金属形成用基板の製造方法は、第
１の導電膜が形成された基板の主面に、第２の導
電膜を形成する工程、この第２の導電膜上に絶縁
膜を形成する工程、ついでこの絶縁性膜上にフオ
トリソによりレジストパターンを形成する工程、
このレジストパターンをマスクとして、前記絶縁
性膜および第２の導電膜に順次開孔する工程、つ
いでこの開孔の終了した基板より、前記レジスト
パターンを除去したのち、酸素中または空気中で
アニールする工程、さらに開孔され露出した第１
の導電膜上に電気メツキにより突起金属を形成す
る工程より成るものである。
１の導電膜が形成された基板の主面に、第２の導
電膜を形成する工程、この第２の導電膜上に絶縁
膜を形成する工程、ついでこの絶縁性膜上にフオ
トリソによりレジストパターンを形成する工程、
このレジストパターンをマスクとして、前記絶縁
性膜および第２の導電膜に順次開孔する工程、つ
いでこの開孔の終了した基板より、前記レジスト
パターンを除去したのち、酸素中または空気中で
アニールする工程、さらに開孔され露出した第１
の導電膜上に電気メツキにより突起金属を形成す
る工程より成るものである。
また、第１の導電膜上に形成される第２の導電
膜がアルミニウム、クロムあるいはチタンより成
ること、および第１の導電膜が透明導電膜より成
るものである。
膜がアルミニウム、クロムあるいはチタンより成
ること、および第１の導電膜が透明導電膜より成
るものである。
（実施例の説明）
本発明の突起金属形成用基板の製造方法を第２
図に基づいて説明する。
図に基づいて説明する。
第２図ａないしｅは本発明の一実施例を示す断
面図である。同図ａはガラス等の絶縁基板９の一
主面に単層あるいは複数層よりなる導電膜１０を
蒸着法等により形成する。つぎに第２図ｂに示す
ように導電膜１０の上にアルミニウム膜１１を厚
さ2000ないし10000Å程度に積層する。つぎにア
ルミニウム膜１１の上に絶縁性膜１２（SiO2、
Si3N4等）を厚さ2000ないし10000Å程度に積層
する（第２図ｃ）。そののち、フオトエツチング
法により、レジストパターンをマスクとして絶縁
性膜１２およびアルミニウム膜１１に順次開孔
し、窓１３を開孔させる（第２図ｄ）。つぎに、
レジストを除去したのち、酸素中あるいは空気中
で300ないし500℃程度の温度でアニールを行な
い、アルミニウム膜１１の露出した部分を酸化さ
せる。つぎに、第２図ｅに示すように電気メツキ
により、絶縁性膜１２およびアルミニウム膜１１
をマスクとして窓１３に、突起金属１４を形成す
る。なお、導電膜上に形成したアルミニウム膜の
代りにチタン、クロム等を使用することも可能で
ある。
面図である。同図ａはガラス等の絶縁基板９の一
主面に単層あるいは複数層よりなる導電膜１０を
蒸着法等により形成する。つぎに第２図ｂに示す
ように導電膜１０の上にアルミニウム膜１１を厚
さ2000ないし10000Å程度に積層する。つぎにア
ルミニウム膜１１の上に絶縁性膜１２（SiO2、
Si3N4等）を厚さ2000ないし10000Å程度に積層
する（第２図ｃ）。そののち、フオトエツチング
法により、レジストパターンをマスクとして絶縁
性膜１２およびアルミニウム膜１１に順次開孔
し、窓１３を開孔させる（第２図ｄ）。つぎに、
レジストを除去したのち、酸素中あるいは空気中
で300ないし500℃程度の温度でアニールを行な
い、アルミニウム膜１１の露出した部分を酸化さ
せる。つぎに、第２図ｅに示すように電気メツキ
により、絶縁性膜１２およびアルミニウム膜１１
をマスクとして窓１３に、突起金属１４を形成す
る。なお、導電膜上に形成したアルミニウム膜の
代りにチタン、クロム等を使用することも可能で
ある。
（発明の効果）
本発明により、突起金属形成用基板の絶縁マス
クの耐久性を向上させるとともにピンホールを低
減し、さらにボンデイング時の熱衝撃に対しても
十分耐久性をもつ効果がある。
クの耐久性を向上させるとともにピンホールを低
減し、さらにボンデイング時の熱衝撃に対しても
十分耐久性をもつ効果がある。
第１図は従来の突起金属形成用基板の製造方法
および突起金属の転写状態を示す断面図、第２図
は本発明の突起金属形成用基板の製造方法を示す
断面図である。 １，９…基板、２…導電膜、３，１３…窓、４
…絶縁マスク、５，１４…突起金属、６…絶縁フ
イルム、７…電極リード、８…ボンデイングツー
ル、１０…第１の導電膜、１１…第２の導電膜、
１２…絶縁性膜。
および突起金属の転写状態を示す断面図、第２図
は本発明の突起金属形成用基板の製造方法を示す
断面図である。 １，９…基板、２…導電膜、３，１３…窓、４
…絶縁マスク、５，１４…突起金属、６…絶縁フ
イルム、７…電極リード、８…ボンデイングツー
ル、１０…第１の導電膜、１１…第２の導電膜、
１２…絶縁性膜。
Claims (1)
- 【特許請求の範囲】 １ 第１の導電膜が形成された基板の主面に、第
２の導電膜を形成する工程、前記第２の導電膜上
に絶縁性膜を形成する工程、ついで前記絶縁性膜
上にフオトリソによりレジストパターンを形成す
る工程、前記レジストパターンをマスクとして、
前記絶縁性膜および第２の導電膜に順次開孔する
工程、ついで前記開孔の終了した基板より、前記
レジストパターンを除去したのち、酸素中または
空気中でアニールする工程、さらに開孔され露出
した第１の導電膜上に電気メツキにより突起金属
を形成する工程より成ることを特徴とする突起金
属形成用基板の製造方法。 ２ 第１の導電膜上に形成される第２の導電膜が
アルミニウム、クロムあるいはチタンより成るこ
とを特徴とする特許請求の範囲第１項記載の突起
金属形成用基板の製造方法。 ３ 第１の導電膜が透明導電膜より成ることを特
徴とする特許請求の範囲第１項記載の突起金属形
成用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275494A JPS61158166A (ja) | 1984-12-29 | 1984-12-29 | 突起金属形成用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275494A JPS61158166A (ja) | 1984-12-29 | 1984-12-29 | 突起金属形成用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61158166A JPS61158166A (ja) | 1986-07-17 |
| JPH058573B2 true JPH058573B2 (ja) | 1993-02-02 |
Family
ID=17556285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59275494A Granted JPS61158166A (ja) | 1984-12-29 | 1984-12-29 | 突起金属形成用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61158166A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2535431B2 (ja) * | 1990-05-02 | 1996-09-18 | 株式会社 ハクタカ工業 | 釣針と釣糸の結合方法並びに釣糸付き釣針 |
-
1984
- 1984-12-29 JP JP59275494A patent/JPS61158166A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61158166A (ja) | 1986-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525383A (en) | Method for manufacturing multilayer circuit substrate | |
| US5298459A (en) | Method of manufacturing semiconductor device terminal having a gold bump electrode | |
| US3386894A (en) | Formation of metallic contacts | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH058573B2 (ja) | ||
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| US4747908A (en) | Method of making a hermetically sealed multilayer electrical feedthru | |
| JPS6331138A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JPS6348427B2 (ja) | ||
| JPS63161646A (ja) | 半導体装置の製造方法 | |
| JP3655902B2 (ja) | バンプを備えたウエハーの製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPH01286333A (ja) | 半導体装置 | |
| KR940007289B1 (ko) | 반도체 장치를 제조하는 방법 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JP2929882B2 (ja) | 半導体装置用キャリアテープおよびその製造方法 | |
| JPH031834B2 (ja) |