JPH0582147B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、所謂チヨツパ技術を利用して、所定
の負荷に供給する負荷電流を所望の値に制御する
負荷電流制御装置に関する。

［従来の技術］ 従来より、パルス技術及び各種のスイツチング
素子の開発に伴い、この種の負荷電流制御装置に
おいても、所謂チヨツパ技術を利用したものが多
数提案されている。

即ち、例えばトランジスタやサイリスタ等のス
イツチング素子とインダクタンス素子とを直列に
接続してなる複数のスイツチング回路を、電源と
負荷との間に並列に接続し、各スイツチング回路
のスイツチング素子を夫々同じ周期、且つその周
期をほぼ等分した位相差でスイツチング制御、即
ちチヨツパ制御することにより、位相が夫々異な
る複数の脈動電流を発生させ、これらを重ね合わ
せて負荷に供給するというものである。

そして、このようなチヨツパ技術を利用した負
荷電流制御装置によれば、各スイツチング素子の
スイツチング周期やそのスイツチングにおける
ON時間を変化させれば各脈動電流の大きさが変
化して、電源の型によらず常に所望の負荷電流が
得られるため、負荷電流を広範囲に渡つて制御す
る必要のあるシステムには有利である。

尚、以下、上述のようにチヨツパ技術を利用し
た負荷電流制御装置を、多相多重チヨツパともい
う。また、その各スイツチング回路を、単に相と
もいい、そのスイツチング動作により発生される
脈動電流を、単に相電流ともいう。

［発明が解決しようとする問題点］ しかしながら、従来の多相多重チヨツパは各相
電流の制御を実行する装置部分が大変複雑であり
多相多重チヨツパの大型化、高コスト化を招いて
いた。

多相多重チヨツパは負荷電流を前述のごとく各
相電流の合成として出力するが、このとき各相の
電流は相互に平衡状態であることが要求される。
即ち、ある相電流が他の相電流に比較して多くな
つているとすると、その相電流が負荷電流の合成
成分となつているときには他の相電流の合成で得
られるときの負荷電流よりも負荷電流自体が多く
なり、結局負荷電流は相電流の切換の周波数で大
きく脈動し、負荷の動作が不均一になつたり、耳
障りな音が発生してしまうことになるのである。

また、上記のような相電流の不平衡状態がある
と、多くの相電流が流れる相の回路素子を安定動
作領域内で動作させることが不可能となる可能性
もあり、多相多重チヨツパの信頼性の低下にもつ
ながるのである。

そこで従来の多相多重チヨツパは、相電流を制
御するために各相毎に相電流を検出する電流検出
器、その検出器出力を増幅する増幅器、更にはそ
の検出結果から各相電流の平均値が等しくなるよ
うに作動するバランス制御回路等を備える構成で
あつた。従つて、Ｎ相の多相多重チヨツパであれ
ば上記の機器や回路が全てＮ個づつ必要となつて
しまうために回路構成も複雑で、大型化、高コス
ト化が回避できなかつたのである。

本発明は上記問題点に鑑みなされたものであ
り、装置の信頼性や性能を低下させることなく、
回路構成が簡素化でき、装置の小型化及び低コス
ト化が達成できる優れた負荷電流制御装置を提供
することを目的としている。

［問題点を解決するための手段］ 即ち、上記目的を達成するためになされた本発
明は、第１図に例示する如く、 電源から負荷に流れる電流経路に、少なくとも
スイツチング素子とインダクタンス素子とを直列
接続してなる複数のスイツチング手段を並列に設
け、制御手段によつて前記各スイツチング素子を
夫々同じ周期且つ該周期をほぼ等分した位相差で
スイツチングすることにより、前記負荷に流れる
負荷電流を所望の値に制御する負荷電流制御装置
において、 前記制御手段が、 前記負荷電流を検出して該電流のピーク値を検
出するピーク値検出手段と、 前記各スイツチング素子のONからOFFへのス
イツチングタイミングから、前記ピーク値検出手
段により検出された負荷電流のピーク値が前記各
スイツチング素子の何れのスイツチング動作に対
応したものかを判定し、該ピーク値が所定値とな
るように該判定したスイツチング素子のON時間
を調整して、前記負荷電流の各ピーク値を一致さ
せるON時間調整手段と、 を備えたことを特徴とする負荷電流制御装置を要
旨としている。

［作用］ 以上のように構成された本発明の負荷電流制御
装置においては、電源から負荷に流れる電流経路
に、少なくともスイツチング素子とインダクタン
ス素子とを直列接続してなる複数のスイツチング
手段が並列に接続されており、制御手段が、各ス
イツチング手段のスイツチング素子を夫々同じ周
期、且つその周期をほぼ等分した位相差でスイツ
チングする。すると、各スイツチング手段には、
夫々に設けられたインダクタンス素子のインダク
タンス成分に起因して、スイツチング素子がON
されると緩やかに増加しOFFされると緩やかに
減少する脈動電流（相電流）が流れることとな
り、この各相電流が合成された所定の電流が負荷
に供給されることとなる。

従つて、制御手段により、各スイツチング素子
のスイツチング周期やそのスイツチングにおける
ON時間を変化させれば各相電流の大きさが変化
するため、負荷電流を所望の値に制御できるので
ある。

ここで、本発明の負荷電流制御装置において
は、制御手段が、ピーク値検出手段と、ON時間
調整手段とを備えている。

まず、ピーク値検出手段は、上述のように各相
電流が合成された負荷電流を検出して、そのピー
ク値を検出する。

即ち、負荷電流は各相電流の合成値であり、何
れかのスイツチング素子をONしたタイミングで
緩やかに増加し、何れかのスイツチング素子を
OFFしたタイミングで緩やかに減少するという
ように、ある程度の脈動を示すため、ピーク値検
出手段によつて、負荷電流における各脈動のピー
ク値を検出するのである。

そして、ON時間調整手段は、各スイツチング
素子のONからOFFへのスイツチングタイミング
から、ピーク値検出手段により検出された負荷電
流のピーク値が、各スイツチング素子の何れのス
イツチング動作に対応したものかを判定し、その
ピーク値が所定値となるように、その判定したス
イツチング素子のON時間を調整することによ
り、負荷電流の各ピーク値を一致させる。

つまり、負荷電流は、上述のように、何れかの
スイツチング素子をONからOFFへスイツチング
したとき、それまでの増加傾向から減少傾向に移
行するため、各スイツチング素子のONからOFF
へのスイツチングタイミングから、そのときの負
荷電流のピーク値が、何れのスイツチング素子の
スイツチング動作に対応したものかが判るのであ
る。そして、そのピーク値が所定値になるよう
に、それに対応するスイツチング素子のON時
間、即ちONからOFFへのタイミングを調整する
ことにより、各スイツチング素子のスイツチング
動作に起因する負荷電流のピーク値を全て均一に
するのである。

従つて、本発明の負荷電流制御装置によれば、
上述の従来装置のように各相電流を検出すること
なく、それらを平衡状態にすることができるた
め、装置構成を小型化することができるのであ
る。

ここで、ピーク値検出手段は、通常のピークホ
ールド回路等のように、負荷電流を常に監視して
ピーク値を検出するように構成することができる
が、各スイツチング素子のONからOFFへのスイ
ツチングタイミングに同期にして負荷電流を検出
するように構成してもよい。

つまり、負荷電流は、何れかのスイツチング手
段におけるスイツチング素子がON状態からOFF
状態となつたときに、それまでの増加傾向から減
少傾向に移行するため、各スイツチング素子の
ONからOFFへのスイツチングタイミングに同期
して負荷電流を検出するように構成すれば、その
検出値がそのまま負荷電流のピーク値となつて、
装置構成や制御内容を、より一層簡素化すること
ができるのである。

［実施例］ 以下、本発明をより具体的に説明するために実
施例を挙げて詳述する。

まず、第２図は、本発明の負荷電流制御装置を
利用して、直流電動機の速度制御を行うシステム
の電気回路図である。本実施例では三相のチヨツ
パ回路を示している。

図において、１は直流電動機２を駆動する電力
源となる直流電源を表わしている。直流電動機２
の電機子電流、即ち本実施例における負荷電流Ia
は、結合リアクトル３で各相電流I₁，I₂，I₃、に
分流している。この相電流I₁，I₂，I₃、を断続す
るものがスイツチングトランジスタTR₁，TR₂，
TR₃であり、後述するように作られるベース信号
を増幅する増幅器４の出力をベースに入力し、コ
レクターエミツタ間を導通・不導通状態として高
速動作のスイツチングを実行する。

各スイツチングトランジスタのベース信号は後
述する制御回路２０によつてまずそのデユーテイ
比DTnが決定される。決定されたデユーテイ比
DTn信号は次に分配器５に入力されると、ここ
でそれぞれ2π／３づつの位相差を持つデユーテ
イ比DTnの３つのパルス信号（ベース信号）に
分配されて前述の増幅器４へそれぞれ出力される
のである。

また直流電動機２の電機子端子を短絡するよう
に接続されている３つのダイオード６はフリーホ
イール用ダイオード、７は直流電動機２の温度や
回転数等の運転情報を検出するためのセンサであ
る。

上記システムの負荷電流Iaは電流検出器８によ
つて常時その瞬時値が検出され、増幅器９によつ
て検出結果を増幅した後にＡ／Ｄ変換器１０へ入
力されている。このＡ／Ｄ変換器１０は上記入力
した負荷電流IaのＡ／Ｄ変換を実行するタイミン
グとして前述した３つの2π／３づつの位相差を
有するベース信号も同時に入力しており、このベ
ース信号に同期したタイミングでＡ／Ｄ変換を施
すと制御回路２０へその結果を出力する。

制御回路２０は図示のようにマイクロコンピユ
ータを中心とする論理演算回路から構成されてい
る。CPU２０Ａは、ROM２０Ｂ内に予め格納さ
れているプログラム及びマツプ等に従つて適宜演
算を実行する。この演算の結果や各種入力情報等
の一時的な情報はRAM２０Ｃにより記憶されて
いる。また、入力ポート２０Ｄ、出力ポート２０
Ｅは制御回路２０と外部機とのインターフエイス
であり、入力ポート２０Ｄは前記したＡ／Ｄ変換
値、センサ７の出力及び本システムの操作者が任
意に入力可能な指令値（所望の直流電動機２の回
転速度等）等の情報を適宜CPU２０Ａへ伝送し、
出力ポート２０ＥはCPU２０Ａの演算結果（前
述したデユーテイ比）を分配器５へ伝送する役割
を果している。２０Ｆは情報の伝送通路となるバ
スラインである。

次に、以上の構成からなるシステムの動作につ
いて説明する。

第３図Ａ，ＢはROM２０Ｂ内に格納されてい
るプログラムのフローチヤートで、Ａ図がメイン
ルーチンを、Ｂ図が割込みルーチンを表わしてい
る。

本システムが起動されるとＡ図のメインルーチ
ンの処理がCPU２０Ａによつて開始され、まず
ステツプ100が実行される。ステツプ100は制御回
路２０の初期設定を実行するもので、RAM２０
Ｃをクリアしたり入力ポート２０Ｄ、出力ポート
２０Ｅを初期状態に設定して以後の処理に備え、
ステツプ110へ移る。ステツプ110からステツプ
160が分配器５へ出力するベース信号のデユーテ
イ比を演算し、出力するための一連の処理を実行
するものである。この処理が開始されるとまずセ
ンサ７及び指令値等の各種条件が入力ポート２０
Ｄを介して取り込まれ（ステツプ110）、その情報
を基にベース信号の基本デユーテイ比Tonが演算
される（ステツプ120）。基本デユーテイ比Tonの
演算とは、実際に検出された負荷電流Iaと指令値
から演算された目標となる負荷電流Iacとの差か
ら、デユーテイ比をどれほど変更したとき目標値
が得られるかを示したマツプ等を予めROM２０
Ｂ内に用意したり、あるいは実際に理論計算を施
したりすることで得られるものである。そして、
この様にして得られた値Tonは、RAM２０Ｃ内
の所定アドレスにストアされる。

続くステツプ130では、後述するＢ図の割込ル
ーチンで得られた負荷電流Iaのピーク値ip₁，ip₂，
ip₃をRAM２０Ｃ内の所定アドレスから取り出
し、その平均値である平均ピーク値Ipが算出され
る。

第４図に負荷電流Ia及びそのピーク値ip₁，ip₂，
ip₃とスイツチングトランジスタTR₁，TR₂，
TR₃のベース信号との関係を示している。図より
明らかなように、スイツチングトランジスタTR₁
がON状態からOFF状態へ変化した瞬間に、該ス
イツチングトランジスタTR₁を流れていた相電流
I₁が遮断される。このため、相電流I₁が合成され
ていた負荷電流Iaはその瞬間より減少を始め、こ
のときにピーク値ip₁を示すのである。同様にス
イツチングトランジスタTR₂，TR₃がOFF状態
となるとき、負荷電流Iaはピーク値ip₂，ip₃を示
して変化する。

ステツプ130でこれらのピーク値ip₁，ip₂，ip₃
の平均ピーク値Ipの算出が終了すると、次いでス
テツプ140にて各ピーク値ip₁，ip₂，ip₃と平均ピ
ーク値Ipとの差、ピーク値偏差Δip₁，Δip₂，Δip₃
が演算される。ピーク値偏差Δipn（ｎ＝１，２，
３）の有する物理的意味は、第４図から分るよう
に各相電流In（ｎ＝１，２，３）間に不平衡が生
じたときの不平衡の大きさを表わしている。例え
ば、Δip₁＝Ip−ip₁が大きな正の値であれば、ピ
ーク値ip₁が他のピーク値ip₂，ip₃より極めて小さ
いことを意味するが、これは即ち相電流I₁が他の
相電流I₂，I₃に比較して小さな値であり、負荷電
流Iaを均等に分担せず相電流I₂，I₃がその大部分
を担つている不平衡状態であると判断できるので
ある。

こうして、各相電流の不平衡状態が求められる
と、その不平衡状態を解消するために各スイツチ
ングトランジスタTRn（ｎ＝１，２，３）のベー
ス信号デユーテイ比DTn（ｎ＝１，２，３）が演
算される、ON時間調整手段としての処理が実行
される（ステツプ150）例えば、前述した例の様
にΔip₁が大きな正の値であれば、相電流I₁が何ら
かの原因、例えば素子のバラツキ等で他の相電流
I₂，I₃より小さな値となつているため、これを増
加させなければならない。そこでステツプ120で
演算された基本デユーテイ比Tonよりも大きなデ
ユーテイ比でスイツチングトランジスタTR₁の
ON状態を長く維持して平衡状態へ近づけるので
ある。Δipn値とデユーテイ比の増減値との関係
は実際に演算操作を行うかあるいはマツプを
ROM２０Ｂに予め用意しておきこれを検索する
ことで簡単に実行できる。

この様にして各スイツチングトランジスタ
TRnのデユーテイ比が求まると、その値は分配
器５へ出力ポート２０Ｅを介して出力され、前述
の如く2π／３の位相差を持つて実際にスイツチ
ングトランジスタTRnのベースへ与えられるの
である。

次にＢ図の割り込みルーチンを説明する。これ
は、Ａ／Ｄ変換器１０からの出力が入力ポート２
０Ｄに伝送されたときにCPU２０Ａにて処理さ
れる、ピーク値検出手段としてのルーチンであ
る。前述したようにＡ／Ｄ変換器はベース信号も
入力しており、それに同期して負荷電流IaのＡ／
Ｄ変換を実行するのであるが、ベース信号に同期
とは、第４図に示した各ベース信号の立下がり点
に同期することである。第４図から明らかであ
り、既に述べたように、ベース信号の立下がり点
で相電流Inは遮断され負荷電流Iaがピーク値を示
す。そして、本システムの制御（メインルーチ
ン）の条件としてはこのピーク値ipnのみを必要
とするのであるから、ベース信号に同期してＡ／
Ｄ変換を実行するだけで充分である。従つて、こ
のベース信号に同期した負荷電流IaのＡ／Ｄ変換
値（ipnのＡ／Ｄ変換値）がＡ／Ｄ変換器１０よ
り伝送されたとき、その情報の取り込みのために
本割り込みルーチンが開始されるのである。な
お、この際Ａ／Ｄ変換器１０からはＡ／Ｄ変換値
と共に同期したベース信号の相ｎの情報も入力ポ
ート２０Ｄへ出力する。

まず、入力ポート２０ＤからＡ／Ｄ変換器１０
出力があつたとCPU２０Ａに信号が送られると、
CPU２０Ａはそれまで実行していた制御を中断
して割り込みルーチンの処理に入る。そして始め
にステツプ200を実行してＡ／Ｄ変換値（ipnの
値）を取り込み、次いでその値はどの相のピーク
値、即ちどのベース信号の立下がり点に同期して
得られたものかの情報を取り込んでその相に対応
して定められているRAM２０Ｃ内のアドレスへ
Ａ／Ｄ変換値を格納（ステツプ210）して再び割
り込みがされる以前の処理へ帰つて制御を継続す
るのである。

以上のごとく動作する本システムにおいては、
わずか１組の電流検出のための装置、電流検出器
８、増幅器９及びＡ／Ｄ変換器１０を有するのみ
で極めて経済的な小型・軽量化がなされている。
しかし、それにも拘らず３相それぞれの相電流In
は、常に均等に負荷電流Iaを分担する平衡状態に
フイードバツク制御され、安定した電流を負荷で
ある直流電動機２に供給することができるのであ
る。

また、負荷電流Iaの検出に際しては、そのピー
ク値がスイツチングトランジスタTRnのベース
信号と密接な関係にあることを利用し、ベース信
号の立下がり点に同期してＡ／Ｄ変換を実行して
いるもので、Ａ／Ｄ変換タイミングの制御や情報
処理等が極めて簡素化されるのである。

［発明の効果］ 以上説明したように、本発明の負荷電流制御装
置においては、電源から負荷に流れる電流経路
に、少なくともスイツチング素子とインダクタン
ス素子とを直列接続してなる複数のスイツチング
手段を並列に接続し、制御手段により、各スイツ
チング素子を夫々同じ周期、且つその周期をほぼ
等分した位相差でスイツチングすることによつ
て、位相が夫々異なる複数の相電流を発生させ、
これらを重ね合わせた合成電流を負荷に供給す
る。

そして、ピーク値検出手段により、負荷電流に
含まれる脈動のピーク値を検出し、ON時間調整
手段により、各スイツチング素子のONからOFF
へのスイツチングタイミングから、ピーク値検出
手段により検出された負荷電流のピーク値が、各
スイツチング素子の何れのスイツチング動作に対
応したものかを判定し、そのピーク値が所定値と
なるように、その判定したスイツチング素子の
ON時間を調整して、負荷電流の各ピーク値を一
致させている。

このように、本発明の負荷電流制御手段によれ
ば、従来装置のように各相電流を検出することな
く、負荷電流だけを検出して、各相電流を平衡状
態にすることができるようになる。従つて、装置
構成を複雑にすることなく、負荷電流を安定して
制御することができ、また装置の信頼性を向上さ
せることができるのである。

また更に、ピーク値検出手段を、各スイツチン
グ素子のONからOFFへのスイツチングタイミン
グに同期して負荷電流を検出するように構成すれ
ば、検出した電流値がそのまま負荷電流のピーク
値となるため、負荷電流を常に監視することなく
そのピーク値を検出することができるようにな
り、装置全体をより一層簡素化することができる
ようになる。

【図面の簡単な説明】

第１図は本発明の基本的構成図、第２図は実施
例の電気回路図、第３図Ａはそのメインルーチン
のフローチヤート、第３図Ｂはその割り込みルー
チンのフローチヤート、第４図はその制御の説明
図を示す。 １……直流電源、２……直流電動機、３……結
合リアクトル、TR１，TR２，TR３……スイツ
チングトランジスタ、８……電流検出器、１０…
…Ａ／Ｄ変換器、２０……制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 電源から負荷に流れる電流経路に、少なくと
   もスイツチング素子とインダクタンス素子とを直
   列接続してなる複数のスイツチング手段を並列に
   設け、制御手段によつて前記各スイツチング素子
   を夫々同じ周期且つ該周期をほぼ等分した位相差
   でスイツチングすることにより、前記負荷に流れ
   る負荷電流を所望の値に制御する負荷電流制御装
   置において、 前記制御手段が、 前記負荷電流を検出して該電流のピーク値を検
   出するピーク値検出手段と、 前記各スイツチング素子のONからOFFへのス
   イツチングタイミングから、前記ピーク値検出手
   段により検出された負荷電流のピーク値が前記各
   スイツチング素子の何れのスイツチング動作に対
   応したものかを判定し、該ピーク値が所定値とな
   るように該判定したスイツチング素子のON時間
   を調整して、前記負荷電流の各ピーク値を一致さ
   せるON時間調整手段と、 を備えたことを特徴とする負荷電流制御装置。 ２ 前記ピーク値検出手段を、前記各スイツチン
   グ素子のONからOFFへのスイツチングタイミン
   グに同期して前記負荷電流を検出するように構成
   してなること、 を特徴とする特許請求の範囲第１項記載の負荷電
   流制御装置。