JP4876909B2

JP4876909B2 - Ｄｃ−ｄｃコンバータおよびその制御方法

Info

Publication number: JP4876909B2
Application number: JP2006350694A
Authority: JP
Inventors: 秀和杉浦
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2006-12-26
Filing date: 2006-12-26
Publication date: 2012-02-15
Anticipated expiration: 2026-12-26
Also published as: JP2008167506A

Description

本発明は、ＤＣ−ＤＣコンバータおよびその制御方法に関する。

従来、入力された直流電圧を昇圧または降圧して出力するＤＣ−ＤＣコンバータは公知となっている。
また、ＤＣ−ＤＣコンバータの制御としては、ＤＣ−ＤＣコンバータを構成するコイルに流れる電流（コイル電流）の挙動に基づく区分である電流連続モードおよび電流不連続モードと呼ばれる制御が知られている。

電流不連続モードはＤＣ−ＤＣコンバータのスイッチング素子がオフのときにＤＣ−ＤＣコンバータのコイル電流が一度ゼロとなる（コイル電流が不連続となる）ものである。
これに対して、電流連続モードはＤＣ−ＤＣコンバータのスイッチング素子のオン・オフに関わらず常にＤＣ−ＤＣコンバータのコイル電流がゼロにならない（コイル電流が連続的となる）ものである。
電流不連続モードのＤＣ−ＤＣコンバータは、当該コンバータを構成するスイッチング素子をオンにする際にコイル電流がゼロになっていることから、いわゆるソフトスイッチングを容易に達成することが可能であり、ひいてはスイッチングによる電力損失を低減することが可能である。
特に、近年はＤＣ−ＤＣコンバータを構成するスイッチング素子のスイッチング周波数が大きく（高く）なり、単位時間当たりのスイッチング動作の回数が多くなる傾向にあることから、ソフトスイッチングによる電力損失の低減の効果は大きい。

また、それぞれ入力された直流電圧を昇圧または降圧して出力する入力変換回路を複数具備し、これらの入力変換回路を並列的に接続し、スイッチング動作を行う入力変換回路の数（並列数）を適宜変更することにより、大電流の取り扱いおよび電流値の大きな変動への対応を可能としたＤＣ−ＤＣコンバータも公知となっている。例えば、特許文献１および特許文献２に記載の如くである。
このような複数の入力変換回路を並列的に接続する形式のＤＣ−ＤＣコンバータの場合、通常は各入力変換回路のスイッチング素子がオンとなるタイミング（位相）をそれぞれずらすことにより、出力電圧の周期的な変動を抑制している。

入力変換回路のスイッチング素子のデューティ比（スイッチング周期に占めるスイッチング素子のオン時間の割合）を制御するいわゆるＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）制御を行い、かつ電流不連続モードで制御を行うＤＣ−ＤＣコンバータは、通常は検出された出力電圧に基づいてスイッチング素子のデューティ比を制御（調整）する。
このようなＤＣ−ＤＣコンバータの出力電圧を連続的に検出（アナログ検出）せずに周期的に検出（サンプリング）する場合、従来は入力変換回路のスイッチング素子がオフからオンになるタイミングを基準として（例えば、スイッチング素子がオンとなるタイミングに同期して）出力電圧を検出していた。

しかし、ＤＣ−ＤＣコンバータの出力電圧を入力変換回路のスイッチング素子がオフからオンになるタイミングを基準として周期的に検出し、これに基づいて電流不連続モードで制御を行う場合、以下の問題を有する。

図９に示す従来のＤＣ−ＤＣコンバータの入力変換回路（昇圧回路）５１１のスイッチング素子５１２がオフからオンになるタイミングに入力変換回路５１１の出力電圧Ｖｏｕｔを周期的に検出し、当該検出値を目標電圧値としてデューティ比を制御すると、図１０に示す低負荷時（デューティ比：小）においては、入力変換回路５１１の出力電圧Ｖｏｕｔの平均値は、目標電圧値よりも高い値となる。これに対して、図１１に示す中負荷時（デューティ比：中）および図１２に示す高負荷時（デューティ比：大）においては、入力変換回路５１１の出力電圧Ｖｏｕｔの平均値は、目標電圧値よりも低い値となり、かつ出力電圧の検出値と目標電圧値との差分の大きさも異なる。

このように、電流不連続モードでは（１）負荷に応じてデューティ比が変化すること、（２）入力変換回路のスイッチング素子のオフ時間（スイッチング素子がオフになってから再びオンになるまで）に出力側のキャパシタ（図９の場合、キャパシタ５０３）の充電期間および放電期間が含まれ、充電期間および放電期間の比率がスイッチング素子のオン時間（換言すれば、デューティ比）に応じて変化すること、といった要因から、スイッチング周期内における出力電圧の上側ピーク（出力電圧が上昇から下降に転ずる点）および下側ピーク（出力電圧が下降から上昇に転ずる点）が現れるタイミングがデューティ比に応じて変化する。
従って、スイッチング素子５１２がオフからオンになるタイミング（スイッチング周期内における固定点）で出力電圧を検出しても、出力電圧を検出するタイミングと出力電圧の上側ピークまたは下側ピークが現れるタイミングとが負荷の変動ひいてはデューティ比の変動によりずれてしまい、デューティ比の値によっては出力電圧の平均値が目標電圧値より高い場合や低い場合が起こるなど不規則であるため、出力電圧が安定せず出力電圧の制御が容易でないという問題がある。

また、図１３乃至図１５に示す如く、入力変換回路５１１を複数用意し、これらを並列的に接続し、これらがスイッチング動作するタイミング（位相）をずらす場合にも、図１６に示す如く、負荷（デューティ比）に応じて出力電圧の平均値と出力電圧の検出値（目標電圧値）との差分（オフセット）が正側または負側に不規則に変動し、出力電圧が安定しないという問題がある。
さらに、複数の入力変換回路を並列的に接続する形式のＤＣ−ＤＣコンバータでは、負荷の増大に伴いスイッチング動作を行う入力変換回路の数（並列数）を適宜大きくする制御においても、上記の如くデューティ比に応じて出力電圧の検出値と出力電圧の平均値との関係が不規則に変化すると、並列数の変更の前後で出力電圧が変動しやすく、出力電圧が安定しないという問題がある。

なお、電流連続モードでは負荷が変動してもデューティ比は変化せず、入力変換回路のスイッチング素子のオン時間・オフ時間がそれぞれ出力側コンデンサの充電時間および放電時間に対応することから、スイッチング周期内における出力電圧の上側ピーク（出力電圧が上昇から下降に転ずる点）および下側ピーク（出力電圧が下降から上昇に転ずる点）が現れるタイミングはスイッチング素子がオンになるタイミングおよびオフになるタイミングに常に対応し、これらのタイミングが負荷の変動によりずれるという問題はない。
特開２００４−１５９９２号公報特開２００１−９５２３２号公報

本発明は以上の如き状況に鑑み、デューティ比が変化しても出力電圧の制御が容易なＤＣ−ＤＣコンバータおよびその制御方法を提供するものである。

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。

即ち、請求項１においては、
スイッチング素子およびコイルを有し、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列的に接続した入力変換部と、
前記入力変換部の出力電圧を検出する出力電圧検出部と、
前記出力電圧検出部により検出された出力電圧に基づいて、電流不連続モードで前記複数の入力変換回路のスイッチング素子のデューティ比を制御するデューティ比制御部と、
を具備し、
前記出力電圧検出部は、前記複数の入力変換回路のスイッチング素子のいずれかがオンからオフになるタイミングに同期して前記入力変換部の出力電圧を検出するものである。

請求項２においては、
スイッチング素子およびコイルを有し、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列的に接続した入力変換部を具備するＤＣ−ＤＣコンバータの制御方法であって、
前記複数の入力変換回路のスイッチング素子のいずれかがオンからオフになるタイミングに同期して前記入力変換部の出力電圧を検出し、
前記検出された出力電圧に基づいて、電流不連続モードで前記複数の入力変換回路のスイッチング素子のデューティ比を制御するものである。

本発明の効果は、デューティ比および並列数が変化しても出力電圧の制御が容易であることである。

以下では、図１を用いて本発明に係るＤＣ−ＤＣコンバータの実施の一形態であるＤＣ−ＤＣコンバータ１００の構成について説明する。なお、ＤＣ−ＤＣコンバータ１００の制御方法は、本発明に係るＤＣ−ＤＣコンバータの制御方法の実施の一形態に相当する。

ＤＣ−ＤＣコンバータ１００は入力された直流電圧を昇圧して出力するものであり、主として入力側フィルタ１０２、入力変換部１１０、出力側フィルタ１０３、出力電圧検出部１２０、デューティ制御部１３０、ドライバ１４０・１４０・・・等を具備する。

なお、本実施例のＤＣ−ＤＣコンバータ１００は入力された直流電圧を昇圧して出力する構成としたが、本発明はこれに限定されず、入力された直流電圧を降圧して出力する構成等としても良く、入力された直流電圧（の正負）を反転して出力する構成等としても良い。

入力変換部１１０は本発明に係る入力変換部の実施の一形態であり、入力変換回路１１１・１１１・・・を並列的に接続したものである。
入力変換回路１１１・１１１・・・はそれぞれ入力された直流電圧を昇圧して出力する回路、すなわち昇圧回路である。
電源２００からＤＣ−ＤＣコンバータ１００に入力された直流電圧は入力側フィルタ１０２を経て入力変換回路１１１・１１１・・・に入力される。ＤＣ−ＤＣコンバータ１００に入力された直流電圧は入力変換回路１１１・１１１・・・により昇圧された後、出力側フィルタ１０３を経てＤＣ−ＤＣコンバータ１００から出力される。本実施例の場合、ＤＣ−ＤＣコンバータ１００から出力された直流電圧は負荷たるモータ３００に入力され、モータ３００の駆動に用いられる。
入力側フィルタ１０２および出力側フィルタ１０３はそれぞれＤＣ−ＤＣコンバータ１００に入力される直流電圧およびＤＣ−ＤＣコンバータ１００から出力される直流電圧の所定の周波数成分を除去（減衰）するものである。

入力変換回路１１１は主としてスイッチング素子１１２、コイル１１３、ダイオード１１５を具備する。

スイッチング素子１１２は一例としてＮチャネルのＭＯＳＦＥＴからなり、ゲートに信号が入力されることにより、ソースとドレインの間の導通および遮断、すなわちスイッチング動作を行う。
コイル１１３の一端は入力変換回路１１１の入力端子を成し、入力側フィルタ１０２の出力端子に接続される。コイル１１３の他端はスイッチング素子１１２のドレインに接続される。スイッチング素子１１２のソースはグラウンドに接続され、スイッチング素子１１２のゲートは対応するドライバ１４０に接続される。ダイオード１１５のアノードはコイル１１３の他端とスイッチング素子１１２のドレインとの接続部に接続される。ダイオード１１５のカソードは入力変換回路１１１の出力端子を成し、出力側フィルタ１０３の入力端子に接続される。出力側フィルタ１０３は、一例として入力変換部１１０の出力端子に一端を接続し、他端をグラウンドに接続するキャパシタで構成される。

スイッチング素子１１２が所定のデューティ比（オンデューティ）でスイッチング動作を行うことにより、入力変換回路１１１はＤＣ−ＤＣコンバータ１００に入力された直流電圧を昇圧して出力する。

出力電圧検出部１２０はＤＣ−ＤＣコンバータ１００から出力される直流電圧（入力変換部１１０の出力電圧）を検出し、これに係る情報を出力するものである。
また、出力電圧検出部１２０はＤＣ−ＤＣコンバータの出力電圧を連続的に検出（アナログ検出）せず、デューティ制御部１３０から出力される信号（検出タイミング信号）を取得し、当該信号を取得したときに入力変換部１１０の出力電圧を検出する。

デューティ比制御部１３０は出力電圧検出部１２０により検出された入力変換部１１０の出力電圧に基づいて、電流不連続モードで入力変換回路１１１・１１１・・・のスイッチング素子１１２・１１２・・・のデューティ比を制御するものである。

デューティ比制御部１３０は出力電圧検出部１２０に接続され、出力電圧検出部１２０により検出された入力変換部１１０の出力電圧に係る情報を取得することが可能であるとともに、入力変換部１１０の出力電圧を検出するタイミングに係る信号（検出タイミング信号）を出力電圧検出部１２０に送信することが可能である。

デューティ比制御部１３０は、入力変換回路１１１・１１１・・・のうち、予め定められた一つの入力変換回路１１１のスイッチング素子１１２（図１中のＳＷ１）がオフになったときに検出タイミング信号を出力電圧検出部１２０に送信する。
従って、出力電圧検出部１２０は、予め定められた一つの入力変換回路１１１のスイッチング素子１１２（図１中のＳＷ１）がオンからオフになるタイミングに同期して入力変換部１１０の出力電圧を検出することとなる。

デューティ比制御部１３０は、入力変換部１１０の出力電圧に係る情報に基づいて目標電圧値と出力電圧の検出値とを比較し、出力電圧の検出値が目標電圧値に近付く（出力電圧の検出値が目標電圧値と同じ値になる）ように入力変換回路１１１・１１１・・・のデューティ比を調整（制御）する。より具体的には、出力電圧の検出値が目標電圧値を下回っている場合には入力変換回路１１１・１１１・・・のデューティ比を大きくし、出力電圧の検出値が目標電圧値を上回っている場合には入力変換回路１１１・１１１・・・のデューティ比を小さくし、当該デューティ比に対応する動作信号をドライバ１４０・１４０・・・に送信する。
また、デューティ比制御部１３０は、ドライバ１４０・１４０・・・に送信する動作信号の位相（タイミング）をずらすことにより、入力変換回路１１１・１１１・・・のスイッチング動作の位相（タイミング）をずらし、入力変換部１１０の出力電圧の変動を小さくしている。
なお、本実施例における入力変換回路１１１・１１１・・・のスイッチング動作の位相（タイミング）のずれの大きさは入力変換回路１１１・１１１・・・のスイッチング周期をスイッチング動作を行う入力変換回路１１１の数（並列数）で割ったものであるが、本発明はこれに限定されず、スイッチング動作の位相のずれを（全て同位相とすることも含めて）任意に設定することが可能である。

ドライバ１４０・１４０・・・は、デューティ比制御部１３０により調整されたデューティ比に対応するゲート信号をそれぞれ入力変換回路１１１・１１１・・・のゲートに送信するものである。

以下では、図２乃至図４を用いて一つの入力変換回路１１１がスイッチング動作を行う場合の挙動について説明する。

図２に示す如く、電流不連続モードかつ所定のデューティ比で入力変換回路１１１のスイッチング素子１１２をスイッチング動作させると、スイッチング素子１１２がオンになった時点でコイル１１３を流れる電流Ｉ_Ｌがゼロから上昇し、スイッチング素子１１２がオフになった時点からコイル１１３を流れる電流Ｉ_Ｌが下降し、オフ時間（スイッチング素子１１２がオフになってから再びオンになるまでの時間）の途中でコイル１１３を流れる電流Ｉ_Ｌがゼロになる。
コイル１１３を流れる電流Ｉ_Ｌは、スイッチング素子１１２がオンになっている間はスイッチング素子１１２を経てグラウンドに流れ、スイッチング素子１１２がオフになっている間はダイオード１１５を経て出力側フィルタ（キャパシタ）１０３に流れる。従って、スイッチング素子１１２を流れる電流Ｉ_ＳＷはスイッチング素子１１２がオンになっている間におけるコイル１１３を流れる電流Ｉ_Ｌに対応し、ダイオード１１５を流れる電流Ｉ_Ｄはスイッチング素子１１２がオフになっている間におけるコイル１１３を流れる電流Ｉ_Ｌに対応する。

スイッチング素子１１２、コイル１１３、およびダイオード１１５の接続点の電圧Ｖｘは、スイッチング素子１１２がオンになっている間はスイッチング素子１１２のオン抵抗に基づく値となり、スイッチング素子１１２がオフになると出力側フィルタ（キャパシタ）１０３の両端電圧に対応する値となる。電圧Ｖｘはスイッチング素子１１２がオフになってからしばらくすると電源２００の電圧に対応する値となる。

上記コイル１１３を流れる電流Ｉ_Ｌ、スイッチング素子１１２を流れる電流Ｉ_ＳＷ、ダイオード１１５を流れる電流Ｉ_Ｄ、電圧Ｖｘの挙動により、スイッチング素子１１２がオンからオフになるタイミングと出力側のキャパシタ（本実施例では出力側フィルタ１０３）の充填開始のタイミングとが同期することとなり、入力変換回路１１１の出力電圧Ｖｏｕｔはスイッチング素子１１２がオンからオフになるタイミングで下側のピーク（下降から上昇に転ずる点）となる略鋸刃状の波形を有する。
従って、当該入力変換回路１１１のスイッチング素子１１２がオンからオフになるタイミングに同期して出力電圧を検出する場合、当該入力変換回路１１１の出力電圧Ｖｏｕｔの下側のピーク値を検出することとなる。図３および図４に示す如く、入力変換回路１１１のデューティ比が増大しても略同様である。

入力変換回路１１１のスイッチング素子１１２がオンからオフになるタイミングに同期して入力変換回路１１１の出力電圧を検出し、当該検出された出力電圧の値が目標電圧の値に近付く（出力電圧の検出値が目標電圧値と同じ値になる）ように入力変換回路１１１のデューティ比を制御することは、以下の利点を有する。
すなわち、出力電圧検出部１２０により検出された出力電圧の値は常に出力電圧の平均値よりは小さい値となるので、当該検出された出力電圧の値が目標電圧の値と同じ値になっているにも関わらず実際に負荷（モータ３００）に供給される出力電圧の平均値が目標電圧値よりも低くなる（電圧不足）という事態を防止することが可能であり、出力電圧の制御が容易となる。

以下では、図５乃至図８を用いて入力変換部１１０を構成する四つの入力変換回路１１１・入力変換回路１１１・・がそれぞれ位相をずらしてスイッチング動作を行う場合の挙動について説明する。
四つの入力変換回路１１１・入力変換回路１１１・・がそれぞれ位相をずらしてスイッチング動作を行う場合、入力変換部１１０の出力電圧Ｖｏｕｔは四つの入力変換回路１１１・入力変換回路１１１・・・の出力電圧の和で表される。
図５乃至図７に示す如く、入力変換部１１０の出力電圧Ｖｏｕｔは、負荷の大きさ（デューティ比の大きさ）にかかわらず、入力変換回路１１１・入力変換回路１１１・・・のいずれかのスイッチング素子１１２がオンからオフになるタイミングで下側のピーク（下降から上昇に転ずる点）となる略鋸刃状の波形を有する。
従って、個々の入力変換回路１１１・入力変換回路１１１・・・の間の出力電圧のバラツキを無視できる場合、四つの入力変換回路１１１・入力変換回路１１１・・・のうちの一つのスイッチング素子１１２がオンからオフになるタイミングに同期して出力電圧を検出すれば、入力変換部１１０の出力電圧Ｖｏｕｔの下側のピーク値を検出することとなる。

このように、四つの入力変換回路１１１・入力変換回路１１１・・・がそれぞれ位相をずらしてスイッチング動作を行う場合も一つの入力変換回路１１１がスイッチング動作を行う場合と同様に、出力電圧検出部１２０により検出された出力電圧の値は常に入力変換部１１０の出力電圧の平均値よりは小さい値となるので、当該検出された入力変換部１１０の出力電圧の値が目標電圧の値と同じ値になっているにも関わらず実際に負荷（モータ３００）に供給される出力電圧の平均値が目標電圧値よりも低くなる（電圧不足）という事態を防止することが可能であり、出力電圧の制御が容易となる。

図８に示す如く、時間の経過とともに負荷（モータ３００に供給する電流Ｉｏｕｔ）を徐々に大きくする場合、入力変換回路１１１のデューティ比を徐々に大きくする制御を行うが、スイッチング素子１１２がオンからオフになるタイミングに同期して出力電圧を検出し、入力変換部１１０の出力電圧Ｖｏｕｔの下側のピーク値を検出することにより出力電圧の平均値は常に目標電圧値よりも大きい値に保持され、出力電圧が安定する。

なお、本発明において入力変換部が入力変換回路を有する数は四つに限定されず、任意の数を選択することが可能である。

以上の如く、ＤＣ−ＤＣコンバータ１００は、
スイッチング素子１１２およびコイル１１３を有し、スイッチング素子１１２がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する入力変換回路１１１・入力変換回路１１１・・・を並列的に接続した入力変換部１１０と、
入力変換部１１０の出力電圧を検出する出力電圧検出部１２０と、
出力電圧検出部１２０により検出された出力電圧に基づいて、電流不連続モードで入力変換回路１１１・入力変換回路１１１・・・のスイッチング素子１１２・１１２・・・のデューティ比を制御するデューティ比制御部１３０と、
を具備し、
出力電圧検出部１２０は、入力変換回路１１１・入力変換回路１１１・・・のスイッチング素子１１２のいずれかがオンからオフになるタイミングに同期して入力変換部１１０の出力電圧を検出するものである。
このように構成することにより、出力電圧の検出タイミングと出力側のキャパシタ（本実施例では出力側フィルタ１０３）の充填開始のタイミングとが同期し、デューティ比および並列数が変化しても容易に出力電圧を制御することが可能である。

また、本発明に係るＤＣ−ＤＣコンバータの制御方法は、
スイッチング素子１１２およびコイル１１３を有し、スイッチング素子１１２がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する入力変換回路１１１・入力変換回路１１１・・・を並列的に接続した入力変換部１１０を具備するＤＣ−ＤＣコンバータ１００の制御方法であって、
入力変換回路１１１・入力変換回路１１１・・・のスイッチング素子１１２・１１２・・・のいずれかがオンからオフになるタイミングに同期して入力変換部１１０の出力電圧を検出し、
前記検出された出力電圧に基づいて、電流不連続モードで入力変換回路１１１・入力変換回路１１１・・・のスイッチング素子１１２・１１２・・・のデューティ比を制御するものである。
このように構成することにより、出力電圧の検出タイミングと出力側のキャパシタ（本実施例では出力側フィルタ１０３）の充填開始のタイミングとが同期し、デューティ比および並列数が変化しても容易に出力電圧を制御することが可能である。

本発明に係るＤＣ−ＤＣコンバータの実施の一形態を示す図。本発明に係るＤＣ−ＤＣコンバータの実施の一形態の入力変換回路の低負荷時における挙動を示すタイムチャート図。本発明に係るＤＣ−ＤＣコンバータの実施の一形態の入力変換回路の中負荷時における挙動を示すタイムチャート図。本発明に係るＤＣ−ＤＣコンバータの実施の一形態の入力変換回路の高負荷時における挙動を示すタイムチャート図。本発明に係るＤＣ−ＤＣコンバータの実施の一形態の低負荷時における出力電圧を示すタイムチャート図。本発明に係るＤＣ−ＤＣコンバータの実施の一形態の中負荷時における出力電圧を示すタイムチャート図。本発明に係るＤＣ−ＤＣコンバータの実施の一形態の高負荷時における出力電圧を示すタイムチャート図。本発明に係るＤＣ−ＤＣコンバータの実施の一形態における出力電流増加時の出力電圧挙動を示す図。従来の入力変換回路（昇圧回路）を示す図。従来のＤＣ−ＤＣコンバータの入力変換回路の低負荷時における挙動を示すタイムチャート図。従来のＤＣ−ＤＣコンバータの入力変換回路の中負荷時における挙動を示すタイムチャート図。従来のＤＣ−ＤＣコンバータの入力変換回路の高負荷時における挙動を示すタイムチャート図。従来のＤＣ−ＤＣコンバータの低負荷時における出力電圧を示すタイムチャート図。従来のＤＣ−ＤＣコンバータの中負荷時における出力電圧を示すタイムチャート図。従来のＤＣ−ＤＣコンバータの高負荷時における出力電圧を示すタイムチャート図。従来のＤＣ−ＤＣコンバータにおける出力電流増加時の出力電圧挙動を示す図。

符号の説明

１００ＤＣ−ＤＣコンバータ
１１０入力変換部
１１１入力変換回路
１１２スイッチング素子
１１３コイル
１２０出力電圧検出部
１３０デューティ比制御部

Claims

スイッチング素子およびコイルを有し、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列的に接続した入力変換部と、
前記入力変換部の出力電圧を検出する出力電圧検出部と、
前記出力電圧検出部により検出された出力電圧に基づいて、電流不連続モードで前記複数の入力変換回路のスイッチング素子のデューティ比を制御するデューティ比制御部と、
を具備し、
前記出力電圧検出部は、前記複数の入力変換回路のスイッチング素子のいずれかがオンからオフになるタイミングに同期して前記入力変換部の出力電圧を検出するＤＣ−ＤＣコンバータ。
スイッチング素子およびコイルを有し、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列的に接続した入力変換部を具備するＤＣ−ＤＣコンバータの制御方法であって、
前記複数の入力変換回路のスイッチング素子のいずれかがオンからオフになるタイミングに同期して前記入力変換部の出力電圧を検出し、
前記検出された出力電圧に基づいて、電流不連続モードで前記複数の入力変換回路のスイッチング素子のデューティ比を制御するＤＣ−ＤＣコンバータの制御方法。