JPH0581197B2 - - Google Patents

Info

Publication number
JPH0581197B2
JPH0581197B2 JP62092930A JP9293087A JPH0581197B2 JP H0581197 B2 JPH0581197 B2 JP H0581197B2 JP 62092930 A JP62092930 A JP 62092930A JP 9293087 A JP9293087 A JP 9293087A JP H0581197 B2 JPH0581197 B2 JP H0581197B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
manufacturing
protective layer
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62092930A
Other languages
English (en)
Other versions
JPS62266826A (ja
Inventor
Uiriamu Neruson Andoryuu
Koru Saimon
Jei Haaro Maikeru
Wai Kei Uongu Sutanrei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of JPS62266826A publication Critical patent/JPS62266826A/ja
Publication of JPH0581197B2 publication Critical patent/JPH0581197B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/015Capping layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/119Phosphides of gallium or indium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/902Capping layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインジウム・リンを基本構成要素とす
る半導体素子を形成する方法に関する。特に、有
機金属気相エピタキシ気相成長法により、インジ
ウム・リン基板上に半導体レーザ用その他の光学
電子素子を形成する方法に関する。
〔概要〕
本発明は、インジウム・リンを基本構成要素と
する半導体素子を製造する方法において、 複数の成長層の最後の成長層である表面層5の
表面に、この表面層の成長の直後に、ヒ素および
亜鉛が存在しない状態で保護層を形成し、この保
護層を金属電極7を取付ける直前に取除くことに
より、 上記表面層のキヤリア密度を高めて電極として
の特性を改善するものである。
〔従来の技術〕
近年、インジウム・リンの基板に半導体素子を
形成する技術が確立されてきた。このような半導
体素子は、特にレーザ素子等の光学電子素子とし
て有用である。このような素子の多くは、すべて
の層において、インジウム・リンを重要な構成要
素として含む。さらに、インジウム・ガリウム・
ヒ素や、亜鉛、ヒ素、カドミウム等のドーパント
を含む。
インジウム・リンを基本構成要素とするレーザ
素子を製造するには、一般に、活性層に接して閉
じ込め層を設け、この閉じ込め層上に電極層を成
長させる。活性層の反対側には第二の閉じ込め層
を設け、さらに第二の電極層を設ける。動作時に
は活性層でレーザ発振が生じる。二つの閉じ込め
層および活性層が導波構造を形成して活性層内で
光放射を導く。
一方の閉じ込め層はp型インジウム・リンで構
成され、1017ないし1018原子/cm3のレベルに亜鉛
またはカドミウムがドープされたものが用いられ
る。この閉じ込め層に隣接する電極層としては、
通常、亜鉛が1019原子/cm3のレベルにヘビードー
プされたp型ガリウム・インジウム・ヒ素が用い
られる。最終的には、この電極層が表面層とな
り、金、タングステンまたはチタン等の金属で被
膜される。
〔発明が解決しようとする問題点〕
しかし、従来の製造方法では、製造された素子
の特性が十分でないことがあつた。これは、電極
となる半導体層に関係する現象であると考えられ
ている。
特に、亜鉛およびヒ素の一方または双方を元素
または化合物として含む表面層(成長工程の最後
の成長層)を電極を取付ける層として使用した場
合に、最終的な素子における他の層の特性に悪影
響を与えることがある。例えば、オーミツク抵抗
が増加することがある。
このような悪影響を与える層としては、亜鉛が
ドープされた材料や、ガリウム・インジウム・ヒ
素等のヒ素を含む材料により形成された層が知ら
れている。これらの層を製造するには、通常、ア
ルシンAsH3およびまたはジメチル亜鉛Zn
(CH32が使用される。
これらの層は、通常は、有機金属エピタキシ工
程の最終段階で形成される。これは、電極を取り
付けるために、これらの層が表面に露出している
必要があるからである。
本発明は、電極を取付ける層となる表面層によ
る電気的特性の劣化を除去し、優れた特性の半導
体素子を製造するための半導体素子の製造方法を
提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、インジウム・リンを基本構成要素と
する多層の半導体素子の製造方法であり、ヒ素お
よびまたは亜鉛を元素または化合物の状態で含む
表面層を最後の成長層として成長させる成長工程
の直後に、この表面層をヒ素および亜鉛が存在し
ない状態で処理してその表面に保護層を形成し、
その保護層を金属電極を取付ける際に除去するこ
とを特徴とする。
このような処理の例として、ヒ素および亜鉛が
実質的に存在しない非反応性の気体を含む混合気
体の雰囲気中で、有機金属気相エピタキシ成長に
適した温度から室温に基板を冷却する。この場合
の雰囲気としては、水素とホスフインとの混合気
体が適している。この場合には、成長層を成長さ
せた直後に、その反応温度のままで、上記成長層
の成長に使用した反応気体から冷却用の混合気体
に雰囲気を変更することにより実行することがで
きる。
また、成長層上にインジウム・リンの保護層を
成長させ、最後の段階でこの保護層を除去する。
保護層を成長させるには、揮発性のインジウム有
機化合物および揮発性のリン化合物を含む反応物
質を使用し、有機金属気相エピタキシにより成長
させることが望ましい。このような保護層は、例
えば化学エツチングにより最終段階で除去でき
る。保護層の除去は、電極としての金属被膜を施
す直前に行うことが便利である。
この場合に、少なくとも二つの層、すなわち最
後に成長させる表面層およびその表面に形成する
保護層を連続的なシーケンスで成長させる。この
表面層としては、例えば、ヘビー・ドープされた
p型ガリウム・インジウム・リンを成長させ、保
護層としては、例えばp型インジウム・リンを成
長させる。この保護層は、電極を形成する最後の
段階に化学エツチング等により除去する。
一般には、少なくとも三つの層、すなわち閉じ
込め層、表面層および保護層を連続的に成長させ
ることが便利である。閉じ込め層は、亜鉛または
カドミウムを1017ないし1018原子/cm3のレベルに
ドープしたp型インジウム・リンにより構成され
る。
保護層を含まない素子の構造は、一般的な方
法、例えば有機金属気相エピタキシにより形成す
る。
保護層を除去した後に、新しく露出された表面
に、例えば金、タングステンまたはチタンの金属
被膜を設け、電気的導線を取り付けることができ
るようにする。
保護層には、亜鉛またはカドミウムを約1018
子/cm3のレベルにドープしたp型インジウム・リ
ンを用いることが望ましく、この技術における従
来の層であることが望ましい。この保護層は、従
来から用いられる保護層と化学的に同等であり、
従来方法、例えば有機金属気相エピタキシにより
成長させることができる。
〔作用〕
本発明の半導体素子の製造方法は、インジウ
ム・リンを基本構成要素とする半導体素子の表面
層、特にヘビー・ドープされた層の正孔密度を高
め、金属電極との間の良好なオーミツク接触を可
能とする。本発明は、最後の成長層である表面層
にヒ素およびまたは亜鉛を元素または化合物とし
て含む場合に特に有効である。
〔実施例〕
初期試料として、表面の一部に活性層が形成さ
れたインジウム・リン基板を用いた。この基板
は、分布帰還レーザを製造するための中間体と同
等のものである。この基板を反応チヤンバ内に導
入し、非反応性の気体、この例では水素を用いて
チヤンバ内の空気を除去した。
この基板に、最初に、適当な反応物質を用いて
閉じ込め層を成長させた。反応物質としては、メ
チルインジウムIn(CH3)、ホスフインPH3および
ジメチル亜鉛Zn(CH32およびまたはジメチルカ
ドミウムCd(CH32を用いた。この閉じ込め層の
成長が終了した時点に、水素を流したまま反応物
質を取り代えて、電極を形成するための表面層を
成長させた。このときの反応物質には、トリメチ
ルインジウムIn(CH33、トリメチルガリウムGa
(CH33、アルシンAsH3およびジメチル亜鉛Zn
(CH32を用いた。
これらの工程には有機金属気相エピタキシを利
用した。
表面層を成長させた後に、試料により異なる三
種類の処理を施した。その二つは本発明の実施例
であり、他のひとつは比較例である。
実施例 1 最後の成長層である表面層が成長した時点で、
その温度のままで、チヤンバ内の雰囲気を体積パ
ーセントで5%のホスフインPH3を含む水素に変
化させた。この混合気体中で試料を室温まで冷却
した。
実施例 2 最後の成長層である表面層が成長した時点で、
その温度のまま、水素を流しながら、チヤンバ内
に導入する反応物質をメチルインジウムIn
(CH3)、ホスフインPH3に代え、通常の有機金属
気相エピタキシにより、厚さ100nmのインジウ
ム・リン保護層を成長させた。保護層の成長した
後に気流中から有機金属化合物を除去し、PH3
よび水素の雰囲気中で試料を室温まで冷却した。
最終的な完成品とするために、金属被膜を施す前
にエツチングにより保護層を除去した。
(比較例) 最後の成長層である表面層が成長した時点で、
気流中から有機金属を除去し、アルシンAsH3
よび水素の雰囲気中で室温まで冷却した。
(試験例) これらの実施例1、2および比較例により得ら
れた試料について、それぞれの最後の成長層にお
ける単位体積あたりの活性サイト(正孔)数を一
般的な方法により測定した。
実施例1および2により得られた試料は、表面
層の活性サイト数が1〜2×1018個/cm3であつ
た。これに対して、比較例では2×1017個/cm3
あつた。すなわち、本発明を実施した場合には、
アルシンおよびジメチル亜鉛が存在する状態で冷
却した場合に比較して、活性サイトの密度が5な
いし10倍に増加する。キヤリア密度が活性サイト
数に実質的に比例することから、導電率も5ない
し10倍に増加する。2×1018個/cm3という活性サ
イト数は、ドーピングキヤリブレーシヨンを行つ
た場合の値に対応する。
また、亜鉛およびまたはヒ素の存在下で基板を
加熱する場合にも悪影響が生じることが知られて
いる。すなわち、完成した素子をアルシンおよび
またはジメチル亜鉛を含む約600℃ないし700℃の
雰囲気中で加熱すると、導電率、すなわち活性サ
イド数が低下する。
素子に悪影響が生じた場合には、その基板を約
600℃ないし700℃に再加熱し、水素雰囲気中また
はホスフインを体積パーセントで5%含む水素と
ホスフインとの混合気体雰囲気中で室温に冷却す
る。これにより、活性サイト数を増加させること
ができる。
雰囲気中にホスフインを混入するのは、よく知
られているように、リン化物の層が高温、例えば
500℃以上、特に600℃以上の温度で分解する傾向
があるからである。このような温度で処理する場
合には、ホスフインの存在下で処理することが一
般的である。
図はインジウム・リンを基本構成要素とする半
導体素子の一例の断面図を示す。この素子は、
PCWレーザ(Palno−Convex Waveguide
Laser)として知られる半導体レーザである。こ
の素子は、n型インジウム・リン基板1上に、n
型にインジウム・ガリウム・ヒ素ガイド層2、イ
ンジウム・ガリウム・ヒ素リン活性層3、p型イ
ンジウム・リン層4およびn型インジウム・ガリ
ウム・ヒ素リン層5がこの順に設けられる。p型
インジウム・リン層4およびn型インジウム・ガ
リウム・ヒ素リン層5の一部には、亜鉛が高濃度
に拡散されたp+型亜鉛拡散領域6が設けられる。
n型インジウム・ガリウム・ヒ素リン層5の上お
よび基板1の下には、それぞれp側電極7および
n側電極8が設けられる。
この層5が本発明の表面層であり成長工程の最
後の成長層である。この層5の表面に保護層が設
けられ、その保護層は電極7を形成する直前に除
去される。したがつてこの図には保護層は図示さ
れていない。
p側電極7に電流を供給すると、その電流が
p+型亜鉛拡散領域6に集中し、インジウム・ガ
リウム・ヒ素リン活性層3の限られた領域に高密
度の電流を供給することができ、その領域でレー
ザ発振を生じさせることができる。本発明を実施
することにより、p+型亜鉛拡散領域6の特性を
改善し、レーザ素子としての性能を改善すること
ができる。
実際に半導体素子を製造する場合には、インジ
ウム・リンのウエハ上に複数の個別素子を形成
し、これらの素子を別々に切り出し、素子から保
護層を除去し、その後に表面層に金属電極を取り
付けることが望ましい。
〔発明の効果〕
以上説明したように、本発明の製造方法は、イ
ンジウム・リンを基本構成要素とする半導体素子
の製造に適し、ヒ素および亜鉛の一方または双方
を含む層、特に金属被膜が施されて電極を取付け
るために利用される表面層の電気的特性を改善す
ることができる。電極として利用される表面層の
特性が改善されることから、金属電極との間で良
好なオーミツク接触が得られ、素子全体の特性を
改善することができる。
インジウム・リン素子はレーザ素子等の光学電
子素子で重要な素子であり、本発明により、特性
の良好な半導体素子を製造できる効果がある。
【図面の簡単な説明】
図はインジウム・リンを基本構成要素とする半
導体素子の一例の断面図。 1……n型インジウム・リン基板、2……n型
インジウム・ガリウム・ヒ素リン・ガイド層、3
……インジウム・ガリウム・ヒ素リン活性層、4
……p型インジウム・リン層、5……n型インジ
ウム・ガリウム・ヒ素リン層(本発明の表面層)、
6……p+型亜鉛拡散領域、7……p側電極、8
……n側電極。

Claims (1)

  1. 【特許請求の範囲】 1 インジウム・リン(InP)を主要な化学組成
    物とし、ガリウム・ヒ素(GaAs)およびまたは
    ドーパントを含む複数の層を有機金属気相エピタ
    キシ成長工程により形成し、その成長工程の最後
    の成長層である表面層の表面に金属電極を形成す
    る半導体素子の製造方法において、 前記成長工程の前記表面層が形成された直後に
    ヒ素および亜鉛が存在しない状態でその表面層の
    表面に保護層を形成させる工程と、その素子を前
    記成長工程に適する温度から室温に冷却する工程
    と、前記表面層に金属電極を形成する前に前記保
    護層を除去する工程とを含む処理工程を設けたこ
    とを特徴とする半導体素子の製造方法。 2 前記表面層にヒ素およびまたは亜鉛を含む特
    許請求の範囲第1項に記載の半導体素子の製造方
    法。 3 前記成長工程では雰囲気中に不活性ガスおよ
    びAsH3を含み、前記処理工程に移行するときに
    その成長工程の温度のままで雰囲気を不活性ガス
    およびPH3に変化させる特許請求の範囲第1項に
    記載の半導体素子の製造方法。 4 特許請求の範囲第1項に記載の半導体素子の
    製造方法において、 前記成長工程では、 (a) 雰囲気中にAsH3およびPH3を含む不活性ガ
    スを気流として供給し、 前記処理工程では、 (b) 前記成長工程における温度を維持しながら、
    気流として供給する不活性ガスに含まれる成分
    をIn(CH3)およびPH3に変更して前記保護層
    を形成させ、 (c) その保護層の形成を終了させるに伴い前記気
    流として供給する不活性ガスに成分として含ま
    れるIn(CH3)の供給を停止し、 (d) 前記PH3の存在する雰囲気で温度を室温まで
    冷却する ことを特徴とする半導体素子の製造方法。
JP62092930A 1986-04-15 1987-04-15 半導体素子の製造方法 Granted JPS62266826A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB868609190A GB8609190D0 (en) 1986-04-15 1986-04-15 Semiconductor devices
GB8609190 1986-04-15

Publications (2)

Publication Number Publication Date
JPS62266826A JPS62266826A (ja) 1987-11-19
JPH0581197B2 true JPH0581197B2 (ja) 1993-11-11

Family

ID=10596229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62092930A Granted JPS62266826A (ja) 1986-04-15 1987-04-15 半導体素子の製造方法

Country Status (7)

Country Link
US (1) US4981814A (ja)
EP (1) EP0242084B1 (ja)
JP (1) JPS62266826A (ja)
AT (1) ATE101748T1 (ja)
CA (1) CA1297211C (ja)
DE (1) DE3789067T2 (ja)
GB (1) GB8609190D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07242399A (ja) * 1994-03-07 1995-09-19 Mitsubishi Heavy Ind Ltd 自走式作業足場、高所作業車等作業装置の操作制御方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124278A (en) * 1990-09-21 1992-06-23 Air Products And Chemicals, Inc. Amino replacements for arsine, antimony and phosphine
US5264397A (en) * 1991-02-15 1993-11-23 The Whitaker Corporation Method for activating zinc in semiconductor devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116733A (en) * 1977-10-06 1978-09-26 Rca Corporation Vapor phase growth technique of III-V compounds utilizing a preheating step
US4238252A (en) * 1979-07-11 1980-12-09 Hughes Aircraft Company Process for growing indium phosphide of controlled purity
US4266986A (en) * 1979-11-29 1981-05-12 Bell Telephone Laboratories, Incorporated Passivation of defects in laser annealed semiconductors
US4263064A (en) * 1980-02-19 1981-04-21 The United States Of America As Represented By The Secretary Of The Navy Method of liquid phase epitaxial growth
DE3172368D1 (en) * 1980-11-18 1985-10-24 British Telecomm Improvements in the manufacture of group iiib-vb compounds
US4422888A (en) * 1981-02-27 1983-12-27 Xerox Corporation Method for successfully depositing doped II-VI epitaxial layers by organometallic chemical vapor deposition
US4468850A (en) * 1982-03-29 1984-09-04 Massachusetts Institute Of Technology GaInAsP/InP Double-heterostructure lasers
US4540450A (en) * 1982-06-02 1985-09-10 The United States Of America As Represented By The Secretary Of The Air Force InP:Te Protective layer process for reducing substrate dissociation
US4484332A (en) * 1982-06-02 1984-11-20 The United States Of America As Represented By The Secretary Of The Air Force Multiple double heterojunction buried laser device
US4482423A (en) * 1982-06-25 1984-11-13 At&T Bell Laboratories Protection of semiconductor substrates during epitaxial growth processes
EP0106537B1 (en) * 1982-10-19 1989-01-25 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Organometallic chemical vapour deposition of films
JPS59197185A (ja) * 1983-04-25 1984-11-08 Nec Corp 分布帰還型半導体レ−ザ
JPS59197182A (ja) * 1983-04-25 1984-11-08 Nec Corp 分布帰還型半導体レ−ザ
US4544417A (en) * 1983-05-27 1985-10-01 Westinghouse Electric Corp. Transient capless annealing process for the activation of ion implanted compound semiconductors
US4566171A (en) * 1983-06-20 1986-01-28 At&T Bell Laboratories Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
US4608586A (en) * 1984-05-11 1986-08-26 At&T Bell Laboratories Back-illuminated photodiode with a wide bandgap cap layer
US4610731A (en) * 1985-04-03 1986-09-09 At&T Bell Laboratories Shallow impurity neutralization
US4659401A (en) * 1985-06-10 1987-04-21 Massachusetts Institute Of Technology Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07242399A (ja) * 1994-03-07 1995-09-19 Mitsubishi Heavy Ind Ltd 自走式作業足場、高所作業車等作業装置の操作制御方法

Also Published As

Publication number Publication date
DE3789067D1 (de) 1994-03-24
DE3789067T2 (de) 1994-05-19
EP0242084B1 (en) 1994-02-16
EP0242084A1 (en) 1987-10-21
JPS62266826A (ja) 1987-11-19
CA1297211C (en) 1992-03-10
GB8609190D0 (en) 1986-05-21
ATE101748T1 (de) 1994-03-15
US4981814A (en) 1991-01-01

Similar Documents

Publication Publication Date Title
US4116733A (en) Vapor phase growth technique of III-V compounds utilizing a preheating step
US6351480B1 (en) Semiconductor light emitting device and method for producing the same
JP2001044569A (ja) ドープド半導体材料、ドープド半導体材料の製造方法、および半導体デバイス
EP0544438A2 (en) Method for selectively growing gallium-containing layers
JP2010147504A (ja) アンモニア前駆体を触媒と共に用いてGaAsN合金を含む化合物をMOCVD成長させるための方法と装置
US6108360A (en) Long wavelength DH, SCH and MQW lasers based on Sb
US4592793A (en) Process for diffusing impurities into a semiconductor body vapor phase diffusion of III-V semiconductor substrates
JP3143040B2 (ja) エピタキシャルウエハおよびその製造方法
JPH0139206B2 (ja)
US5658825A (en) Method of making an InAsSb/InAsSbP diode lasers
JPH0581197B2 (ja)
US5433170A (en) Metal-organic chemical vapor-phase deposition process for fabricating light-emitting devices
Tsang GaInAsP/InP double heterostructure lasers emitting at 1.5 μm grown by chemical beam epitaxy
JP2840381B2 (ja) ▲iii▼―v族化合物半導体の結晶成長方法およびこの方法に用いる結晶成長装置
JP2662801B2 (ja) 希土類添加▲iii▼−▲v▼族化合物半導体の気相成長法
JP3703927B2 (ja) 半導体レーザ素子
JP3079591B2 (ja) 化合物半導体の気相成長法
JPH04215422A (ja) InP系半導体の液相エピタキシャル成長方法
KR100390394B1 (ko) 반도체 레이저 다이오드의 제조방법
JPWO2019224966A1 (ja) Iii―v族化合物半導体装置の製造方法
JPH0351674B2 (ja)
JP2001036133A (ja) エピタキシャルウエハおよび発光ダイオード
JPS60196991A (ja) 半導体レ−ザ装置
JPH04317320A (ja) アルミニウム含有半導体デバイスの製造
JPH0510319B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071111

Year of fee payment: 14