JPH058052A - 直流抵抗溶接装置およびその溶接電流制御方法 - Google Patents

Abstract

(57)【要約】 【目的】簡単な構成で、しかも複数個所の溶接を短時間
で行うことができる直流抵抗溶接装置およびその溶接電
流制御方法を提供することを目的とする。 【構成】直流抵抗溶接装置２は複数のトランジスタから
なるインバータ部Ｂと、溶接トランス／整流部Ｃと、溶
接ガン部Ｄと、溶接タイマ回路Ｅとを備え、溶接タイマ
回路Ｅはタイマ３８を含み、タイマ３８は溶接トランス
Ｔを付勢するインバータ部ＢのトランジスタＴｒａ乃至
Ｔｒｄを導通させる制御信号を出力する。この場合、タ
イマ３８は付勢する夫々の溶接トランスに対応したイン
バータ回路の複数のトランジスタの一部を導通し、次い
で、前記導通されたトランジスタの残余のトランジスタ
を導通または非導通の制御をするため、溶接トランスを
付勢する際に制御するトランジスタの数量を減少するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の溶接ガンを単一
のインバータ回路と溶接コントロール回路によって制御
する直流抵抗溶接装置およびその溶接電流制御方法に関
する。

【０００２】

【従来の技術】従来、直流抵抗溶接装置において、単一
のインバータ回路と溶接コントロール回路とによって複
数の溶接ガンに溶接電流を通電する場合には、溶接ガン
がワークを挟持する加圧工程とワークに溶接電流を通電
する通電工程とを一連の溶接工程として溶接ガン毎に順
次行う方法と、複数の溶接ガンの加圧工程を同時に行
い、次いで通電工程のみ順次行う方法とがある。

【０００３】この場合、前者は通電された溶接電流が他
の溶接ガンに分流することを防止するための同時加圧防
止回路が必要であり、後者は実開昭５５−９２４８５号
公報、および実開昭６３−１３３８８４号公報に開示さ
れている技術的思想に見られるように、他の溶接ガンへ
の分流を阻止するための切換スイッチを溶接トランスの
一次側に配設する、または電流分配手段を溶接トランス
の二次側に配置することが行われている。

【０００４】

【発明が解決しようとする課題】しかしなから、上記従
来の直流抵抗溶接装置における加圧工程と通電工程とを
一連の溶接工程として溶接ガン毎に順次行う方法では、
同時加圧防止回路が必要となり、直流抵抗溶接装置が複
雑になるとともに、装置全体が大型化するという不都合
がある。

【０００５】また、複数の溶接ガンの加圧工程を同時に
行い、次いで通電工程のみ順次行う方法では、溶接トラ
ンスの一次側に切換スイッチを配設するか、若しくは溶
接トランスの二次側に電流分配手段を配設しなければな
らないため、装置が大型で複雑になるとともに、二次側
に配設された電流分配手段において発生する電圧降下が
大きくなるという問題がある。

【０００６】上記問題を解決するために、本発明は簡単
な構成で、しかも複数個所の溶接を短時間で行うことが
できる直流抵抗溶接装置およびその溶接電流制御方法を
提供することを目的とする。

【０００７】

【課題を解決するための手段】前記の課題を解決するた
めに、第１の発明は、複数の溶接トランスの夫々に接続
された複数の溶接ガンを任意の組み合わせで加圧する複
数の加圧手段と、複数のスイッチング素子を直列に接続
することにより直列スイッチング素子群を形成し、前記
複数の直列スイッチング素子群をさらに並列に接続して
構成されるインバータ回路と、前記複数の直列スイッチ
ング素子群間に接続される複数の溶接トランスと、前記
複数の溶接トランスを付勢するシーケンスを予め記憶す
るシーケンス記憶回路と、前記複数のスイッチング素子
を付勢する駆動信号を出力するタイマ回路と、前記加圧
手段を付勢して複数の溶接ガンを加圧し、前記シーケン
ス記憶回路から読み取ったシーケンスに基づいて前記タ
イマ回路を付勢してインバータ回路の切替周期毎に順次
複数のスイッチング素子を付勢する制御回路と、を備え
ることを特徴とする。

【０００８】さらに、第２の発明は、複数の溶接トラン
スの夫々に接続された複数の溶接ガンを任意の組み合わ
せで加圧する複数の加圧手段と、複数のスイッチング素
子を直列に接続することにより直列スイッチング素子群
を形成し、前記複数の直列スイッチング素子群をさらに
並列に接続して構成されるインバータ回路と、前記複数
の直列スイッチング素子群間に接続される複数の溶接ト
ランスと、前記複数のスイッチング素子を付勢するシー
ケンスを予め記憶するシーケンス記憶回路と、前記複数
のスイッチング素子を付勢または滅勢するための制御信
号を出力するタイマ回路と、前記加圧手段を付勢して複
数の溶接ガンを加圧し、前記シーケンス記憶回路から読
み取ったシーケンスに基づいて、前記タイマ回路を付勢
して夫々の溶接トランスに対応したインバータ回路の複
数のスイッチング素子の一部を付勢した後、残余のトラ
ンジスタを付勢または滅勢制御する制御回路と、を備え
ることを特徴とする。

【０００９】さらに、第３の発明は、複数の溶接トラン
スの夫々に接続された夫々の溶接ガンを任意の組み合わ
せで加圧する第１のステップと、付勢する夫々の溶接ト
ランスに対応したインバータ回路の複数のスイッチング
素子の一部を付勢する第２のステップと、前記第２のス
テップにおいて付勢された残余のスイッチング素子を付
勢または滅勢制御する第３のステップと、からなること
を特徴とする。

【００１０】

【作用】本発明に係る直流抵抗溶接装置およびその溶接
電流制御方法では、複数の溶接ガンを任意の組み合わせ
で加圧し、付勢する溶接トランスに対応したインバータ
回路の複数のトランジスタに対し、インバータ回路の切
替周期毎に順次駆動する駆動信号をタイマ回路が出力す
る。

【００１１】従って、見掛け上、複数の溶接ガンを同時
通電することができるため、溶接時間の短縮化が図れ
る。

【００１２】さらに、付勢する夫々の溶接トランスに対
応したインバータ回路の複数のトランジスタの一部を予
め付勢し、残余のトランジスタに対しては滅勢乃至付勢
制御することにより溶接トランスに通電することができ
るため、溶接トランスに通電する際に制御するトランジ
スタの数量を減少することができる。

【００１３】

【実施例】次に、本発明に係る直流抵抗溶接装置および
その溶接電流制御方法について好適な実施例を挙げ、添
付の図面を参照しながら以下詳細に説明する。

【００１４】図１において、参照符号２は直流抵抗溶接
装置を示し、この直流抵抗溶接装置２は三相交流電源に
接続されるコンバータ部Ａと、このコンバータ部Ａに接
続されるインバータ部Ｂと、溶接トランス／整流部Ｃ
と、溶接ガン部Ｄおよびインバータ部Ｂに対してパルス
幅変調（ＰＷＭ）信号を供給する溶接タイマ回路Ｅとで
概略構成されている。

【００１５】コンバータ部Ａは三相交流電源から供給さ
れる三相交流の直流変換を行い、インバータ部Ｂは電力
用のトランジスタＴｒａ、Ｔｒｂ、Ｔｒｃ、Ｔｒｄがフ
ルブリッジ回路で形成され、前記コンバータ部Ａの直流
出力を所定の高周波交流に変換する。

【００１６】溶接トランス／整流部Ｃは高周波交流が入
力される溶接トランスＴと、ここで導出される低電圧高
周波交流を直流化する整流器Ｄａ、Ｄｂとを有し、溶接
ガン部Ｄの可動ガンアーム４、６を駆動するシリンダＣ
ｄが電磁切換弁Ｄｍを介して空圧源Ａｒと接続されてい
る。さらに可動ガンアーム４と溶接トランスＴの結線路
にはワークＷの通電電流を検出する電流検出器１２が設
けられている。

【００１７】溶接タイマ回路Ｅは溶接制御を行うための
ＣＰＵ２２と、予備通電制御、本通電遅延制御、スロー
アップ制御、本通電制御並びに擬似溶接中止制御等を行
うためのプログラムを格納し、且つ実行に係る情報の記
憶、読み出しを行うためのＲＯＭ２４、ＲＡＭ２６とを
有し、さらにロボットコントローラＣｃとの信号の送受
を行い、且つ電磁切換弁Ｄｍに接続される入出力インタ
フェース（以下、必要に応じてＩ／Ｏという）２８を備
えている。

【００１８】溶接タイマ回路Ｅは溶接条件等を溶接タイ
マ回路Ｅに入力するキーボードと、前記入力された溶接
条件等を表示するためのディスプレイ装置Ｄｐとのイン
タフェースをとるＩ／Ｏ３０と、トロイダルコイル等の
電流検出器１２に接続されるＡ／Ｄ変換器３２と、ＲＡ
Ｍ２６から読み出され、後述される通電初期化信号のク
ロックパルスを計数するカウンタ３６と、通電初期化信
号のクロックパルスの送出から予め設定された所定時間
より短い設定時間を計時するタイマ３８と、トランジス
タＴｒａ乃至Ｔｒｄにパルス幅変調のベース電流Ｓａ、
Ｓｂを供給するベースドライブ回路Ｂｃと、該ベースド
ライブ回路Ｂｃにタイミング信号を送出する電流制御部
４０とを有している。

【００１９】さらに、溶接タイマ回路ＥはＩ／Ｏ５２に
接続され、予備通電の停止後、ＲＡＭ２６に設定された
本通電遅延時間を計数するカウンタ５４と、Ｉ／Ｏ５６
に接続され、前記ＲＡＭ２６に設定された通電遅延時間
をラッチするラッチ回路５８とを有している。さらにカ
ウンタ５４とラッチ回路５８とが接続され、カウンタ５
４とラッチ回路５８の出力信号を比較して、その両者が
一致した時に本通電に係る信号を送出するための比較器
６０と、この比較器６０の出力と接続されるＩ／Ｏ６２
とを有している。なお、参照符号６８はバスラインを示
す。

【００２０】ＲＡＭ２６にはディスプレイ装置Ｄｐか
ら、予め予備通電制御、本通電遅延制御、スローアップ
制御、本通電制御並びに擬似溶接中止制御のプリセット
値Ｎとタイマ３８のプリセット時間Ｔｂが記憶されてい
る。

【００２１】次に、上記のように構成される直流抵抗溶
接装置２において、溶接が行われる作用について、図２
に示すタイミングチャートを参照しながら説明する。

【００２２】ロボットコントローラＣｃから溶接指令信
号（図２ａ）がＩ／Ｏ２８を介してＣＰＵ２２に取り込
まれる。

【００２３】ＣＰＵ２２は溶接指令信号をもとにＲＯＭ
２４に格納されたプログラムおよびＲＡＭ２６に書き込
まれた溶接条件（予備通電制御、本通電遅延制御、スロ
ーアップ制御、本通電制御並びに擬似溶接中止制御）を
読み出し、ここでＩ／Ｏ２８から電磁切換弁Ｄｍに加圧
信号（図２ｂ参照）が供給される。続いて、空圧源Ａｒ
から送出される圧縮空気がシリンダＣｄに供給されて可
動ガンアーム４、６が閉動してワークＷを挟持する。

【００２４】次に、時刻ｔａｚにおいて、通電初期化信
号（図２ｃ参照）のクロックパルスＰａがＲＡＭ２６か
ら読み出され、カウンタ３６、タイマ３８および電流制
御部４０に導入される。

【００２５】カウンタ３６は計数値を１とし、タイマ３
８はクロックパルスＰａの前縁部から計数を開始する。
さらに、電流制御部４０には、ＲＡＭ２６から読み出さ
れ、その初期値Ｖａのスロープ波形の通電信号（図２ｄ
参照）が導入され、これに基づいてタイミングゲート信
号がベースドライブ回路Ｂｃに供給される。

【００２６】タイミングゲート信号は前記通電信号の振
幅値に応じたベース電流Ｓａ、Ｓｂのパルス幅を増減す
る制御信号であり、トランジスタＴｒａ乃至Ｔｒｄのス
イッチング動作により、高周波交流が導出され、続い
て、溶接トランスＴ、整流器Ｄａ、Ｄｂを介した直流電
圧がワークＷに印加される。

【００２７】ここまでの状態はワークＷの初期加圧中で
あり、ワークＷに本通電が行われないプリセット時間Ｔ
ｂ（予備通電、図２ｃ）である。プリセット時間Ｔｂの
終了時にタイマ３８から計数終了信号（図示せず）がＣ
ＰＵ２２に送出され、時刻ｔａａで通電初期化信号のク
ロックパルスＰｂを読み出し、カウンタ３６の計数値が
２となる。ここでタイマ３８はクロックパルスＰｂの前
縁部から計数を開始する。

【００２８】この時点で通電信号は初期値Ｖａに初期化
されスローアップ制御が開始される。この初期化は複数
回（図示される６回、時刻ｔａｚ乃至ｔａｂ参照）行わ
れる。このプリセット時間Ｔｂの電流検出器１２の検出
電流が所定値以上においてはワークＷの初期加圧が正常
とされて本通電遅延制御が行われる。なお、所定値以下
においては再度溶接指令信号の取り込み動作から開始す
る。

【００２９】本通電遅延制御は初期加圧の完了、すなわ
ち、加圧が完了するまでの間はスローアップ制御並びに
本通電制御を遅延するものであり、ＲＡＭ２６に予めワ
ークＷの板圧、材質等を考慮した時間が記憶されてい
る。ＲＡＭ２６から読み出された時間（時刻ｔａｂ乃至
ｔａｃ）がＩ／Ｏ５２を介してラッチ回路５８でラッチ
され、さらにＩ／Ｏ５６を介して導入されたクロック信
号がカウンタ５４で計数される。そして夫々の導出信号
が比較器６０で比較され、それが一致した時にＩ／Ｏ６
２を介した信号がＣＰＵ２２に取り込まれて、スローア
ップ制御並びに本通電制御が開始される（時刻ｔａ
ｃ）。

【００３０】次に、ＲＡＭ２６のデータにより時刻ｔａ
ｃから時刻ｔａｄまでのスローアップ制御時間Ｔｓは、
図示される振幅（図２ｄ）に対応する信号が電流制御部
４０から導出されベースドライブ回路Ｂｃに供給され
る。電流検出器１２の検知電流は所定電流Ｉａ（図２
ｅ）において本通電制御（フィードバック制御）が開始
され、時刻ｔａｄ乃至時刻ｔａｅ間において一定の電流
ＩａがワークＷに通電される。

【００３１】なお、この後、所定の加圧保持時間（図２
ｂ）が確保され、この加圧保持時間経過後の時刻ｔａｆ
で溶接終了信号（図２ｆ）がタイマ３８からロボットコ
ントローラＣｃに送給され、溶接信号が停止する（図２
ａ、時刻ｔａｇ）。これによって、１溶接工程が完了す
る。

【００３２】次に、図３を参照しながら擬似溶接中止制
御について説明する。

【００３３】空圧源Ａｒの空気圧が極めて低下して可動
ガンアーム４、６が駆動されない場合、あるいは溶接電
極８、１０の接触部位に絶縁性塵埃等が付着した場合に
は、ワークＷに通電されず、さらにワークＷが可動ガン
アーム４、６間に挟持された状態で溶接工程が中止され
る。

【００３４】この場合、溶接工程を擬似的に終了せしめ
る擬似溶接中止制御が行われる。

【００３５】この擬似溶接中止制御は、ロボットコント
ローラＣｃから供給される溶接指令信号（図３ａ）に基
づいて加圧信号（図３ｂ）が電磁切換弁Ｄｍに送出さ
れ、続いて、ＲＡＭ２６から通電初期化信号のパルスＰ
ａ（図３ｃ）が読み出され、通電信号が初期化されてス
ローアップ制御が開始される（図３ｅ、時刻ｔｂｚ）。

【００３６】次いで、プリセット時間Ｔｂの経過後（図
３ｃ）、ワークＷに通電が行われているか否が判定さ
れ、通電されていない場合は再び初期化される。

【００３７】このようにして通電されているか否かの判
定がプリセット時間Ｔｂ毎にＮ回（初期化回数として
は、Ｎ−１回）実施され、その時間が（Ｎ−１）×Ｔｂ
に対応する無通電許容時間Ｔａｌｏｗが経過した時（図
３ｃ、時刻ｔｂｂ）にＩ／Ｏ２８を介して擬似溶接終了
信号（図３ｄ）がロボットコントローラＣｃに出力され
て、図示しない連動機器が停止する。同時に通電信号が
停止され（図３ｅ、時刻ｔｂｃ）、これにより溶接が擬
似的に終了する（図３ａ、時刻ｔｂｃ）。

【００３８】ところで、上述のような動作を行う直流抵
抗溶接装置において、複数の溶接ガン部Ｄを単一のイン
バータ部Ｂと溶接タイマ回路Ｅとによって制御する動作
を図４を参照しながら説明する。

【００３９】図４は溶接ガンＧ１乃至Ｇ６をトランジス
タＴｒ１乃至トランジスタＴｒ１２で構成されるインバ
ータ部Ｂによって制御する第１の実施例である。

【００４０】この場合、ＣＰＵ２２の制御下に溶接ガン
Ｇ１乃至Ｇ６は任意の組み合わせで加圧される。

【００４１】トランジスタＴｒ１乃至Ｔｒ１２は溶接タ
イマ回路Ｅ内のベースドライブ回路Ｂｃにより駆動され
るが、溶接トランスＴ１を駆動するには、ベースドライ
ブ回路Ｂｃから出力される信号により、先ず、トランジ
スタＴｒ１、Ｔｒ６、Ｔｒ７およびＴｒ８が駆動され、
この後トランジスタＴｒ５、Ｔｒ２、Ｔｒ３およびＴｒ
４が駆動されることにより、溶接ガンＧ１でワークＷが
溶接される。

【００４２】次いで、ベースドライブ回路Ｂｃにより、
トランジスタＴｒ１、Ｔｒ２、Ｔｒ７およびＴｒ８の駆
動とトランジスタＴｒ５、Ｔｒ６、Ｔｒ３およびＴｒ４
の駆動が交互に行われ、溶接ガンＧ２によりワークＷの
溶接が行われる。

【００４３】さらに、溶接ガンＧ３を駆動するには、ト
ランジスタＴｒ１、Ｔｒ２、Ｔｒ３とＴｒ８、およびト
ランジスタＴｒ５、Ｔｒ６、Ｔｒ７とＴｒ４を交互に駆
動する。

【００４４】同様に、溶接ガンＧ４を駆動するには、ト
ランジスタＴｒ５とＴｒ１０、Ｔｒ１１、Ｔｒ１２およ
びＴｒ９とＴｒ６、Ｔｒ７、Ｔｒ８を交互に駆動し、溶
接ガンＧ５を駆動するには、トランジスタＴｒ５、Ｔｒ
６とＴｒ１１、Ｔｒ１２、およびトランジスタＴｒ９、
Ｔｒ１０とＴｒ７、Ｔｒ８を交互に駆動し、溶接ガンＧ
６を駆動するには、トランジスタＴｒ５、Ｔｒ６、Ｔｒ
７とＴｒ１２、およびトランジスタＴｒ９、Ｔｒ１０、
Ｔｒ１１とＴｒ８を交互に駆動する。

【００４５】上記の説明は、動作の理解を容易にするた
めに、溶接ガンＧ１乃至Ｇ６を順次駆動する場合につい
て述べたが、実際には見掛け上、複数の溶接ガンを同時
通電するために、インバータ部Ｂのスイッチ周期の１サ
イクル毎に溶接トランスの一次側を切り替える。

【００４６】この場合の通電動作を図５に示す。すなわ
ち、第１のステップでトランジスタＴｒ１、Ｔｒ６、Ｔ
ｒ７およびＴｒ８を駆動して、溶接トランスＴ１を付勢
した後、第２のステップでトランジスタＴｒ５、Ｔｒ
６、Ｔｒ３およびＴｒ４を駆動することにより、溶接ト
ランスＴ２を付勢する。以下同様に溶接トランスＴ３…
溶接トランスＴ６を付勢した後、トランジスタＴｒ５、
Ｔｒ２、Ｔｒ３およびＴｒ４を導通することにより溶接
トランスＴ１を前回とは逆方向に付勢する。

【００４７】また、溶接電流の通電が終了した溶接ガン
部は順次開放し、次の溶接ポイントに指向して移動し、
位置が決まり次第通電開始指令が出されて溶接ガンは加
圧され、再びこのスイッチング制御ループに取り込まれ
ることになる。

【００４８】以上説明したように、第１の実施例では、
直並列に接続されたトランジスタＴｒ１乃至Ｔｒ１２の
間に溶接トランスＴ１乃至Ｔ６を接続し、溶接タイマ回
路Ｅに前記トランジスタＴｒ１乃至Ｔｒ１２の駆動を制
御するタイマ３８を配設する。そして、溶接ガンＧ１乃
至Ｇ６を複数台同時に加圧しておき、予め設定されたシ
ーケンスに従ってタイマ３８から出力される制御信号に
よって、トランジスタＴｒ１乃至Ｔｒ１２を導通するこ
とにより、目標とする、例えば、溶接ガンＧ１以外の溶
接ガンＧ２乃至Ｇ６に通電電流が分流することを阻止
し、見掛け上、複数の溶接ガンを同時通電することが可
能となる。

【００４９】なお、図４の構成において、さらにトラン
ジスタを並列に接続することにより溶接ガンを容易に増
設することが可能である。

【００５０】次いで、トランジスタＴｒ１乃至Ｔｒ１２
を駆動するシーケンスの第２の実施例を図４、図６およ
び図７を参照しながら説明する。

【００５１】この場合、構成要素は前記第１の実施例と
同一であるため、その詳細な説明を省略する。

【００５２】図４における溶接トランスＴ１に対して順
方向および逆方向に通電する場合を例示して説明する。

【００５３】先ず、溶接トランスＴ１を順方向に付勢す
る場合は、タイマ３８の制御下にトランジスタＴｒ１、
Ｔｒ６、Ｔｒ７およびＴｒ８を導通させ、溶接トランス
Ｔ１を逆方向に付勢する場合、トランジスタＴｒ５、Ｔ
ｒ２、Ｔｒ３およびＴｒ４を導通させれば良いことは上
述の第１の実施例で述べたが、この第２の実施例では、
トランジスタＴｒ３、Ｔｒ４、Ｔｒ７およびＴｒ８を導
通し（ステップＳ１）、トランジスタＴｒ９、Ｔｒ１
０、Ｔｒ１１およびＴｒ１２を非導通とする（ステップ
Ｓ２）。

【００５４】次いで、順方向または逆方向通電情報に従
ってスイッチングする被制御トランジスタＴｒ１、Ｔｒ
２、Ｔｒ５およびＴｒ６を導通または非導通とする（ス
テップＳ３）。

【００５５】図７は図４に示すインバータ部Ｂによって
溶接トランスＴ１乃至Ｔ６を付勢する場合のトランジス
タＴｒ１乃至Ｔｒ１２の制御状態を示す図である。

【００５６】この場合、溶接トランスＴ１を順方向に通
電するときはトランジスタＴｒ１およびＴｒ６を導通制
御し、トランジスタＴｒ５およびＴｒ２を非導通制御す
る。また、溶接トランスＴ１を逆方向に制御するときは
トランジスタＴｒ５およびＴｒ２を導通制御し、トラン
ジスタＴｒ１およびＴｒ６を非導通制御する。

【００５７】以上の制御ステップにおいて、溶接トラン
スＴ１を順方向に付勢する際に、トランジスタＴｒ３お
よびＴｒ４が導通状態であっても、通電電流はトランジ
スタＴｒ１、Ｔｒ６、Ｔｒ７およびＴｒ８の経路を流れ
る。

【００５８】すなわち、トランジスタＴｒ３およびＴｒ
４の導通時におけるコレクタ／エミッタ間抵抗は溶接ト
ランスＴ２および溶接トランスＴ３の抵抗と比較する
と、見掛け上「０」であるので、通電電流はトランジス
タＴｒ７およびＴｒ８を流れるのである。

【００５９】同様に溶接トランスＴ１を逆方向に通電す
る場合にはトランジスタＴｒ７およびＴｒ８が導通して
いても、溶接トランスＴ１を逆方向に付勢する通電電流
はトランジスタＴｒ５、Ｔｒ２、Ｔｒ３およびＴｒ４の
経路で通電される。

【００６０】そこで、溶接トランスＴ１を付勢する場合
に、トランジスタＴｒ３、Ｔｒ４、Ｔｒ７およびＴｒ８
を予め導通しておけば、トランジスタＴｒ１およびＴｒ
６を導通することにより溶接トランスＴ１を順方向に付
勢することが可能となり、また、トランジスタＴｒ５お
よびＴｒ２を導通すれば、溶接トランスＴ１を逆方向に
付勢することが可能となるため、同時に導通するトラン
ジスタの数量は従来の１／２で良いことになり、トラン
ジスタのスイッチングノイズに起因する放射ノイズの発
生を抑止することが可能となる。

【００６１】また、トランジスタのスイッチング時間に
は夫々固有の誤差があり、この固有誤差のある複数のト
ランジスタを同時にスイッチングさせるために、順方向
と逆方向との導通時間の誤差が大きくなる。この通電時
間の誤差によって溶接トランスＴに残留磁気が累積され
て偏磁現象が発生するが、この第２の実施例によれば同
時に導通させるトランジスタの数量が１／２になるた
め、トランジスタのスイッチング時間の誤差が原因で発
生する溶接トランスＴの偏磁を抑止することができる。

【００６２】

【発明の効果】本発明に係る直流抵抗溶接装置およびそ
の溶接電流制御方法では、インバータ回路のトランジス
タを増加させ、溶接タイマ回路にそのトランジスタをイ
ンバータ回路の切替周期の１サイクル毎に切り替える機
能を持たせたことにより、複数の溶接ガンを任意の組み
合わせで加圧することができ、単一のインバータ回路で
多点溶接が可能となり、直流抵抗溶接装置の小型化が実
現できるとともに、溶接の時間短縮が図れるという効果
を奏する。また、容易に溶接ガンの増減が可能となる。

【００６３】さらに、溶接トランスに通電する際に制御
するトランジスタの数量を減少することができるため、
トランジスタのスイッチング時に発生する放射ノイズを
抑止することが可能となるとともに、順方向通電と逆方
向通電との通電量の差を減少させ、溶接トランスに累積
する残留磁気を抑止し、溶接トランスにおいて発生する
偏磁現象の発生を阻止することが可能となる。

【図面の簡単な説明】

【図１】本発明の直流抵抗溶接装置およびその溶接電流
制御方法に係る一実施例の全体構成を示すブロック図で
ある。

【図２】図１に示す実施例の動作における時間軸上の信
号波形を示すタイミングチャートである。

【図３】図１に示す実施例の動作における時間軸上の信
号波形を示すタイミングチャートである。

【図４】図１に示す実施例のインバータ部と溶接トラン
ス／整流部と溶接ガン部との接続関係を表す図である。

【図５】図４に示すインバータ部のトランジスタを駆動
するシーケンスを示すタイミングチャートである。

【図６】図４に示すインバータ部のトランジスタを駆動
する別のシーケンスを示すフローチャートである。

【図７】図４に示すインバータ部のトランジスタを制御
する制御マップである。

【符号の説明】

２…直流抵抗溶接装置 ４、６…可動ガンアーム １２…電流検出器 ２２…ＣＰＵ ２４…ＲＯＭ ２６…ＲＡＭ ３６…カウンタ ３８…タイマ ５４…カウンタ ５８…ラッチ回路 ６０…比較器 Ａ…コンバータ部 Ｂ…インバータ部 Ｃ…溶接トランス／整流部 Ｄ…溶接ガン部 Ｅ…溶接タイマ回路 Ｔ１〜Ｔ６…溶接トランス Ｔｒａ〜Ｔｒｄ、Ｔｒ１〜Ｔｒ１２…トランジスタ Ｗ…ワーク

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 仁 埼玉県狭山市新狭山１−10−１ ホンダエ ンジニアリング株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数の溶接トランスの夫々に接続された複
   数の溶接ガンを任意の組み合わせで加圧する複数の加圧
   手段と、複数のスイッチング素子を直列に接続すること
   により直列スイッチング素子群を形成し、前記複数の直
   列スイッチング素子群をさらに並列に接続して構成され
   るインバータ回路と、前記複数の直列スイッチング素子
   群間に接続される複数の溶接トランスと、前記複数の溶
   接トランスを付勢するシーケンスを予め記憶するシーケ
   ンス記憶回路と、前記複数のスイッチング素子を付勢す
   る駆動信号を出力するタイマ回路と、前記加圧手段を付
   勢して複数の溶接ガンを加圧し、前記シーケンス記憶回
   路から読み取ったシーケンスに基づいて前記タイマ回路
   を付勢してインバータ回路の切替周期毎に順次複数のス
   イッチング素子を付勢する制御回路と、を備えることを
   特徴とする直流抵抗溶接装置。
2. 【請求項２】複数の溶接トランスの夫々に接続された複
   数の溶接ガンを任意の組み合わせで加圧する複数の加圧
   手段と、複数のスイッチング素子を直列に接続すること
   により直列スイッチング素子群を形成し、前記複数の直
   列スイッチング素子群をさらに並列に接続して構成され
   るインバータ回路と、前記複数の直列スイッチング素子
   群間に接続される複数の溶接トランスと、前記複数のス
   イッチング素子を付勢するシーケンスを予め記憶するシ
   ーケンス記憶回路と、前記複数のスイッチング素子を付
   勢または滅勢するための制御信号を出力するタイマ回路
   と、前記加圧手段を付勢して複数の溶接ガンを加圧し、
   前記シーケンス記憶回路から読み取ったシーケンスに基
   づいて、前記タイマ回路を付勢して夫々の溶接トランス
   に対応したインバータ回路の複数のスイッチング素子の
   一部を付勢した後、残余のトランジスタを付勢または滅
   勢制御する制御回路と、を備えることを特徴とする直流
   抵抗溶接装置。
3. 【請求項３】複数の溶接トランスの夫々に接続された夫
   々の溶接ガンを任意の組み合わせで加圧する第１のステ
   ップと、付勢する夫々の溶接トランスに対応したインバ
   ータ回路の複数のスイッチング素子の一部を付勢する第
   ２のステップと、前記第２のステップにおいて付勢され
   た残余のスイッチング素子を付勢または滅勢制御する第
   ３のステップと、からなることを特徴とする直流抵抗溶
   接装置の溶接電流制御方法。